JPH01318968A - Ｘ−ｙ表示装置 - Google Patents
Ｘ−ｙ表示装置Info
- Publication number
- JPH01318968A JPH01318968A JP15140188A JP15140188A JPH01318968A JP H01318968 A JPH01318968 A JP H01318968A JP 15140188 A JP15140188 A JP 15140188A JP 15140188 A JP15140188 A JP 15140188A JP H01318968 A JPH01318968 A JP H01318968A
- Authority
- JP
- Japan
- Prior art keywords
- display
- refresh memory
- data
- digitizing
- address decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、父−Ｙ表示装置に関するものであり、詳しく
は、リフレッシュメモリーを用いたＸ−Ｙ表示装置の改
良に関するしのである。
は、リフレッシュメモリーを用いたＸ−Ｙ表示装置の改
良に関するしのである。
（従来の技術）
Ｘ−Ｙ表示装置の一種に、２次元的に配列された複数の
表示画素をリフレッシュメモリから読み出される波形表
示データに従って選択的に駆動することにより波形を表
示するように構成されたものがある。
表示画素をリフレッシュメモリから読み出される波形表
示データに従って選択的に駆動することにより波形を表
示するように構成されたものがある。
ところで、例えば測定対象回路の入出力特性を測定した
り、２信号間の位相差や周波数比などを測定するのにあ
たっては、Ｘ−Ｙ表示することが行われている。
り、２信号間の位相差や周波数比などを測定するのにあ
たっては、Ｘ−Ｙ表示することが行われている。
そこで、リフレッシュメモリを用いた従来のＸ−Ｙ表示
装置では、Ｘ−Ｙ表示すべき２信号に基づいてリフレッ
シュメモリ上におけるＸ−Ｙ表示位置を演算し、この演
算結果をＸ−Ｙのアドレスデータとしてリフレッシュメ
モリに加えることが行われている。
装置では、Ｘ−Ｙ表示すべき２信号に基づいてリフレッ
シュメモリ上におけるＸ−Ｙ表示位置を演算し、この演
算結果をＸ−Ｙのアドレスデータとしてリフレッシュメ
モリに加えることが行われている。
（発明が解決しようとする問題点）
しかし、このような従来の構成によれば、表示に先だっ
て表示位置の演算やアドレスデータの転送などの処理を
行わなければならず、表示のためのデータサンプル数が
多くなるのに従ってそれらの処理に相当の時間を要する
ことになり、表示波形の更新速度向上の妨げになる。
て表示位置の演算やアドレスデータの転送などの処理を
行わなければならず、表示のためのデータサンプル数が
多くなるのに従ってそれらの処理に相当の時間を要する
ことになり、表示波形の更新速度向上の妨げになる。
また、表示位置演算回路や大容量のメモリが必要になり
、コストが高くなってしまう。
、コストが高くなってしまう。
本発明は、このような点に着目したものであり、その目
的は、比較的簡単な構成で高速表示動作が得られるＸ−
Ｙ表示装置を提供することにある。
的は、比較的簡単な構成で高速表示動作が得られるＸ−
Ｙ表示装置を提供することにある。
（問題点を解決するための手段）
本発明のＸ−Ｙ表示装置は、
２次元的に配列された複数の表示画素をリフレッシュメ
モリから読み出される波形表示データに従って選択的に
駆動することにより波形を表示するＸ−Ｙ表示装置にお
いて、 第１の測定信号をデジタル化して前記リフレッシュメモ
リの行アドレスデコーダに加える第１のデジタル化手段
と、 第２の測定信号をデジタル化して前記リフレッシュメモ
リの列アドレスデコーダに加える第２のデジタル化手段
と、 これら行列アドレスデコーダにより指定される前記リフ
レッシュメモリの位置に輝度データを格納する輝度デー
タ格納手段、 を設けたことを特徴とする。
モリから読み出される波形表示データに従って選択的に
駆動することにより波形を表示するＸ−Ｙ表示装置にお
いて、 第１の測定信号をデジタル化して前記リフレッシュメモ
リの行アドレスデコーダに加える第１のデジタル化手段
と、 第２の測定信号をデジタル化して前記リフレッシュメモ
リの列アドレスデコーダに加える第２のデジタル化手段
と、 これら行列アドレスデコーダにより指定される前記リフ
レッシュメモリの位置に輝度データを格納する輝度デー
タ格納手段、 を設けたことを特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示すブロック図である。
第１図において、１はリフレッシュメモリであり、例え
ば４ビット×２５６列のメモリセル２１行アドレスデコ
ーダ３１列アドレスデコーダ４．シリアルアクセスメモ
リ（ＳＡＭ）５などが設けられたデュアルポートＤＲＡ
Ｍを用いる。
ば４ビット×２５６列のメモリセル２１行アドレスデコ
ーダ３１列アドレスデコーダ４．シリアルアクセスメモ
リ（ＳＡＭ）５などが設けられたデュアルポートＤＲＡ
Ｍを用いる。
６はｘ＝ｆ （ｔ）で表されるアナログ測定信号Ｘをサ
ンプリングしてデジタル信号Ｘ、に変換するデジタル化
回路であり、例えば８ビツトのデジタル信号Ｘｊをマル
チプレクサ７を介して行アドレスデコーダ３に印加する
。８はｙ＝ｇ（ｔ）で表゛されるアナログ測定信号ｙを
サンプリングしてデジタル信号Ｖｉに変換するデジタル
化回路であり、例えば８ビツトのデジタル信号ｙｔを直
接列アドレスデコーダ４に印加する。なお、これら各デ
ジタル化回路６．８は、Ａ／Ｄ変換器およびバッファメ
モリなどで構成される。９は輝度データ制御回路であり
、リフレッシュメモリ１のデータ端子に例えば４ビツト
の輝度データＳａを印加する。
ンプリングしてデジタル信号Ｘ、に変換するデジタル化
回路であり、例えば８ビツトのデジタル信号Ｘｊをマル
チプレクサ７を介して行アドレスデコーダ３に印加する
。８はｙ＝ｇ（ｔ）で表゛されるアナログ測定信号ｙを
サンプリングしてデジタル信号Ｖｉに変換するデジタル
化回路であり、例えば８ビツトのデジタル信号ｙｔを直
接列アドレスデコーダ４に印加する。なお、これら各デ
ジタル化回路６．８は、Ａ／Ｄ変換器およびバッファメ
モリなどで構成される。９は輝度データ制御回路であり
、リフレッシュメモリ１のデータ端子に例えば４ビツト
の輝度データＳａを印加する。
１０は表示変換回路であり、リフレッシュメモリ１のＳ
Ａ、Ｍ５から出力される例えば４ビツトの表示データＶ
、をアナログ表示信号Ｖ＾に変換して表示器１１に出力
する０表示器１１としては、例えば第２図に示すように
２５６ドツト×２５６ドツトの分解能を有するラスク走
査形のＣＲＴを用いる。なお、例えばラスク走査方向を
Ｙ軸とし、ラスク配列方向をＹ軸とする。１２は表示制
御回路であり、リフレッシュメモリ１にリード／ライト
の制御信号ＳＣＭを出力し、マルチプレクサ７に例えば
８ビツトのラスクアドレスデータＡＤを出力し、輝度デ
ータ制御回路９に輝度制御信号Ｓｃａを出力し、表示変
換回路１０に表示制御信号Ｓｃｖを出力し、デジタル化
回路６．８のバッファメモリにデジタル信号Ｘ Ｌ ＋
’ｒ’ ｔを読み出すための制御信号ＳＯＤを出力す
る。
Ａ、Ｍ５から出力される例えば４ビツトの表示データＶ
、をアナログ表示信号Ｖ＾に変換して表示器１１に出力
する０表示器１１としては、例えば第２図に示すように
２５６ドツト×２５６ドツトの分解能を有するラスク走
査形のＣＲＴを用いる。なお、例えばラスク走査方向を
Ｙ軸とし、ラスク配列方向をＹ軸とする。１２は表示制
御回路であり、リフレッシュメモリ１にリード／ライト
の制御信号ＳＣＭを出力し、マルチプレクサ７に例えば
８ビツトのラスクアドレスデータＡＤを出力し、輝度デ
ータ制御回路９に輝度制御信号Ｓｃａを出力し、表示変
換回路１０に表示制御信号Ｓｃｖを出力し、デジタル化
回路６．８のバッファメモリにデジタル信号Ｘ Ｌ ＋
’ｒ’ ｔを読み出すための制御信号ＳＯＤを出力す
る。
このように構成された装置の動作を説明する。
第１図において一行アドレスデコーダ３にマルチプレク
サ７を介してデジタル信号ｘｉを入力して列アドレスデ
コーダ４にデジタル信号ｙ、を入力することにより、第
３図に示すように座標ｘＬ。
サ７を介してデジタル信号ｘｉを入力して列アドレスデ
コーダ４にデジタル信号ｙ、を入力することにより、第
３図に示すように座標ｘＬ。
’／ｉで表される位置ＰＬにはその時点での輝度データ
Ｓａが格納されることになる。このような座標Ｘｊ 、
ｙ４で表される位置ＰＬの軌跡はデジタル信号Ｘ ｊ
＋ ３’ ｉによるリサージュ（Ｘ−Ｙ波形）になる
。
Ｓａが格納されることになる。このような座標Ｘｊ 、
ｙ４で表される位置ＰＬの軌跡はデジタル信号Ｘ ｊ
＋ ３’ ｉによるリサージュ（Ｘ−Ｙ波形）になる
。
このようにしてリフレッシュメモリ１に格納された位置
データＰ、は、リフレッシュメモリ１のシリアルリード
モードで直接表示データＶｏに変換される。すなわち、
順次ラスク走査（水平周期）に従って、水平帰線中にリ
ード転送により該当するメモリセルのデータをＳＡＭ５
に一括転送し、それに続く期間中にドットクロヅクに従
ってシリアルリードする。ラスク位置は行アドレスに対
応する。ここで、マルチプレクサ７は、リード転送時は
アドレスデータＡＤを選択的に出力し、それ以外の時は
デジタル信号ｘｉを出力する。
データＰ、は、リフレッシュメモリ１のシリアルリード
モードで直接表示データＶｏに変換される。すなわち、
順次ラスク走査（水平周期）に従って、水平帰線中にリ
ード転送により該当するメモリセルのデータをＳＡＭ５
に一括転送し、それに続く期間中にドットクロヅクに従
ってシリアルリードする。ラスク位置は行アドレスに対
応する。ここで、マルチプレクサ７は、リード転送時は
アドレスデータＡＤを選択的に出力し、それ以外の時は
デジタル信号ｘｉを出力する。
このように構成することにより、従来のような位置演算
および演算された位置データの転送が不要になり、高速
表示処理が行える。
および演算された位置データの転送が不要になり、高速
表示処理が行える。
なお、上記実施例では、リフレッシュメモリ１に格納さ
れる輝度データは常に一定値に保たれているものとして
説明したが、リフレッシュメモリ１に複数のＸ−Ｙ波形
を表示するための表示データを格納時点に応じて輝度デ
ータの重みを循環的に変化させながら逐次蓄積すると、
ともにリフレッシュメモリ１から読み出される輝度デー
タを表示変換回路１０でアナログ信号に変換するのにあ
たって格納経過時間を加味して表示輝度が漸次低減する
ように格納周期に同期したタイミングで循環的に重みを
変化させることにより、波形の履歴を輝度の変化から明
確に観測することができる。
れる輝度データは常に一定値に保たれているものとして
説明したが、リフレッシュメモリ１に複数のＸ−Ｙ波形
を表示するための表示データを格納時点に応じて輝度デ
ータの重みを循環的に変化させながら逐次蓄積すると、
ともにリフレッシュメモリ１から読み出される輝度デー
タを表示変換回路１０でアナログ信号に変換するのにあ
たって格納経過時間を加味して表示輝度が漸次低減する
ように格納周期に同期したタイミングで循環的に重みを
変化させることにより、波形の履歴を輝度の変化から明
確に観測することができる。
また、輝度をオン、オフさせるＺ軸変調（輝度変調）が
必要な場合には、例えば４ビツトの輝度データのうちの
１ビツトを変調入力に割当てて残りの３ビツトで８階調
の輝度変化をする蓄積表示を行わせればよい。
必要な場合には、例えば４ビツトの輝度データのうちの
１ビツトを変調入力に割当てて残りの３ビツトで８階調
の輝度変化をする蓄積表示を行わせればよい。
また、リフレッシュメモリは表示タイミングなどが用途
に適していれば必ずしもデュアルポートＤＲＡＭに限る
ものではない。
に適していれば必ずしもデュアルポートＤＲＡＭに限る
ものではない。
（発明の効果）
以上説明したように、本発明によれば、比較的簡単な構
成で高速表示動作が得られるＸ−Ｙ表示装置が実現でき
、実用上の効果は大きい。
成で高速表示動作が得られるＸ−Ｙ表示装置が実現でき
、実用上の効果は大きい。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明で用いる表示器の具体例の説明図、第３図は第１
図の動作説明図である。
本発明で用いる表示器の具体例の説明図、第３図は第１
図の動作説明図である。
Claims (1)
- 【特許請求の範囲】 ２次元的に配列された複数の表示画素をリフレッシュメ
モリから読み出される波形表示データに従つて選択的に
駆動することにより波形を表示するＸ−Ｙ表示装置にお
いて、 第１の測定信号をデジタル化して前記リフレッシュメモ
リの行アドレスデコーダに加える第１のデジタル化手段
と、 第２の測定信号をデジタル化して前記リフレッシュメモ
リの列アドレスデコーダに加える第２のデジタル化手段
と、 これら行列アドレスデコーダにより指定される前記リフ
レッシュメモリの位置に輝度データを格納する輝度デー
タ格納手段、 を設けたことを特徴とするＸ−Ｙ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15140188A JPH01318968A (ja) | 1988-06-20 | 1988-06-20 | Ｘ−ｙ表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15140188A JPH01318968A (ja) | 1988-06-20 | 1988-06-20 | Ｘ−ｙ表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01318968A true JPH01318968A (ja) | 1989-12-25 |
Family
ID=15517785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15140188A Pending JPH01318968A (ja) | 1988-06-20 | 1988-06-20 | Ｘ−ｙ表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318968A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119767U (ja) * | 1990-03-22 | 1991-12-10 | ||
| JPH0682482A (ja) * | 1992-01-23 | 1994-03-22 | Sony Tektronix Corp | 波形表示方法 |
| EP0636888A3 (en) * | 1993-07-26 | 1995-08-30 | Tektronix Inc | Four-channel split Lissajous display. |
-
1988
- 1988-06-20 JP JP15140188A patent/JPH01318968A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03119767U (ja) * | 1990-03-22 | 1991-12-10 | ||
| JPH0682482A (ja) * | 1992-01-23 | 1994-03-22 | Sony Tektronix Corp | 波形表示方法 |
| EP0636888A3 (en) * | 1993-07-26 | 1995-08-30 | Tektronix Inc | Four-channel split Lissajous display. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| JPH05100632A (ja) | 表示装置 | |
| US7423623B2 (en) | Image display device | |
| US4581721A (en) | Memory apparatus with random and sequential addressing | |
| US4695967A (en) | High speed memory access circuit of CRT display unit | |
| US4251814A (en) | Time dot display for a digital oscilloscope | |
| US4912658A (en) | Method and apparatus for addressing video RAMS and refreshing a video monitor with a variable resolution | |
| US4617564A (en) | Graphic display system with display line scan based other than power of 2 refresh memory based on power of 2 | |
| JPS61295723A (ja) | 波形デ−タ圧縮回路 | |
| US4556879A (en) | Video display apparatus | |
| US4754279A (en) | Scan converter for radar | |
| JP3310082B2 (ja) | 液晶表示装置および液晶一体型タブレットにおける座標検出方法 | |
| JPH01318968A (ja) | Ｘ−ｙ表示装置 | |
| US5295080A (en) | Method of operating a buffer memory to provide a trigger pattern by storing a trigger code in preselected areas of the buffer memory | |
| JPH0361199B2 (ja) | ||
| JPH0315196B2 (ja) | ||
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JPH0713646B2 (ja) | 波形表示装置 | |
| JPH0327695A (ja) | ラスタテストパターンを表示するためのメモリ節約装置および方法 | |
| KR100256498B1 (ko) | 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치. | |
| KR890002583B1 (ko) | 모니터 재생중 컴퓨터로 억세스 가능한 메모리 구성회로 | |
| JPH04305161A (ja) | 波形観測装置 | |
| KR970057687A (ko) | 피디피 티브이(pdp tv)의 메모리 장치 | |
| JPS6210692A (ja) | 映像信号生成回路 | |
| JPS58102982A (ja) | 画像表示装置 |