JPH01319178A - データ記録方法およびデータ記録媒体 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｍピントのデータをこのｍビットより大きい
ｎビットのデータに変換し、このｎビットのデータの間
にｎビットのマージングビットを挿入するとともに、こ
れらのｎビットのデータおよびｎビットのマージングビ
ットの交互の連なりの中で“°０”のビットの連続する
数が所定のｄ個以上およびこのｄより大きいに個以下と
なるように変調してデータを記録するデータ記録方法お
よび上記データを記録したデータ記録媒体に関し、例え
ば、所謂コンパクトディスク（ＣＤ）のデータフォーマ
ットに従ったＣＤ−ＷＯやＣＤ−ＲＡＭ等のデータスト
レージに適用される。

〔発明の概要］ 本発明は、ｍビットのデータをこのｍビットより大きい
ｎビットのデータに変換し、このｎビットのデータの間
にρビットのマージングビットを挿入するとともに、こ
れらのｎビットのデータおよびｐビットのマージングビ
ットの交互の連なりの中で°゛Ｏ”のビットの連続する
数が所定のｄ個以上およびこのｄより大きいに個以下と
なるように変調してデータを記録するデータ記録方法に
おいて、記録データのディジタルサムバリエーション（
ＤＳＶ：Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖａｒｉａｔｉｏｎ
）の値に応したビットパターンのマージングビットを上
記ｎビットのデータの間に挿入するとともに、所定デー
タブロック単位で上記ＤＳＶの値をリセットすることに
より、所定データブロック単位のデータ管理を容易に行
うことができるようにしたものである。

また、本発明は、所定データブロック単位でリセットし
たＤＳＶの値に応じたビットパターンのマージングビッ
トを挿入したデータを記録することによって、所定デー
タブロック単位のデータ管理を容易に行うことのできる
データ記録媒体を実現したものである。

〔従来の技術］ 従来より、音声や楽音等のオーディオ信号をデジタル化
して光ディスクに記録した所謂コンパクトディスク（Ｃ
Ｄ）を再生するＣＤプレーヤ等の再生専用のディスクプ
レーヤ装置が一般に提供されている。

上記コンパクトディスク（ＣＤ）では、１シンボル８ビ
ツトの信号を各々１４ビツト（１チヤンネルビツト）の
データに変換したＥ　Ｆ　Ｍ　（Ｅｉｇｈｔ　ｔ。

Ｆｏｕｒｔｅｅｎ　？１ｏｄｕｌａｔｉｏｎ）データと
して与えられる２４ビツトの同期信号、１４ビツト（ｌ
シンボル）のサブコード、１４Ｘ３２ビツト（３２シン
ボル）の演奏情報等のデータおよびパリティと、各シン
ボルの間に設けたそれぞれ３ビツトのマージンビットか
ら成る５８８ビツトを１フレームとし、第６図に示すよ
うに、９日フレームを１サブコードブロツクとするデー
タフォーマットが規格化されており、上記ｌサブコード
ブロックの絶対アドレスが上記サブコードのうちのＱチ
ャンネル信号にて与えられ、上記１サブコ一ドブロツク
単位でデータ処理が演奏情報等のデータに施されている
。

上記コンパクトディスク（ＣＤ）におけるＥＦＭでは、
１４ピント（ｌシンボル）のデータおよび３ビツトのマ
ージングビットの連なりの中で”０″のビットの連続す
る数が２以上１０以下となるように変調が行われ、また
、記録データのスタート位置からディジタルサムバリエ
ーション（ＤＳＶ：Ｄｉｇｉｔａｌ　Ｓｕｍ　Ｖａｒｉ
ａｔｉｏｎ）を連続的にカウントして、このＤＳＶの値
に応じたビットパターンのマージングビットを与えるこ
とにより、上記ＤＳＶの制御がなされている。

また、上記コンパクトディスク（ＣＤ）に記録される左
右チャンネルのディジタル・オーディオ信号を１ワード
（２シンボル＝１６ビツト）毎に交互に連続させて１チ
ヤンネルのシリアル・データ信号として取り扱い、上記
ＣＤ−ＲＯＭ等では、ＣＤのデータフォーマットにおけ
る１サブコードブロツクすなわち９８フレ一ム分のデー
タに先行してヘッダ部および同期信号を付加することに
より、第７図に示すようなデータフォーマットの２にバ
イトのデータで１セクタ（あるいは１ブロツク）を構成
している。

さらに、従来のＣＤプレーヤは再生専用であることから
、例えば情報の書き換え可能な光磁気記録媒体にて形成
した光磁気ディスクを使用して、記録および再生が可能
で上記ＣＤに対して互換性を保つようなＣＤ−ＷＯやＣ
Ｄ−ＲＡＭ等のデータストレージの開発が従来より進め
られている。

（発明が解決しようとする課題〕 ところで、ＣＤのデータフォーマットでは、上述のよう
に記録データのスタート位置からＤＳＶを連続的にカウ
ントして、このＤＳＶの値に応じたビットパターンのマ
ージングビットを与えることにより、上記ＤＳＶの制御
がなされているので、データの書き込みや書き換え等を
行うことができない。また、ＣＤ−ＷＯやＣＤ−ＲＡＭ
等のデータストレージでは、データをブロック単位で効
率良く管理する必要がある。

そこで、本発明は、上述の如き実情に鑑み、ｍピントの
データをこのｍビットより大きいｎピントのデータに変
換し、このｎビットのデータの間にｐビットのマージン
グビットを挿入するとともに、これらのｎビットのデー
タおよびρビットのマージングビットの交互の連なりの
中で００″′のピントの連続する数が所定のｄ個以上お
よびこのｄより大きいに個以下となるように変調してデ
ータを記録するデータ記録方法および上記データが記録
されるＣ　Ｄ−ＷＯやＣＤ−ＲＡＭ等のデータ記録媒体
において、データをプロ・ンク単位で書き込みや書き換
えを行い得るようにして、ブロック単位のデータ管理を
可能にすることを目的としている。

〔課題を解決するための手段］ 本発明は、上述の目的を達成するために、ｍビットのデ
ータをこのｍビットより大きいｎビットのデータに変換
し、このｎビットのデータの間にｐビットのマージング
ビットを挿入するとともに、これらのｎビットのデータ
およびｐビットのマージングビットの交互の連なりの中
で”０”のビットの連続する数が所定のｄ個以上および
このｄより大きいに個以下となるように変調してデータ
を記録するデータ記録方法において、記録データのディ
ジタルサムバリエーション（ＤＳＶ：Ｄｉｇｉ　ｔａｌ
　Ｓｕｍνａｒｉａｔｉｏｎ）の値に応じたビットパタ
ーンのマージングビットを上記ｎビットのデータの間に
挿入するとともに、所定データブロック単位で上記ＤＳ
ｖの値をリセットすることを特徴としている。

また、本発明に係るデータ記録媒体は、ｍビットのデー
タがこのｍビットより大きいｎビットのデータに変換さ
れ、記録データのＤＳＶの値に応じたビットパターンの
ｐビットのマージングビットが上記ｎビットのデータの
間に挿入するとともに、これらのｎビットのデータおよ
びｐビットのマージングビットの交互の連なりの中で”
Ｏ”のビットの連続する数が所定のｄ個以上およびこの
ｄより大きいに個以下となるように変調され、所定デー
タブロック単位で上記ＤＳＶＯ値をリセットしてデータ
が記録されてなることを特徴としている。

［作用〕 本発明方法では、記録データのＤＳＶの値に応じたビッ
トパターンのマージングビットを上記ｎビットのデータ
の間に挿入するとともに、所定データブロック単位で上
記ＤＳＶの値をリセットするので、記録データのＤＳＶ
がデータブロック単位で独立に制御され、データブロッ
ク単位で記録データの書き込みや書き換えがなされる。

また、本発明に係るデータ記録媒体では、記録データの
ＤＳＶがデータブロック単位で独立に制御されているの
で、データブロック単位で記録データを書き込みや書き
換えを行っても、他のデータブロックの記録データの内
容に影響を与えることがない。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら詳
細に説明する。

本発明方法を実施するために用いられる変調回路を示す
第１図のブロック図において、（１）は図示しないＣＩ
ＲＣエンコーダから８ピント並列のデータ信号（Ｓｄ）
が供給されるデータ入力端子であり、また、〈２）は４
．３２１８ＭＨｚのシステムクロシフ信号（Ｓｃ）が供
給されるクロック入力端子であり、さらに、（３）およ
び（４）は７．３５ｋｌｌｚＯフレ一ムシンク信号（Ｓ
ｆ）およびｌサブコードブロックすなわち９８フレーム
毎のブロックシンク信号（Ｓｂ）が供給される各シンク
入力端子である。

ここで、上記フレームシンク信号（Ｓｆ）の間には、第
２図に示すように、ＣｒＲＣエンコードされた音声信号
による８ビット並列のデータ信号（Ｓｄ）が３２個形成
されるとともに、８ビット並列のサブコード信号（ＳＣ
）が形成され、上記データ信号（Ｓｄ）およびサブコー
ド信号（ＳＣ）が図示しないセレクタ等にて所定のタイ
ミングで選択されて上記データ入力端子（１）に供給さ
れる。

上記データ信号（Ｓｄ）は、上記データ入力端子（１）
からリードオンリーメモリ（１１）に供給され、このリ
ードオンリーメモリ（１１）において、所定の変換テー
ブルに従って８ビツトデータから１４ビツトデータに変
換される。上記リードオンリーメモリ（１１）にて変換
された１４ビツトデータに変換されたデータ信号は、レ
ジスタ（１２）　、　（１３）　、　（１４）に順次転
送される。

また、上記システムクロック信号（Ｓｃ）、フレームシ
ンク信号（Ｓ「）およびブロックシンク信号（Ｓｂ）は
、上記各入力端子（２）　、　（３）　、　（４）を介
してシステム制御回路（１５）に供給されている。上記
システム制御回路（１５）は、上記システムクロック信
号（Ｓｃ）。

フレームシンク信号＜ｓｒ＞およびブロックシンク信号
（Ｓｂ）に基づいて、９８フレームすなわち１サブブロ
ック単位で各回路ブロックの動作制御を行う。

ここで、ＣＤのデータフォーマットにおいて、データ信
号中のシンクパターンは、（１００００００００００１
００００００００００１０）の２４ビツトで構成されて
おり、この実施例では、上述のレジスタ（１２）　、　
（１３）　、　（１４）が１４ビツトのデータを取り扱
うようになっているので、（１００００００００００１
００）　（７）　ｌ　４　ヒラ）　（Ｄパターンに置き
換えて扱い、出力段で２４ビツトのシンクパターンに修
復するようにしている。上記１４ビットのパターンデー
タは、上記フレームシンク信号（Ｓｆ）に応じた上記シ
ステム制御回路（１５）からの信号によって、リードオ
ンリーメモリ（１６）でされて上記レジスタ（１２）　
、　（１３）　、　（１４）に供給される。

また、上述のサブコード信号においても、ｌサブコード
ブロックすなわち９８フレーム毎に、５ｏ−（００１０
０００００００００１）Ｓｌ−（０００００００００１
００１０）の特定のパターンデータが挿入されるので、
これらの信号（３０）、（Ｓｌ）は、上記ブロックシン
ク信号（Ｓｂ）に応じた上記システム制御回路（１５）
がらの信号によって、上記リードオンリーメモリ（１６
）で形成されて上記レジスタ（１２）　、　（１３）　
、　（１４）に供給すれる。

これらの信号が上記レジスタ（１２）　、　（１３）　
、　（１４）で順次転送されることにより、上記レジス
タ（１２）に保持しているデータに対して、１つ前のデ
ータが上記レジスタ（１３）に保持され、２つ前のデー
タが上記レジスタ（１４）に保持される。

また、上記リードオンリーメモリ（１１）、（１６）に
て形成される１４ビツトデータの先端の０”の数および
終端の′０”の数は、データ信号（Ｓｄ）によって一義
的に決まるので、これらの数値がデータ信号と同時に形
成される。ここで、１４ビツトデータの先端および終端
の”０”の数は、上述の変換テーブルにおいて、９個以
下に定められており、４ビツトで表される。なお、シン
クパターンにおいて、１４ビツトの置換データの終端の
＃０″の数は２個であるが、２４ビツトのパターンでは
１個なので、この場合の終端の２０″の数は（０００１
）にされる。これらの４ビツトづつの信号も上記レジス
バ１２）　、　（１３）　、　（１４）にてデータ信号
と同様に転送される。

上記レジスタ（１２）の先端の”０”の数を示す数値（
Ｆ＋）と、上記レジスタ（１３）の終端の”０”の数を
示す数値（Ｂ２）が、３ビツトのマージングビットを形
成するリードオンリーメモリ（１７）　、　（１８）の
アドレスに供給される。

ここで、上記マージングビットは、上記リードオンリー
メモリ（１７）　、　（１８）において、（０００）　
、　（００１）　、　（０１０）　、　（１００）の連
続する０″の数を２以上とする上述の規則を満たす４通
りのビットパターンが選択される。また、上記マージン
グビットは、前後のデータ信号の間に挿入された状態で
連続する“０”の数を２以上１０以下とする規則を満た
す必要があり、上述の先端の′０“の数を示す数値（Ｆ
、）および終端の”Ｏ”の数を示す数値（Ｂ２）をアド
レスとして、上記規則を満足しない組み合わせを除いた
ビットパターンが選択される。さらに、上記マージング
ビットは、前後のデータ信号の間に挿入された状態で、
上述の２４ビツトのシンクパターンと一致させないため
に、前後のデータ信号のパターンが次に示す１１通りの
いずれかであった場合に、それぞれのマージングビット
のＸ印を付した組み合わせが除かれる。なお、マージン
グビットは、上記数値（Ｆｌ）、（ａｔ）で選ばれる全
ての場合を示しである。

マージングビット　　　　シンクパターンシンクパター
ン　　　　　　　　　マージングビットマージングとフ
ト マーリングとフ） マージングビット マージングビット マージングビット マージングビット　　　　　　　　　　　　マージンク
ビットマージングビット　　　　　　　　　　　マージ
ンクビットマージングビット　　　　　　　　　　　マ
ージングビットマージングビット　　　　　　　　　　
　マージングビット上記１１通りのビットパターンは、
現在のデータ、１つ前のデータ、２つ前のデータおよび
１つ前のマージングビットによって、弁別することがで
きる。この実施例では、上記リードオンリーメモリ（１
７）から上記数値（Ｆｌ）、　（Ｂｚ）に対して全ての
マージングビットを出力し、また、上記リードオンリー
メモリ（１８）から上述の１１通りの場合における上記
数値（Ｆｌ）、（Ｂりに対してＸ印を付した組み合わせ
を除いたマージングビットを出力する。

さらに、上記レジスタ（１２）　、　（１３）　、　（
１４）に保持されたデータ信号と後述するレジスタ（４
２）に保持される１つ前のマージングビットとが検出回
路（１９）に供給されており、この検出回路（１９）に
て上述の１１通りの場合が検出される。上記検出回路（
１９）による検出信号によって、通常時には上記リード
オンリーメモリ（１７）が選択され、上述の１１通りの
場合には上記リードオンリーメモリ（１８）が選択され
る。

この実施例において、上記リードオンリーメモリ（１７
）　、　（１８）から出力されるマージングビットは、
セレクタ（２０）に供給されている。また、上記システ
ム制御′１１回路（１５）から０〜３の数値がセレクタ
（２１）に順次供給されている。このセレクタ（２１）
は、当初上記システム制御回路（１５）側を選択し、上
記システム制御回路（１５）からＯ〜３の数値を上記セ
レクタ（２０）に与える。これによって、上記セレクタ
（２０）は、上記システム制御回路（１５）からの数値
〔０〜３〕に応じて入力すなわちマージングビットを選
択する。

上記セレクタ（２０）にて選択されたマージングビット
はリードオンリーメモリ（２２）のアドレスに供給され
ており、上記リードオンリーメモリ（２２）にて上記マ
ージングビットを構成するディジタル信号のディジタル
サムバリエーション（ＤＳＶ）と極性の信号が形成され
る。また、上記レジスタ（１２）のデータ信号はリード
オンリーメモリ（２３）のアドレスに供給されており、
上記リードオンリーメモリ（２３）にて上記データ信号
を構成するディジタル信号のディジタルサムバリエーシ
ョン（ＤＳＶ）と極性の信号が形成される。また、この
データ信号およびマージングビットのＤＳＶと極性を示
す信号は、それぞれＤＳＶレジスタ（２４）、（２５）
　、極性レジスタ（２６）　、　（２７）に供給されて
いる。

上記ＤＳＶレジスタ（２４）　、　（２５）からの信号
は、加減算回路（２８）の一方の入力（Ａ）に供給され
ている。上記加減算回路（２８）の他方の入力ＣＢ）に
は、累積ＤＳＶレジスタ（２９）からの信号が供給され
ている。さらに、上記極性レジスタ（２６）　、　（２
７）からの信号と累積極性レジスタ（３０）からの信号
とが組み合わせ論理回路（３１）に供給されており、こ
の論理回路（３１）の出力にて上記加減算回路（２８）
の加減算の制御が行われる。

上記加減算回路（２日）の出力信号は、レジスタ（３２
）　、　（３３）に供給されるとともに、絶対値回路（
３４）を介してレジスタ（３５）　、　（３６）に供給
されている。

また、上記レジスタ（３６）の出力信号は、上記加減算
回路（２８）の一方の人力（Ａ）に供給されている。

さらに、上記レジスタ（３２）　、　（３３）　、　（
３５）の出力信号は、上記加減算回路（２８）の他方の
入力（Ｂ）に供給されているとともに、上記累積ＤＳＶ
レジスタ（２９）に供給されている。

また、上記論理回路（３１）からの信号がセレクタ（３
７）に供給されている。さらに、極性レジスタ（３８）
からの信号が上記セレクタ（３７）に供給されており、
このセレクタ（３７）が上記加減算回路（２８）からの
信号によって制御され、このセレクタ（３７）からの信
号が上記極性レジスタ（３８）に供給されている。

そして、上記極性レジスタ（３日）からの信号が上記累
積極性レジスタ（３０）に供給されている。

さらに、上記システム制御回路（１５）から上記セレク
タ（２１）に供給される数値がセレクタ（３９）にも供
給されている。上記セレクタ（３９）は、インジケータ
（４０）からの信号が供給されており、このセレクタ（
３９）が上記加減算回路（２８）からの信号によって制
御され、このセレクタ（３９）からの信号が上記インジ
ケータ（４０）に供給されている。さらに、上記インジ
ケータ（４０）からの信号が上記セレクタ（２１）に供
給されている。

そして、これらの回路が上記システム制御回路（１５）
からの信号によって制御されて、ＣＤのデータフォーマ
ットの規則上問題となる組み合わせを除くとともに、Ｄ
Ｃ成分を抑圧するのに最適な組み合わせ状態のマージン
グビットの選択が行われここで、１４ビツトのデータ信
号と３ビツトのマージングビットの１組の信号を直列に
出力するには、ｚｔ＋３＝１７の１７クロツク期間を必
要とし、上述のデータを全て並列で処理する場合には、
第３図に示すように、Ａ〜Ｒの１７タイムスロツトを用
いて、タイミング０〜１６で処理を行い、次のタイミン
グ０で新たな１４ビツトのパターンを入力するようにす
る。

すなわち、先ず、タイミング０で上記レジスタ（１２）
に任意の１４ビツトのデータをセットする。

そして、期間（Ａ）に上記各リードオンリーメモリ（１
７）　、　（１Ｂ）　、　（２０）　、　（２３）をア
クセスし、さらに、上記セレクタ（２０）で選択された
１番目のマージングビットによって上記リードオンリー
メモリ（２２）をアクセスする。

次に、タイミング１で上記リードオンリーメモリ（２２
）　、　（２３）からのデータ信号および１番目のマー
ジングビットのＤＳＶおよび極性を上記レジスタ（２４
）　、　（２７）にセットする。そして、期間（Ｂ）に
は、上記レジスタ（２５）　、　（２９）の出力を選択
して上記加減算回路（２８）に供給するとともに、上記
論理回路（３１）にて上記レジスタ（３０）の極性をそ
のまま取り出して上記加減算回路（２日）に供給し、極
性が負（’０”）のときには加算（＾十Ｂ）を行い、極
性が正じビ）のときには減算（Ａ−８）を行う。

上記加減算回路（２８）による演算結果をタイミング２
で上記レジスタ（３２）にセットするとともに、この値
の絶対値を上記レジスタ（３５）にセットする。

そして、期間（Ｃ）には、上記レジスタ（３２）　、　
（２４）の出力を選択して上記加減算回路（２８）に供
給するとともに、上記論理回路（３１）にて上記レジス
タ（３０）　、　（２７）の出力の排他的論理和を取り
出して、この極性にて上記加減算回路（２８）のｖ制御
を行う。

上記加減算回路（２８）による演算結果および絶対値を
タイミング３で上記レジスタ（３２）　、　（３５）に
セットし、上記論理回路（３１）による上述の排他的論
理和出力とさらに上記レジスタ（２６）の内容との排他
的論理和を取り出して上記レジスタ（３８）にセットす
るとともに、上記インジケータ（４０）に０をセツトす
る。

また、この期間（Ｃ）には、上記セレクタ（２０）にて
２番目のマージングビットを選択し、上記り−′ドオン
リーメモリ（２２）の出力をタイミング３で上記レジス
タ（２５）　、　（２６）にセットする。そして、期間
（Ｄ）には、上記レジスタ（２５）　、　（２９）の出
力を上記加減算回路（２８）にセントシて、上記レジス
タ（３０）の極性に応じた演算を上記加減算回路（２８
）にて行う。

上記加減算回路（２８）による演算結果および絶対値を
タイミング４で上記レジスタ（３３）　、　（３６）に
セットする。そして１．期間（Ｅ）には、上記レジスタ
（３３）　、　（２４）の出力を上記加減算回路（２８
）にセットして、上記レジスタ（３０）　、　（２６）
の排他的論理和の極性に応じた演算を上記加減算回路（
２８）にて行う。

上記加減算回路（２８）による演算結果および絶対値を
タイミング５で上記レジスタ（３３）　、　（３６）に
セットする。そして、期間ＣＦ）には、上記レジスタ（
３５）　、　（３６）の出力を上記加減算回路（２Ｂ）
にセットして（Ｂ−Ａ）の演算を上記加減算回路（２８
）にて行う。

そして、タイミング６では、上記加減算回路（２８）に
よる演算結果が正であるときには上記レジスタ（３２）
の内容の絶対値が上記レジスタ（３３）の内容の絶対値
よりも大きいことになるので、上記レジスタ（３３）の
内容を上記レジスタ（３２）に移し、同時に、上記レジ
スタ（３０）　、　（２６）の内容の排他的論理和出力
とさらに上記レジスタ（２７）の内容との排他的論理和
を取り出して上記レジスタ（３８）にセットするととも
に、上記インジケータ（４０）に１をセットする。

また、この肋間（Ｆ）には、上記セレクタ（２０）にて
３番目のマージングビットを３ｊｉ沢し、上記リードオ
ンリーメモリ（２２）の出力をタイミング６で上記レジ
スタ（２５）　、　（２６）にセントする。

以下同様に、３番目のマージングビットに対する演算処
理を期間（Ｇ）〜（１）に行い、その演算結果をタイミ
ング９で上記インジケータ（４０）にセットする。

さらに、４番目のマージングビットをタイミング９でセ
ットして、これに対する演算処理を期間（Ｊ）〜（Ｌ）
に行１．ｓ、その演算結果をタイミング１２で上記イン
ジケータ（４０）にセットする。

そして、期間（Ｍ）には、上記セレクタ（２１）を上記
インジケータ（４０）側に切り換えて、このインジケー
タ（４０）の内容によって上記セレクタ（２０）を切り
換え、タイミング１３で選択された最適のマージングビ
ットを上記レジスタ（４１）に供給する。また、このと
き上記レジスタ（３２）　、　（３Ｂ）の内容は、それ
ぞれ上述の最適のマージングビットに対応した累積ＤＳ
Ｖおよび極性になっているので、これらの値を上記レジ
スタ（２９）　、　（３０）にセットする。

さらに、上記レジスタ（４１）の内容を次のタイミング
Ｏで上記レジスタ（４２）に移し、このレジスタ（４２
）の３ビツトのマージングビットと上記れじすた（１３
）の１４ビツトのデータ信号を結合して、１７ビツトの
信号を並直列変換用のシフトレジスタ（４３）に供給す
る。上記シフトレジスタ（４３）の内容は、上記システ
ムクロック信号（Ｓｃ）に従って読み出され、排他的論
理和回路（４４）にてシンクパターンを修復して、フリ
ップフロップ（４５）を介して出力端子（４６）から出
力される。

そして、この実施例では、上記累積ＤＳＶおよび極性を
保持する上記レジスタ（２９）　、　（３０）を９８フ
レームすなわちｌサブブロック毎にリセットすることに
より、上記１サブブロック単位に独立したＤＳＶＯ制御
ｎを行い、このＤＳＶの値に応じたビットパターンのマ
ージングビットを上記ｎ（ｎ＝１４）ビットのデータの
間に挿入した記録データを形成している。上記記録デー
タは、１サブブロック単位に独立したＤＳＶの制御が行
われているので、上記１サブブロック単位を１セクタと
するブロックデータとして個別に管理して、記録再生す
ることができる。

このようにして得られる１サブブロツク（１セクタ）の
データブロックは、例えば、第４図に示す如き光ディス
ク（１０１）に記録される。

本発明に係るデータ記録媒体の全体およびその一部を拡
大して模式的に示す第４図において、光ディスク（１０
１）は、記録媒体として例えば磁気光学効果を有する垂
直磁化膜を透明基板上に形成した光磁気ディスクが用い
られ、スパイラル状に形成されたプリグループ（１０２
）間のランド部を記録トラック（１０３）とし、例えば
、上記第１図に示した変調回路にて得られる上述のＣＤ
−ＲＯＭのデータフォーマットに従った２にバイト完結
のブロックデータが上記記録トラック（１０３）に光磁
気記録されるようになっている。

上記記録トラック（１０３）には、上記ＣＤ−ＲＯＭの
データフォーマットにおける同期信号（ＳＹＮＣ）部分
あるいはエラー訂正信号（ＦＣＣ）部分に対応する等間
隔位置に、そのトラック幅をバースト状に変化さたアド
レス領域（４）が設けられており、上記トラック幅の変
化により例えば１９ビツトのアドレス情報が各アドレス
領域（１０４）に予め記録されている。上記トラック幅
の変化によるアドレス情報の信号スペクトルは、サーボ
帯域より上の成分となるようにしである。

また、上記光ディスク（１０１）は、データの記録され
るデータ領域（６）の内周側にリードイン領域（１０７
）が設けてあり、上記データ領域（１０６）の記録状況
を示すリードイン情報が上記リードイン領域（１０７）
に記録されるようになっている。

上述のようにトラック幅の変化により所定ビットのアド
レス情報が各アドレス領域（１０４）に予め記録された
記録トラック（１０３）を有する光ディスク（ｌｏｔ）
をデータストレージとして用いるディスク装置では、デ
ータの読み取りを行う光学ピックアップとして、例えば
、第５図に示すような各ディテクタ（Ａ）　、　（Ｂ）
　、　（Ｃ）　、　（Ｄ）にて構成される４分割デイチ
クイタ（１１０）を用いることにより、上記各ディテク
タ（Ａ）　、　（Ｂ）　、　（Ｃ）　、　（Ｄ）の各出
力（ＳＡ）　、（Ｓｓ）　。

（Ｓｃ）　、（Ｓｏ）を加算器（１１１）にて加算した
加算出力信号（ＳＡ　＋　Ｓｏ　＋　Ｓ（＋　Ｓｏ）と
してデータ信号（ＲＦ）を検出することができ、また、
上記記録トラック（１０３）の長手方向（Ｘ−χ゛方向
に配列されている上記各デイチクイタ（Ａ）　、　（Ｂ
）の各出力（ＳＡ）　、　（ｓｍ）の乗算器（１１２）
による乗算出力（ＳＡＭ）と上記各デイチクイタ（Ｃ）
　、　（Ｄ）の各出力（ｓｃ）　、　（ｓｏ）の乗算器
（１１３）による乗算出力（ＳＣＤ）とを減算器（ｌ１
４）にて減算した減算出力信号（Ｓ□−５Ｃ！ｌ）すな
わち上記記録トランク（１０３）の幅方向（Ｙｉ’方向
）に配列されている上記各デイチクイタ（Ａ）　、　（
Ｂ）および各デイチクイタ（Ｃ）　、　（Ｄ）の各出力
（ＳＡ）　、　（Ｓｓ）　、（Ｓｃ）　、　（Ｓｏ）の
プッシュプル出力としてアドレス情報（＾ＯＲ）を検出
することができる。

この光ディスク（１０１）では、上記記録データは、ｌ
サブブロック単位に独立したＤＳＶの制御が行われた記
録データを上記１サブブロック単位を１セクタのブロッ
クデータとして個別に管理して、記録再生することがで
きる。

〔発明の効果〕

本発明方法では、記録データのＤＳＶの値に応じたビッ
トパターンのマージングビットを上記ｎビットのデータ
の間に挿入するとともに、所定データブロック単位で上
記ＤＳＶの値をリセ、ン卜するので、記録データのＤＳ
Ｖがデータブロック単位で独立に制御され、データブロ
ック単位で記録データの書き込みや書き喚えがなされる
。また、本発明に係るデータ記録媒体では、記録データ
のＤＳＶがデータブロック学位で独立に制御されている
ので、データブロック単位で記録データを書き込みや書
き換えを行っても、他のデータブロックの記録データの
内容に影響を与えることがない。

従って、本発明によれば、ｍビットのデータをこのｍビ
ットより大きいｎビットのデータに変換し、このｎビッ
トのデータの間にｐビットのマージングビットを挿入す
るとともに、これらのｎビットのデータおよびｐビット
のマージングビットの交互の連なりの中で”０”のビッ
トの連続する数が所定のｄ個以上およびこのｄより大き
いに個以下となるように変調してデータを記録するデー
タ記録方法および上記データが記録されるＣＤ−ＷＯや
ＣＤ−ＲＡＭ等のデータ記録媒体において、データをブ
ロック単位で書き込みや書き換えを行い、ブロック単位
のデータ管理を効率良く行うことができる。

【図面の簡単な説明】

第１図は本発明方法を実施するために用いる変調回路の
構成を示すブロック図、第２図は上記変調回路における
各信号の関係を示す模式図、第３図は同じく上記変調回
路の動作を説明するためのタイムチャート、第４図は本
発明に係るデータ記録媒体を適用した光ディスクの模式
的な平面、第５図は上記光ディスクに対してデータの読
み取りを行う光学と・ンクアップの構成を示す模式図で
ある。 第６図はコンパクトディスク（ＣＤ）のデータフォーマ
ットを示す模式図であり、第７図はＣＤ−ＲＯＭのデー
タフォーマットを示す模式図である。 １０１　　・・・光ディスク １０３　　・・・記録トランク

Claims (2)

【特許請求の範囲】
1. （１）ｍビットのデータをこのｍビットより大きいｎビ
   ットのデータに変換し、このｎビットのデータの間にｐ
   ビットのマージングビットを挿入するとともに、これら
   のｎビットのデータおよびｐビットのマージングビット
   の交互の連なりの中で“０”のビットの連続する数が所
   定のｄ個以上およびこのｄより大きいｋ個以下となるよ
   うに変調してデータを記録するデータ記録方法において
   、 記録データのディジタルサムバリエーション（ＤＳＶ：
   Ｄｉｇｉｔａ１　Ｓｕｍ　Ｖａｒｉａｔｉｏｎ）の値に
   応じたビットパターンのマージングビットを上記ｎビッ
   トのデータの間に挿入するとともに、所定データブロッ
   ク単位で上記ＤＳＶの値をリセットすることを特徴とす
   るデータ記録方法。
2. （２）ｍビットのデータがこのｍビットより大きいｎビ
   ットのデータに変換され、記録データのＤＳＶの値に応
   じたビットパターンのｐビットのマージングビットが上
   記ｎビットのデータの間に挿入するとともに、これらの
   ｎビットのデータおよびｐビットのマージングビットの
   交互の連なりの中で“０”のビットの連続する数が所定
   のｄ個以上およびこのｄより大きいｋ個以下となるよう
   に変調され、所定データブロック単位で上記ＤＳＶの値
   をリセットしてデータが記録されてなるデータ記録媒体
   。