JPH01319327A

JPH01319327A - ソリッドステートリレー

Info

Publication number: JPH01319327A
Application number: JP15290988A
Authority: JP
Inventors: Yasuo Hayashi; 靖雄林
Original assignee: Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1988-06-20
Filing date: 1988-06-20
Publication date: 1989-12-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈発明の利用分野〉本発明は、産業機器や一般民生機器におけるモータ、ヒ
ータ等の負荷への電力供給を制御する場合に使用される
ソリッドステートリレー（ＳＳＲ）に関する。

〈従来技術とその問題点〉ソリッドステートリレーを適用して、２つの負荷の一方
をオン、他方をオフというように、互いに相反する状態
に制御することが必要となる場合がある。たとえば、モ
ータを正転と逆転に切り換えて駆動する場合などがこれ
に該当する。このような、モータの正転、逆転駆動のた
めには、従来、第３図に示すような回路が使用される。

この回路では、ノーマル・オフ動作形の２つのソリッド
ステートリレー５ＳＲＩ、５ＳＲ２を備え、各リレー５
ＳＲＩ、５ＳＲ２の入力側回路が第３図ａに示す制御回
路に、出力側回路が第３図すに示すようにモータＭにそ
れぞれ接続されている。また、制御回路側において、各
ソリッドステ、−トリレー５ＳＲＩ、５ＳＲ２に個別に
対応してインタロック用リレー回路Ｘ１１Ｘ２およびタ
イムラグ回路ＴＩ、Ｔ２が設けられている。そして、一
方のソリッドステートリレーたとえば５ＳＲＩが正転用
、他方のソリッドステートリレー５ＳＲ２が逆転用とさ
れる。なお、第３図ａにおいて、符号ＴＨはモータＭの
過負荷や欠相を検出したときに制御回路を停止するサー
マルリレー、ＦＢＩ、Ｐ、Ｂ２は正転用と逆転用の各押
しボタンスイッチ、ＰＨ１はモータ停止用押しボタンス
イッチである。また、同図中、各接点の内申は常閉接点
、黒印は常閉接点であることを示す。

上記構成において、たとえば、モータＭを正転駆動する
場合には、正転用押しボタンスイッチＰＢｌを押すと、
サーマルリレーＴＨ→停止用押しボタンスイッチＰＲ３
→正転用押しボタンスイッチＰＢＩ→常閉接点ｘ２→イ
ンタロック用リレー回路Ｘ！のコイルＯに順次電流が流
れて該リレーの常閉接点Ｘｔがオン、常閉接点ＸＩがオ
フとなるため、タイムラグ回路ＴＩのタイマー〇が起動
される。そして、所定の時間が経過してタイマー〇がタ
イムアツプすると、タイムラグ回路の常閉接点Ｔ１がオ
ンになり、正転用のソリッドステートリレー５ＳＲＩに
電力が供給されて該リレーがオン動作し、モータＭが正
転される。

一方、モータＭを逆転する場合には、逆転用押しボタン
スイッチＰＲ２を押すと、サーマルリレーＴＨ→停止用
押しボタンスイッチＰＢ３→逆転用押しボタンスイッチ
ＰＲ２→常閉接点Ｘ１→インタロック用リレー回路Ｘ２
のコイル■に順次電流が流れて該リレーの常閉接点Ｘ２
がオン、常閉接点Ｘ２がオフとなるため、タイムラグ回
路Ｔ２のタイマー［株］が起動される。そして、所定の
時間が経過してタイマー＠がタイムアツプすると、その
常閉接点Ｔ２がオンになり、逆転用のソリッドステート
リレー５ＳＲ２に電力が供給されて該リレーがオン動作
し、モータＭが逆転される。

この回路において、上述したタイムラグ回路ＴＩ、Ｔ２
やインタロック用リレー回路Ｘｌ５Ｘ２を設けているの
は、次の理由による。

ＤＣ／ＡＣ形のソリッドステートリレーは、通常、交流
電圧が“Ｏ”の位相でオン、電流が“０”でオフするよ
うにして、他の回路への高周波雑音の影響を少なくした
構成が採られる。そのため、ソリッドステートリレーの
復帰時間は最大で電源周波数の半周期あることになる。

したがって、−方のソリッドステートリレーたとえば５
ＳＲＩがオフしていない状態で他方のソリッドステート
リレー５ＳＲ２がオンすると、コンデンサＣの放電電流
が両リレーの出力側回路に共に流れ、その結果、両リレ
ーが破壊することになる。そのため、一定の時間差をも
って各リレーを切り換え動作させている。

このように、モータの正転、逆転の切り換えを行う場合
、従来では、２つのソリッドステートリレー５ＳＲＩ、
５ＳＲ２がそれぞれ必要で、しかも、各ソリッドステー
トリレー５ＳＲＩ、５ＳＲ２の破壊を防止するために各
リレーに個別に対応してタイムラグ回路ＴＩ、Ｔ２とイ
ンタロック用リレー回路Ｘ１、ｘ２とを設けねばならな
かった。

そのため、回路構成が全体として複雑になるばかりでな
く、コストアップの要因ともなっていた。

〈発明の目的〉本発明は、このような事情に鑑みてなされたものであっ
て、比較的簡単な回路構成でもって、２つの負荷の一方
をオン、他方をオフに、互いに相反する状態に切り換え
制御でき、かつ、常に一定の時間差を伴って切り換わる
ようにすることを目的とする。

〈発明の構成と効果〉本発明は、上記の目的を達成するために、次の構成を採
る。

すなわち、本発明のソリッドステートリレーは、トラン
スファー形のＣ接点リレー部を有し、このＣ接点リレー
部には、その各個別接点に対応して負荷に接続される各
出力端子が、その共通接点に対応して負荷電源に接続さ
れる共通端子がそれぞれ設けられ、また、前記各出力端
子と共通端子間にはそれぞれスイッチング素子が接続さ
れ、かつ、各スイッチング素子のオン・オフ用のゲート
端子が前記各個別接点にそれぞれ接続されている。

上記構成によれば、トランスファー形のＣ接点リレー部
の切り換えによりスイッチング素子を直接オン・オフさ
せて負荷の一方をオン、他方をオフに相反動作させるこ
とができるので、従来のように、２つのソリッドステー
トリレーを個別に設ける必要がない。しかも、トランス
ファ形のＣ接点リレー部においては、一方の個別接点か
ら他方の個別接点に接続される際に、必然的に一定の時
間差を伴って切り換わるので、従来のようなタイムラグ
回路も不要となる。したがって、全体の回路構成が簡素
化される。

〈実施例〉第１図はモータに接続したソリッドステートリレーの回
路構成図である。

この実施例のソリッドステートリレー１は、入力端回路
２と出力側回路４とがトランスファー形のＣ接点リレー
部６を介して連結されている。

上記のＣ接点リレー部６は、本例ではり一ドリレーで構
成される。また、入力側回路２は、切換信号発生用のス
イッチ８、直流電源１０およびＣ接点リレー部のコイル
７が直列に接続されてなる。

一方、出力側回路４は、Ｃ接点リレー部６の各個別接点
ａ、ｂ（本例では符号ａが常開接点、ｂが常閉接点とす
る）に対して、負荷（本例では単相コンデンサモータ）
１２に接続される出力端子Ｐａ、Ｐｂが設けられ、また
、Ｃ接点リレー部６の共通接点Ｃに対して負荷電源１４
に接続される共通端子Ｐｃが設けられている。そして、
各出力端子Ｐａ、Ｐｂと共通端子Ｐｃ間にはそれぞれス
イッチング素子としてのトライアック１６ａ、１６ｂが
接続され、かつ、各トライアック１６ａ、１６ｂのオン
・オフ用のゲート端子が各個別接点ａ。

ｂに接続されている。なお、Ｒ１、Ｒ２、Ｒ３は電流制
限用の抵抗、ＣＩとＲ４、Ｃ２とＲ５は誘導負荷対策用
のスナバ回路を構成するコンデンサと抵抗である。

次に、上記構成のソリッドステートリレー１の動作を、
モータの正転、逆転切り換え動作のために使用した場合
について、第２図に示すタイミングチャートを参照して
説明する。なお、本例では、Ｃ接点リレー部６の常開接
点ａが逆転用として、常閉接点すが正転用としてそれぞ
れ使用されるものとする。

入力側回路２１において、直流電源ＩＯのスイッチ８が
オフの状態では、入力側回路２のＣ接点リレー部６のコ
イル７に電流が流れないので、図示のごとく、共通接点
Ｃは常閉接点すに接続される。

したがって、負特電源１４からの電流は、共通端子Ｐｃ
１抵抗Ｒ３、Ｃ接点リレー部６の常閉接点すを順次介し
てトライアック１６ｂのゲート端子に加わるため、トラ
イアック１６ｂがオンの状態となる。このため、モータ
１２が正転される。

この状態からモータ１２を逆転させる場合には、直流電
源１０のスイッチＳＷをオンにする（時刻１　＋）。す
ると、直流電源１０の電流がＣ接点リレー部６のコイル
７に流れるため、該リレー部６の共通接点Ｃが常閉接点
すから常開接点ａに一定時間ΔＴａ後に切り換わる（時
刻１１）。その間、常閉接点す側のトライアック１６ｂ
は、負荷電源１４の電圧Ｖが０になった時点でオフとな
り、出力端子ｐｂと共通端子Ｐｃ間の電圧Ｅｂが０とな
る。また、共通接点Ｃが常開接点ａに接続されると（時
刻ｔ、）、負荷電源１４からの電流は、共通端子Ｐｃ、
抵抗Ｒ３、Ｃ接点リレー部６の常開接点ａを順次介して
トライアック１６ａのゲート端子に加わるため、トライ
アック１６ａがオンの状態となる。このため、モータ１
２が逆転される。

次に、この状態からモータ１２を正転させる場合には、
直流電源１０のスイッチ８をオフにする（時刻ｔ　ｓ）
。すると、Ｃ接点リレー部６のコイル７の通電が停止さ
れるので、該リレー部６の共通接点Ｃが常開接点ａから
常閉接点すに一定時間ΔＴｂ後に切り換わる（時刻ｔ　
４）。その間、常開接点ａ側のトライアック１６ａは、
負荷電源１４の電圧ＶがＯになった時点でオフとなり、
出力端子Ｐａと共通端子Ｐｃ間の電圧Ｅａが０となる。

また、共通接点Ｃが常閉接点すに接続されると（時刻ｔ
４）、上述したように、負荷電源１４からの電流がトラ
イアック１６ｂのゲート端子に加わるため、トライアッ
ク１６ｂがオンの状態となる。

このため、モータ１２が正転される。

このように、モータ１２の正転、逆転動作の切り換えの
際には、常に一定の時間差ΔＴａ、ΔＴｂをもって切り
換えられることになる。

なお、この実施例では、モータを正転、逆転動作させる
場合に使用しているが、２つの負荷の−方をオン、他方
をオフに、相反する状態に制御する必要があるものに対
して広く本発明を適用できるのは勿論である。

【図面の簡単な説明】

第１図および第２図は本発明の実施例を示し、第１図会
はソリッドステートリレーの回路構成図、第２図は第１
図のソリッドステートリレーのタイミングチャートであ
る。また、第３図は従来のソリッドステートリレーの回
路構成図である。１・・・ソリッドステートリレー、６・・・Ｃ接点リレ
ー部、Ｐａ、Ｐｂ・・・出力端子、Ｐｃ・・・共通端子
、１６ａ　、１６ｂ・・・スイッチング素子（トライア
ック）、ａ・・・個別接点（常閉接点）、ｂ・・・個別
接点（常閉接点）、Ｃ・・・共通接点。

Claims

【特許請求の範囲】

（１）トランスファー形のｃ接点リレー部を有し、この
ｃ接点リレー部には、その各個別接点に対応して負荷に
接続される出力端子が、その共通接点に対応して負荷電
源に接続される共通端子がそれぞれ設けられ、また、前
記各出力端子と共通端子間にはそれぞれスイッチング素
子が接続され、かつ、各スイッチング素子のオン・オフ
用のゲート端子が前記各個別接点にそれぞれ接続されて
いることを特徴とするソリッドステートリレー。