JPH0131986Y2 - - Google Patents

Info

Publication number
JPH0131986Y2
JPH0131986Y2 JP1984043927U JP4392784U JPH0131986Y2 JP H0131986 Y2 JPH0131986 Y2 JP H0131986Y2 JP 1984043927 U JP1984043927 U JP 1984043927U JP 4392784 U JP4392784 U JP 4392784U JP H0131986 Y2 JPH0131986 Y2 JP H0131986Y2
Authority
JP
Japan
Prior art keywords
correction
touch switch
signal
touch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984043927U
Other languages
Japanese (ja)
Other versions
JPS60154892U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984043927U priority Critical patent/JPS60154892U/en
Publication of JPS60154892U publication Critical patent/JPS60154892U/en
Application granted granted Critical
Publication of JPH0131986Y2 publication Critical patent/JPH0131986Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Electronic Switches (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、修正用タツチスイツチを有する時計
の改良に関し、特に誤つて2つの修正用タツチス
イツチに触れてしまつた時の誤動作を防止しよう
としたものである。
[Detailed description of the invention] (Field of industrial application) The present invention relates to the improvement of a watch that has a correction touch switch, and is particularly aimed at preventing malfunctions caused when two correction touch switches are touched by mistake. It is.

(従来技術) 従来から、実開昭58−52824号、実開昭57−
162590号のように、時計の修正スイツチに表示カ
バーガラス上に透明電極を配設しただけで成るタ
ツチスイツチを用いることが提案されている。こ
れは通常の機械的スイツチに比べて部品が格段に
少ない利点があるためであり、低コスト化、薄形
化をめざす時計の必要条件を満たしているからで
ある。
(Prior art) Conventionally, Utility Model Application No. 58-52824, Utility Model Application No. 57-
As in No. 162590, it has been proposed to use a touch switch consisting of only a transparent electrode disposed on a display cover glass as a correction switch for a watch. This is because it has the advantage of having far fewer parts than ordinary mechanical switches, and satisfies the requirements for watches that aim to be low cost and thin.

しかし、このような修正用タツチスイツチは、
透明電極でできているため、視覚的にとらえにく
く、かつ厚みもなく感触もないため、使用者は誤
つて修正すべき桁用の修正スイツチの他に隣接す
る他桁の修正用タツチスイツチまで触れてしま
い、誤修正を起こすことがしばしばあつた。
However, such a touch switch for correction,
Because it is made of transparent electrodes, it is difficult to see visually, and it is neither thick nor tactile, so users may accidentally touch not only the correction switch for the digit to be corrected, but also the correction touch switches for other adjacent digits. This often resulted in incorrect corrections.

(考案の目的) 本考案は上記従来の課題に鑑み為されたもので
あり、その目的は、修正用タツチスイツチを有す
る時計の誤修正を防止することにある。
(Purpose of the invention) The present invention has been devised in view of the above-mentioned conventional problems, and its purpose is to prevent erroneous adjustment of a timepiece having a correction touch switch.

(考案の構成) 本考案は上記目的を達成するために、時計の修
正は通常下位桁から隣接する修正用タツチスイツ
チを順々に操作してくることに着目し、2つ以上
の修正用タツチスイツチが操作された時に、その
中にその直前に操作された修正用タツチスイツチ
がある場合は、そのスイツチはすでに修正が終了
して操作が必要ないものとしてそのスイツチの操
作のみを無効とすることを特徴とする。
(Structure of the invention) In order to achieve the above object, the present invention focuses on the fact that normally when adjusting a watch, adjacent adjustment touch switches are sequentially operated starting from the lower digit. When the touch switch is operated, if there is a touch switch for correction that was operated immediately before, it is assumed that the correction has already been completed and the operation is no longer necessary, and only the operation of that switch is invalidated. do.

(実施例) 以下図面に基づき本考案の実施例を説明する。
第1図は、本考案の一実施例に係るタツチスイツ
チ付時計の表示構成図である。
(Example) An example of the present invention will be described below based on the drawings.
FIG. 1 is a display configuration diagram of a watch with a touch switch according to an embodiment of the present invention.

図において、表示部2の中央には左からAM・
PM表示部4、時桁表示部6、10分桁表示部8、
分桁表示部10および秒桁表示部12が配置され
ており、各時桁表示部6、10分桁表示部8、分桁
表示部10および秒桁表示部12の下部にあたる
表示カバーガラス上には、それぞれ各表示部に対
応して時桁修正用タツチスイツチ14、10分桁修
正用タツチスイツチ16、分桁修正用タツチスイ
ツチ18および秒桁修正用タツチスイツチ20用
の透明電極が配設されている。そして各修正用タ
ツチスイツチ14〜20の透明電極が配設されて
いる領域内の表示部2上には、各修正用タツチス
イツチの位置を示す位置表示素子22〜28が設
けられている。
In the figure, from the left, AM and
PM display section 4, hour digit display section 6, 10 minute digit display section 8,
A minute digit display section 10 and a second digit display section 12 are arranged on the display cover glass at the bottom of each hour digit display section 6, ten minute digit display section 8, minute digit display section 10, and second digit display section 12. Transparent electrodes are provided for a touch switch 14 for correcting the hour digit, a touch switch 16 for correcting the ten minute digit, a touch switch 18 for correcting the minute digit, and a touch switch 20 for correcting the second digit, respectively, corresponding to each display section. Position display elements 22 to 28 indicating the position of each correction touch switch are provided on the display section 2 in the area where the transparent electrodes of each correction touch switch 14 to 20 are provided.

また、表示部2の左端のカバーガラス上には前
記修正用タツチスイツチの操作の有効・無効を制
御する誤動作防止用タツチスイツチ30の透明電
極が配設されており、またそれと同一の領域に前
記タツチスイツチ30の位置を示す位置表示素子
32が印刷されている。
Further, on the cover glass at the left end of the display section 2, a transparent electrode of a touch switch 30 for preventing malfunction that controls the enable/disable of the operation of the correction touch switch is disposed, and in the same area as the transparent electrode of the touch switch 30, the touch switch 30 is disposed. A position display element 32 indicating the position of is printed.

第2図は、本考案の実施例に係るタツチスイツ
チ付時計の回路図である。
FIG. 2 is a circuit diagram of a watch with a touch switch according to an embodiment of the present invention.

発振器34は時刻計時用の基準信号を発正し、
分周器36は、基準信号を分周して1Hz信号φ1
および修正信号φ2を出力する回路である。
The oscillator 34 emits a reference signal for timekeeping,
The frequency divider 36 divides the reference signal into a 1Hz signal φ 1
and a circuit that outputs a correction signal φ2 .

秒カウンタ38、分桁カウンタ40、10分桁カ
ウンタ42、時桁カウンタ44およびAM・PM
カウンタ46は、前記1Hz信号φ1によりそれぞ
れ時刻の秒、1分桁、10分桁、時桁およびAM・
PMをカウントする。そして、秒カウンタ38と
分桁カウンタ40、分桁カウンタ40と10分桁カ
ウンタ42、10分桁カウンタ42と時桁カウンタ
44の間には、それぞれ同構成の修正回路48,
50,52が挿入されている。各修正回路はそれ
ぞれアンドゲート54,56およびオアゲート5
8の切替ゲートから成り、アンドゲート54には
下位桁カウンタからのキヤリー信号が入力し、ア
ンドゲート56には修正信号φ2が入力している。
そしてこのアンドゲート54,56の切替制御入
力には修正制御信号Bが入力している。
Second counter 38, minute digit counter 40, 10 minute digit counter 42, hour digit counter 44, and AM/PM
The counter 46 receives the 1 Hz signal φ 1 to operate the second, one minute, ten minute, hour, and AM digits of the time, respectively.
Count PMs. Between the second counter 38 and the minute digit counter 40, between the minute digit counter 40 and the 10 minute digit counter 42, and between the 10 minute digit counter 42 and the hour digit counter 44, a correction circuit 48 having the same configuration,
50 and 52 are inserted. Each modification circuit includes an AND gate 54, 56 and an OR gate 5, respectively.
The carry signal from the lower digit counter is input to the AND gate 54, and the correction signal φ 2 is input to the AND gate 56.
A modified control signal B is input to the switching control inputs of the AND gates 54 and 56.

一方秒カウンタ38、分桁カウンタ40、10分
桁カウンタ42、時桁カウンタ44およびAM・
PMカウンタ46の各カウント出力はデコーダ・
ドライバ60を介して表示部2の各時刻表示部に
供給される。また位置表示素子22〜28にはド
ライバ62を介した修正制御信号Bが入力してい
る。
On the other hand, the second counter 38, the minute digit counter 40, the ten minute digit counter 42, the hour digit counter 44, and the AM/
Each count output of the PM counter 46 is output to a decoder.
The signal is supplied to each time display section of the display section 2 via the driver 60. Further, a correction control signal B via a driver 62 is input to the position display elements 22 to 28.

そして表示部2をおおう表示カバーガラス64
上に配設された各修正用タツチスイツチ22〜2
8からの信号は、容量検出回路66に入力する。
この容量検出回路66は、透明電極をタツチ操作
することによる容量の変化を検出して「H」の信
号を出力する回路であり、該回路66を介した誤
動作防止用タツチスイツチ30の操作信号A1
トリガ回路68を介してFF70のクロツク入力
φに入力する。このFF70のQ出力は修正制御
信号Bであり、従つて使用者が該スイツチ30を
タツチ操作する毎にFF70のQ出力、すなわち
修正制御信号Bは「H」又は「L」に反転する。
A display cover glass 64 that covers the display section 2
Each correction touch switch 22 to 2 arranged above
The signal from 8 is input to the capacitance detection circuit 66.
This capacitance detection circuit 66 is a circuit that detects a change in capacitance due to a touch operation on a transparent electrode and outputs an "H" signal . is input to the clock input φ of the FF 70 via the trigger circuit 68. The Q output of the FF 70 is the modified control signal B, and therefore, each time the user touches the switch 30, the Q output of the FF 70, that is, the modified control signal B, is inverted to "H" or "L".

一方容量検出回路66を介した各修正用タツチ
スイツチ14〜20の操作信号A2〜A5はアンド
ゲート群72に入力する。このゲート群72の制
御入力には修正制御信号Bが入力しており、該信
号Bが「H」の時のみ操作信号A2〜A5は有効と
なる。
On the other hand, the operation signals A 2 to A 5 of the correction touch switches 14 to 20 via the capacitance detection circuit 66 are input to an AND gate group 72 . A modified control signal B is input to the control input of this gate group 72, and the operation signals A2 to A5 are valid only when the signal B is "H".

アンドゲート群72を介した操作信号A2〜A5
はゲート回路74内のアンドゲート76〜82に
入力する。ゲート回路74は後述する二重操作検
出回路および記憶回路からの信号により、以前操
作されたタツチスイツチは同時操作された時は無
効とする回路である。アンドゲート76〜80に
はそれぞれナンドゲート84,86,88の出力
F1〜F3が入力しており、アンドゲート82には
インバータ90の出力F4が入力している。そし
てアンドゲート76〜82からの修正桁選択信号
D1〜D4のうち、信号D1のみはトリガ回路92を
介して秒カウンタ38のリセツト入力Rに供給さ
れ、信号D2〜D4は修正回路48,50,52の
それぞれに入力する。
Operation signals A 2 to A 5 via AND gate group 72
is input to AND gates 76 to 82 in gate circuit 74. The gate circuit 74 is a circuit that uses signals from a double operation detection circuit and a memory circuit, which will be described later, to invalidate previously operated touch switches when they are operated simultaneously. AND gates 76 to 80 are the outputs of NAND gates 84, 86, and 88, respectively.
F 1 to F 3 are input, and the output F 4 of the inverter 90 is input to the AND gate 82 . And correction digit selection signals from AND gates 76 to 82
Of D 1 to D 4 , only signal D 1 is supplied to reset input R of second counter 38 via trigger circuit 92, and signals D 2 to D 4 are input to correction circuits 48, 50, and 52, respectively.

二重操作検出回路94は2つの修正用タツチス
イツチが同時にタツチ操作されたことを検出する
回路であり、操作信号A4とA5の入力したアンド
ゲート96、操作信号A4とA3の入力したアンド
ゲート98および操作信号A3とA2の入力したア
ンドゲート100と、から成る。アンドゲート9
6,98,100からの検出信号C1,C2,C3
それぞれナンドゲート84,86,88のそれぞ
れに入力する。
The double operation detection circuit 94 is a circuit that detects that two correction touch switches are touched at the same time . It consists of an AND gate 98 and an AND gate 100 into which operation signals A3 and A2 are input. and gate 9
The detection signals C 1 , C 2 , C 3 from 6, 98, 100 are input to NAND gates 84, 86, 88, respectively.

記憶回路102は、誤動作防止用タツチスイツ
チ30が操作されて修正可能となり、その後再び
スイツチ30が操作されて修正不可となるまでの
間、常に直前にタツチ操作された修正用タツチス
イツチがどれかを記憶する回路であり、第3図に
その詳細な回路を示す。該回路102は修正終了
検出回路103と修正記憶回路105とから成
り、このうち修正記憶回路105はFF104〜
110、オアゲート112〜116から成り、修
正終了検出回路103はインバータ118〜12
4、トリガ回路126〜132から成る。この
FF104,106,108,110の各クロツ
ク入力φにはそれぞれインバータ118〜12
4、トリガ回路126〜132を介した修正桁選
択信号D1,D2,D3.D4が入力している。そして
FF104のリセツト入力RにはFF70の出力
および修正桁選択信号D2の入力したオアゲート
112が入力し、FF106のリセツト入力Rに
はFF70の出力および修正桁選択信号D3の入
力したオアゲート114が入力している。さらに
FF108のリセツト入力RにはFF70の出力
および修正桁選択信号D3の入力したオアゲート
116が入力し、FF110のリセツト入力Rに
はFF70の出力が入力している。そして、各
FF104〜108の各Q出力である記憶信号G1
〜G3は、ナンドゲート84,86,88に入力
し、FF110のQ出力である記憶信号G4はイン
バータ90に入力する。
The memory circuit 102 always stores which correction touch switch was touched immediately before the malfunction prevention touch switch 30 is operated to enable correction, and then until the switch 30 is operated again and correction becomes impossible. The detailed circuit is shown in FIG. The circuit 102 consists of a correction end detection circuit 103 and a correction storage circuit 105, of which the correction storage circuit 105 is
110, OR gates 112 to 116, and the correction completion detection circuit 103 includes inverters 118 to 12.
4. Consists of trigger circuits 126 to 132. this
Inverters 118 to 12 are connected to each clock input φ of FF104, 106, 108, and 110, respectively.
4. Correction digit selection signals D 1 , D 2 , D 3 .D 4 are input via trigger circuits 126 to 132. and
The OR gate 112 to which the output of FF70 and the correction digit selection signal D 2 are input is input to the reset input R of FF 104, and the OR gate 114 to which the output of FF 70 and the correction digit selection signal D 3 are input is input to the reset input R of FF 106. are doing. moreover
The reset input R of the FF 108 receives the output of the FF 70 and the OR gate 116 which receives the correction digit selection signal D3 , and the reset input R of the FF 110 receives the output of the FF 70. And each
Storage signal G1 which is each Q output of FF104-108
~ G3 is input to NAND gates 84, 86, and 88, and storage signal G4 , which is the Q output of FF 110, is input to inverter 90.

以下この回路の動作について、第4図のタイム
チヤートおよび第5図〜第9図の動作説明図を用
いて説明する。
The operation of this circuit will be explained below with reference to the time chart of FIG. 4 and the operation diagrams of FIGS. 5 to 9.

時刻修正が行なわれていない時は、第5図に示
すように、修正用タツチスイツチ14〜20内に
ある位置表示素子22〜28は消灯し、この時の
修正制御信号Bは「L」であるためアンドゲート
群72は開状態にあり、使用者が修正用タツチス
イツチ14〜20に触れても修正は為されない。
When the time is not being adjusted, as shown in FIG. 5, the position display elements 22 to 28 in the adjustment touch switches 14 to 20 are turned off, and the correction control signal B at this time is "L". Therefore, the AND gate group 72 is in an open state, and no correction is made even if the user touches the correction touch switches 14-20.

ところが、時刻t1において第6図に示すように
使用者が誤動作防止用タツチスイツチ30をタツ
チ操作すると、操作信号A1は「H」となり、こ
れによつてFF70のQ出力である修正制御信号
Bも「H」となる。この結果位置表示素子22〜
28は点灯し、修正回路48,50,52内の下
位桁からの桁上げ信号の入力するアンドゲート5
4を閉状態とする。そしてさらにアンドゲート群
72を開状態として、修正用タツチスイツチ14
〜20を有効とする。また出力が「L」となる
ことにより記憶回路102内のFF104〜11
0のリセツトを解除する。
However, when the user touches the malfunction prevention touch switch 30 at time t 1 as shown in FIG. Also becomes "H". As a result, the position display element 22~
28 is lit, and the AND gate 5 receives the carry signal from the lower digits in the correction circuits 48, 50, 52.
4 is in the closed state. Then, the AND gate group 72 is opened and the correction touch switch 14 is turned on.
~20 is valid. In addition, since the output becomes "L", FFs 104 to 11 in the memory circuit 102
Cancels the 0 reset.

このあとの時刻t2において、第7図に示すとお
り、使用者がまず秒修正用タツチスイツチ20を
タツチ操作すると、操作信号A5は「H」となる。
該信号A5は、ゲート回路74内のアンドゲート
76は入力するが、この時は記憶信号G1〜G4
よび検出信号C1〜C3共に全て「L」であるため、
ナンドゲート84〜88、インバータ90の出力
は「H」となり、アンドゲート群76〜82はす
べて開状態にある。このため、修正桁選択信号
D1は「H」となり、これに判つてトリガ回路9
2からは正のシングルパルスが発生して、秒カウ
ンタ38を一時リセツトする。この結果秒表示部
12の表示は「00」となる。また修正桁選択信号
D1が「H」となると同時に、FF104のQ出力
である記憶信号G1は「H」となる。
At the subsequent time t2 , as shown in FIG. 7, when the user first touches the seconds adjustment touch switch 20, the operation signal A5 becomes "H".
The signal A 5 is input to the AND gate 76 in the gate circuit 74, but at this time, the storage signals G 1 to G 4 and the detection signals C 1 to C 3 are all “L”.
The outputs of the NAND gates 84 to 88 and the inverter 90 are "H", and the AND gate groups 76 to 82 are all in the open state. For this reason, the correction digit selection signal
D1 becomes "H", and the trigger circuit 9 recognizes this.
2, a positive single pulse is generated to temporarily reset the second counter 38. As a result, the display on the seconds display section 12 becomes "00". Also, correction digit selection signal
At the same time that D1 becomes "H", the storage signal G1 , which is the Q output of the FF 104, becomes "H".

この秒リセツト後の時刻t3において、今度は第
8図に示すように分桁修正用タツチスイツチ18
をタツチ操作すると操作信号A4が「H」となり、
アンドゲート78に入力する。これによつて修正
桁選択信号D2は「H」となり、修正回路48内
のアンドゲート56を開いて修正信号φ2を分桁
カウンタ40に供給し、分桁を早送り修正する。
この修正終了と同時に修正桁選択信号D2はFF1
06のQ出力である記憶信号G2を「H」とし、
FF104のQ出力を「L」にする。
At time t3 after this second reset, the minute digit correction touch switch 18 is turned on as shown in FIG.
When you touch , the operation signal A4 becomes "H",
Input to AND gate 78. As a result, the correction digit selection signal D 2 becomes "H", and the AND gate 56 in the correction circuit 48 is opened to supply the correction signal φ 2 to the minute digit counter 40 to quickly correct the minute digit.
At the same time as this correction is completed, the correction digit selection signal D2 becomes FF1.
Set the storage signal G2 , which is the Q output of 06, to "H",
Set the Q output of FF104 to "L".

このあと、10分桁修正用タツチスイツチ16、
時桁修正用タツチスイツチ14をタツチ操作すれ
ば、10分桁、時桁の修正が為され、10分桁の修正
が為されるとFF106に代わつてFF108のQ
出力が「H」となり、時桁の修正が為されると
FF108に代つてFF110のQ出力が「H」と
なる。
After this, touch switch 16 for 10 minute digit correction,
If you touch the hour digit correction touch switch 14, the 10 minute digit and hour digit will be corrected, and when the 10 minute digit is corrected, the Q of FF108 will be displayed instead of FF106.
When the output becomes “H” and the hour digit is corrected,
The Q output of FF 110 becomes "H" instead of FF 108.

このように記憶回路102は、常にその直前に
操作された修正用タツチスイツチがどれかを記憶
し、そのスイツチに対応した記憶信号が「H」と
なるように作用する。
In this way, the memory circuit 102 always remembers which correction touch switch was operated immediately before, and operates so that the memory signal corresponding to that switch becomes "H".

ところが、秒、分桁の修正が終了後の時刻t4
おいて、第9図に示すように、使用者が10分桁修
正用タツチスイツチ16をタツチ操作しようとし
て、誤つて前に操作した分桁修正用タツチスイツ
チ18まで触れると、操作信号A4とA3が同時に
「H」となり、アンドゲート78,80に入力す
る。ところがこの時は二重操作検出回路94のア
ンドゲート96の検出信号C1は「H」となり、
前述の記憶回路102の「H」の記憶信号G2
相まつてナンドゲート86の出力F2を「L」と
する。この結果修正桁選択信号D3のみが「H」
となり、10分桁の修正が為される。また10分桁修
正が終了して修正桁選択信号D2が「L」に立ち
下るとFF106のQ出力に代つてFF108のQ
出力である記憶信号G3が「H」となる。
However, at time t4 after the second and minute digits have been corrected, as shown in FIG. When touch switch 18 is touched, operation signals A 4 and A 3 become "H" at the same time and are input to AND gates 78 and 80. However, at this time, the detection signal C1 of the AND gate 96 of the double operation detection circuit 94 becomes "H",
Together with the storage signal G 2 of "H" from the storage circuit 102 described above, the output F 2 of the NAND gate 86 is set to "L". As a result, only the correction digit selection signal D3 is “H”
Therefore, the 10-minute digit is corrected. Also, when the 10-minute digit correction is completed and the correction digit selection signal D2 falls to "L", the Q output of FF108 is output in place of the Q output of FF106.
The output storage signal G3 becomes "H".

このあとに時桁修正用タツチスイツチ14をタ
ツチ操作すれば、時桁が修正され、ここでももし
10分桁修正用タツチスイツチ16まで触れてしま
つても10分桁には影響ない。この時も修正終了後
記憶信号G3に代つて信号G4が「H」となる。ま
た秒リセツト後、分桁修正を行おうとして誤つて
秒修正用タツチスイツチまで触れてしまつた場合
も分桁のみの修正が為される。この時も修正終了
後記憶信号G1に代つて信号G2が「H」となる。
If you then touch the hour digit correction touch switch 14, the hour digit will be corrected.
Even if you touch the 10 minute digit correction touch switch 16, it will not affect the 10 minute digit. At this time as well, after the correction is completed, the signal G4 becomes "H" in place of the storage signal G3 . Also, if you accidentally touch the second touch switch when attempting to correct the minute digits after resetting the seconds, only the minute digits will be corrected. At this time as well, after the correction is completed, the signal G2 becomes "H" in place of the storage signal G1 .

このように本実施例によれば、同時に2つの修
正用タツチスイツチをタツチ操作した場合、タツ
チ操作されているタツチスイツチの中にこの直前
に修正操作がされた修正用タツチスイツチがあつ
た場合は、その修正用タツチスイツチを無効とす
ることにより、せつかく修正した時刻を誤まつて
狂わせることがなくなる。
As described above, according to this embodiment, when two correction touch switches are touched at the same time, if there is a correction touch switch on which a correction operation was performed immediately before among the touch switches being touched, the correction is performed. By disabling the touch switch, it is possible to prevent the time that has been painstakingly corrected from being accidentally messed up.

本実施例においては、2つの隣接する修正用タ
ツチスイツチが同時に操作された時のみ検出する
ように構成されているが、3つ以上の修正用タツ
チスイツチが同時に操作されている時に検出する
ように構成することも実施可能である。
In this embodiment, it is configured to detect only when two adjacent correction touch switches are operated at the same time, but it is configured to detect when three or more correction touch switches are operated at the same time. This is also possible.

(効果) 以上述べたように本考案によれば、2つ以上の
修正用タツチスイツチを同時操作した場合、その
中に直前に修正操作が為された修正用タツチスイ
ツチがあつた場合は、その修正用タツチスイツチ
操作を無効とすることにより、前に修正して正し
い時刻になつていたものを、使用者が次桁を、修
正した際誤つてそのタツチスイツチに触れても誤
修正が行なわれず、またそれ以外の桁はいつたん
非修正モードにしてから修正モードにするという
操作をしなくとも改めて修正ができる、という利
点がある。
(Effect) As described above, according to the present invention, when two or more correction touch switches are operated simultaneously, if there is a correction touch switch on which a correction operation was performed immediately before, the correction touch switch By disabling the tactile switch operation, even if the user accidentally touches the tactile switch when correcting the next digit when the time has been corrected by previous adjustment, the erroneous adjustment will not be made. This digit has the advantage of being able to be corrected again without having to go into non-correction mode and then into correction mode.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本考案の実施例に係るタツチスイツ
チ付時計の表示構成図。第2図は、本考案の実施
例に係るタツチスイツチ付時計の回路図。第3図
は、第2図の記憶回路の詳細な回路図。第4図
は、第2図の回路の動作を示すタイムチヤート
図。第5図〜第9図は、本考案の実施例に係るタ
ツチスイツチ付時計の動作を示す動作説明図。 2……表示部、14,16,18,20……修
正用タツチスイツチ、48,50,52……修正
回路、74……ゲート回路、94……二重操作検
出回路、102……記憶回路。
FIG. 1 is a display configuration diagram of a watch with a touch switch according to an embodiment of the present invention. FIG. 2 is a circuit diagram of a watch with a touch switch according to an embodiment of the present invention. FIG. 3 is a detailed circuit diagram of the memory circuit of FIG. 2. FIG. 4 is a time chart showing the operation of the circuit of FIG. 2. 5 to 9 are operation explanatory diagrams showing the operation of the touch switch watch according to the embodiment of the present invention. 2... Display unit, 14, 16, 18, 20... Touch switch for correction, 48, 50, 52... Correction circuit, 74... Gate circuit, 94... Double operation detection circuit, 102... Memory circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 時刻表示部をおおう表示カバーガラス上に各時
刻表示桁に対応して配設された透明電極より成る
修正用タツチスイツチと、前記各修正用タツチス
イツチをタツチ操作することにより対応する時刻
表示桁を計時する時刻カウンタに修正信号を供給
することにより修正を行う修正回路と、を有する
タツチスイツチ付時計において、前記修正用タツ
チスイツチからのタツチ操作信号消失を検出する
修正終了検出回路と、この修正終了検出回路から
の検出信号を保持するとともに他の修正用タツチ
スイツチのタツチ操作信号の消失によつて保持さ
れていた検出信号を消去する修正記憶回路と、前
記修正用タツチスイツチが同時に2つ以上タツチ
操作されたことを検出する二重操作検出回路と、
前記二重操作検出回路からの検出信号により二重
操作されている修正用タツチスイツチのタツチ操
作信号の1つが前記記憶回路に保持されている検
出信号と対応するときにそのタツチ操作信号を無
効とするゲート回路と、を有することを特徴とす
る修正用タツチスイツチの誤動作防止装置。
A correction touch switch consisting of a transparent electrode is arranged on a display cover glass covering the time display section in correspondence with each time display digit, and by touching each correction touch switch, time is measured at the corresponding time display digit. A correction circuit that performs correction by supplying a correction signal to a time counter, and a correction end detection circuit that detects disappearance of a touch operation signal from the correction touch switch; a correction memory circuit that retains the detection signal and erases the detection signal held when the touch operation signal of another correction touch switch disappears; and detects that two or more of the correction touch switches are touched at the same time. a double operation detection circuit,
When one of the touch operation signals of the correction touch switch which is double operated by the detection signal from the double operation detection circuit corresponds to the detection signal held in the memory circuit, that touch operation signal is invalidated. A malfunction prevention device for a touch switch for correction, comprising a gate circuit.
JP1984043927U 1984-03-26 1984-03-26 Malfunction prevention device for touch switch for correction Granted JPS60154892U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984043927U JPS60154892U (en) 1984-03-26 1984-03-26 Malfunction prevention device for touch switch for correction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984043927U JPS60154892U (en) 1984-03-26 1984-03-26 Malfunction prevention device for touch switch for correction

Publications (2)

Publication Number Publication Date
JPS60154892U JPS60154892U (en) 1985-10-15
JPH0131986Y2 true JPH0131986Y2 (en) 1989-10-02

Family

ID=30556046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984043927U Granted JPS60154892U (en) 1984-03-26 1984-03-26 Malfunction prevention device for touch switch for correction

Country Status (1)

Country Link
JP (1) JPS60154892U (en)

Also Published As

Publication number Publication date
JPS60154892U (en) 1985-10-15

Similar Documents

Publication Publication Date Title
JPS633410B2 (en)
US4255802A (en) Electronic timepiece
JPH0131986Y2 (en)
JPH0131985Y2 (en)
JPS5814433A (en) Device for preventing erroenous operation of touch switch
JPH025056B2 (en)
JPH0459727B2 (en)
JPH0145035B2 (en)
JPS61111485A (en) electronic clock
US4344161A (en) Electronic timepiece
JPH0241932B2 (en)
JPH0145036B2 (en)
JPH0141952B2 (en)
JP2000329875A (en) Input means of digital watch
JPS6145504Y2 (en)
JP2010020566A (en) Electronic apparatus, electronic apparatus control program and electronic apparatus control method
JPH07120233B2 (en) Small electronic device with optical input device
JPS629878B2 (en)
JPS625718Y2 (en)
JPS6036034B2 (en) Electronic clock that does not require reuse
JPS6342387Y2 (en)
JPH023954B2 (en)
JPS60203889A (en) electronic clock
JPS625678Y2 (en)
JPS60203888A (en) Digital electronic timepiece