JPH01321674A

JPH01321674A - 半導体素子の製造方法

Info

Publication number: JPH01321674A
Application number: JP15471088A
Authority: JP
Inventors: Hiroshi Naka; 弘仲; Shuichi Usuda; 周一臼田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-06-24
Filing date: 1988-06-24
Publication date: 1989-12-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体レーザ素子、特に、埋め込みへテロ構造
（ｂｕｒｉｅｄ−ｈｅｔｅｒｏ　　５ｔ−ｒｕｃＬｕｒ
ｅ：ＢＨと略す、）の半導体レーザ（レーザダイオード
）を有する半導体素子の製造方法に関する。

〔従来の技術］光通信用光源あるいはディジタルオーディオディスク、
ビデオディスク等の情報処理装置用光源として、各種構
造の半導体レーザ素子が開発されている。たとえば、工
業調査会発行「電子材料」１９７９年１２月号、昭和５
４年１２月１日発行、Ｐ５８〜Ｐ６１に記載されている
ように、光通信用半導体レーザとしてＩ　ｎＣ５ａＡｓ
　Ｐ系のＢＨ型半導体レーザ素子が知られている。

このＢＨ型半導体レーザ素子は、同文献にも記載されて
いるように、ＩｎＰを基板として構成されている。Ｉ　
ｎＧａＡｓ　Ｐ系の半導体レーザ素子（レーザダイオー
ドチップとも称する。）は、第９図に示されるような構
造となっている。すなわち、レーザダイオードチップは
ｎ形のＩｎ（インジウム）−Ｐ（燐）の基板１の主面〔
上面＝（１００）結晶面〕にｎ−形１ｎＰからなるバッ
ファ層２、Ｉｎ−Ｇａ（ガリウム）−Ａｓ（砒素）−Ｐ
からなる活性層３．Ｐ形のＩｎＰからなるクランドＮ４
．ｐ形１ｎＧａＡｓＰからなるキャップ層５を順次形成
した多層成長層がストライプ状に形成されている。この
多層成長層は断面形状が逆三角形となり、いわゆる逆メ
サ構造となるとともに、この逆メサ構造の側面は（１１
１）結晶面となり、Ｉｎが現れる面となっている。また
、この逆メサ面部分の下端から下方の部分は緩やかに広
がる順メサ構造となっている。また、この多層成長層の
両側にはＰ形のＩｎＰからなるブロック１１６．ｎ形の
ＩｎＰからなる埋め込みＮ１．ＩｎＧａＡｓＰからなる
キャップ層８が積層状態で埋め込まれている。また、多
層成長層の電極コンタクト領域を除く基ｕｉ、１の主面
側は絶縁膜９で被われている。

そして、基板１の主面側にはアノード電極１０が、基板
１の裏面にはカソード電極１１がそれぞれ設けられてい
る。これら電極はそれぞれ全系電極となっている。なお
、前記キャップ層８およびクラッド層４の表層部分には
、前記絶縁膜９をマスクとして亜鉛（Ｚｎ）が拡散され
、同図の点々が施されている領域で示されるように２１
形の拡散領域１２が設けられている。なお、前記絶縁膜
９は、同文献で示されるようにＳｉｎ、膜等が使用され
ている。

〔発明が解決しようとする課題〕

上述のような半導体レーザ素子における特性不良分析に
おいて、その不良原因の一つとして電極のステップカバ
レッジ性の悪さがあることを突き止めた。すなわち、本
出願人にあっては、第１０図に示されるように、前記拡
散領域１２を形成する際のマスクとして、下層が厚さ１
０００人のＡ立２０．膜１３となり、上層が厚さ１００
０人のＳｉｎ、膜１４からなる絶縁膜９を使用している
。

これは、ＳｉＯ□膜単独であると、Ｓ　ｉ　Ｏｚ膜にピ
ンホールが発生した場合、このピンホール部分を通して
拡散が行われることを防止するためである。

しかし、この構造では、以下に記すように埋め込み成長
層の底の隅に当たる箇所がエツチングされ、このエツチ
ングによって形成されたオーバーハング部分で、その後
に設けられた電極のステップカバレッジ性が悪くなるこ
とが本発明者によってあきらかにされた。

すなわち、前記第１０図に示されるように、ブロック層
６．埋め込み層７．キャップ層８からなる埋め込み成長
層は、バッファ層２．活性層３クラッド層４．キャンプ
層５からなるストライプ部１５の両側に設けられるが、
その上部はストライプ部１５の表面よりも１μｍ程度盛
り上がった状態となり、前記ストライプ部１５の表面が
底面となるストライプ状の窪み１６が形成されることに
なる。この結果、前記前記ストライプ部１５および埋め
込み成長層上に設けられる／１．Ｏ，膜１３および５ｉ
Ｏｚ膜１４は、窪み１６の底隅部に対応する部分で薄く
なり、前記窪み１６よりも僅かに広くエンチング除去さ
れるＡｌｚＯｚ膜１３および５ｉＯｚ膜１４は、他の部
分よりも早くエツチングされることになる。この場合、
前記Ａ吏２０、膜１３は濃度の濃いＨ，ＰＯ，でエンチ
ングされるが、このエツチング液が前記埋め込み成長層
の側面、すなわち、窪み１６の側面である燐が現れる（
１１１）なる結晶面を、第１０図に示されるようにエツ
チングしてしまうことが判明した。これは、実験で確認
した事項であるが、９０％の濃いＨ，ＰＯ，でエツチン
グした場合、Ｉｎが現れる（１１１）なる結晶面を含む
他の結晶面は何等エツチングされることはないが、燐が
現れる（１１１）なる結晶面のみがエツチングされるこ
とが分かった。

この結果、窪み１６の底隅部分では、サイドエツチング
１７が進むため、その上部が突出したいわゆるオーバー
ハング１８が生じてしまい、アノード電極（電極）１０
を形成した際、電極の厚さが極端に薄くなる電極薄肉部
１９が発生したり、あるいは途切れてしまう等ステップ
カバレッジ性が低下する。なお、前記５ｉｆｔ膜１４を
エツチングする際使用される弗酸系のエッチャントでは
Ｉ　ｎＧａＡｓ　Ｐ層のいずれの結晶面もエツチングさ
れない。

また、前記ＳｉＯ□膜１４およびＡ　Ｗ　ｚ　Ｏ３膜１
３はそれぞれエッチャントを変えてエツチングするため
、Ａ吏２０．膜１３はＳｉＯ□膜１４をマスクとしてエ
ツチングされる。このため、サイドエツチング２０によ
って５ｉＣ）ｚ膜１４がＡ１２０、膜１３に対してオー
バーハング２１となり、この部分での電極のステップカ
バレンジ性も悪くなることも分かった。

このような電極薄肉部１９が発生すると、電極の断線不
良が発生したり、バーンインやスクリーニングでの不良
率が高くなったり、さらには、前記活性層３へのキャリ
アの注入を均一にできないことにより、キンクが発生し
たり遠視野像（ＦＦＰ）が良くない等の不良モードが発
生する。

本発明の目的は電極のステップカバレッジ性向上による
特性向上が達成できる半導体レーザ素子の製造方法を提
供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明のＢＨ型半導体レーザ素子の製造方法
にあっては、電流狭窄のために設けられる拡散領域を形
成するに先立って設けられる絶縁膜からなるマスクは、
下層がＰＳＧ膜、上層が５ｉＯ７膜で構成されている。

そして、前記マスク形成のための前記絶縁膜は弗化水素
（ＨＦ）、弗化アンモン（ＮＨ，Ｆ）、酢酸（ＣＨｆｆ
Ｃ○ＯＨ）の混合液で連続してエツチングされる。また
、前記エツチングによるマスク形成が終了した後は、亜
鉛が拡散されて拡散領域が形成され、かつその上に電極
が形成される。

〔作用〕

上記により、本発明のＢＨ型半導体レーデ素子の製造方
法にあっては、電流狭窄のために設けられる拡散領域を
形成するに先立って設けられる絶縁膜からなるマスクは
、下層がＰＳＧ膜、上層が５ｉＯｚ膜で構成されている
。そして、前記ＰＳＧ膜およびＳｉＯ２膜は、ＨＦ、Ｎ
Ｈ，Ｆ、ＣＨ、Ｃ０ＯＨの混合液で連続してエツチング
される。

この結果、ＰＳＧ膜が一対の埋め込み成長層間の窪みの
底で早くエンチングされても、このエツチング液で燐が
現れる（１１１）なる結晶面を始めとするＩｎＰの各結
晶面はエツチングされることはなく、サイドエツチング
によるオーバーハングが発生しない。この結果、前記エ
ツチングによるマスク形成後の電極形成において、この
電極のステップカバレンジ性は良好となり、均一な厚さ
の電極が形成されるどとになる。また、５ｉｆｔ膜およ
びＰＳＧ膜は同一のホトレジストをマスクとして連続し
てエツチングされることから、ＳｉＯオ膜に対してＰＳ
Ｇ膜がサイドエツチングされることもなく、この部分で
の電極のステップカバレッジ性も良好となる。

〔実施例〕

以下図面を参照して本発明の一実施例について説明する
。

第１図は本発明の一実施例によって製造された半導体レ
ーザ素子を示す断面図、第２図〜第８図は本発明による
半導体レーザ素子製造における各工程でのワークである
ウェハを示す図であって、第２図はウェハの断面図、第
３図はメサエッチングが施されたウェハの断面図、第４
図は埋め込み層が形成されたウェハの断面図、第５図は
拡散領域形成用の絶縁膜が形成されたウェハの断面図、
第６図は拡散用マスクが形成されたウェハの断面図、第
７図は拡散領域が形成されたウェハの断面図、第８図は
電極が形成されたウェハの断面図である。

この実施例ではＢＨ型半導体レーザ素子に本発明を適用
した例について説明する。この実施例で製造された半導
体レーザ素子は第１図に示されるような構造となってい
る。すなわち、この半導体レーザ素子は、厚さ１００μ
ｍ程度のｎ形のＩｎＰの基板１の主面（上面：　（１０
０）結晶面〕に、厚さ１〜２μｍのｎ−形１ｎＰからな
るバッファＮ２、厚さ０．１μｍ以下のＴｎＧａＡｓＰ
からなる活性層３、厚さ３μｍ〜４μｍ程度のｐ形のＩ
ｎＰからなるクラッドＮ４、厚さ０，２μｍのｐ形１ｎ
ＧａＡｓＰからなるキャップ層５を順次形成して得られ
た多層成長層をエツチングしてストライプ部１５を形成
した構造となっている。このストライプ部１５は、その
上部が断面形状が逆三角形となり、いわゆる逆メサ構造
となるとともに、この逆メサ構造の側面は（ＩＩＩ）結
晶面となり、Ｉｎが現れる面となっている。また、この
逆メサ面部分の下端から下方の部分は緩やかに広がる順
メサ構造となっている。また、このストライプ部１５の
両側には厚さ１μｍ〜２μｍ程度のｐ形のＩｎＰからな
るブロック層６．ｎ形のＩｎＰからなる埋め込みＮ１，
１ｎＧａＡｓＰからなるキャンプ層８が積層状態で埋め
込まれ、埋め込み成長層２２が形成されている。また、
前記ストライプ部１５の表層部とこのストライプ部１５
を外れる僅かな幅の埋め込み成長ＩＪ２２の表層部には
亜鉛の拡散によるｐ十形の拡散領域１２が設けられてい
る。この拡散領域１２は、図では点々で示される領域で
ある。また、前記基板１の主面側には、下層がＰＳＧ　
（リンシリケートガラス）膜２３からなり、上層がＳｉ
ｎｇ膜１４からなる絶縁膜９が設けられている。また、
基板ｌの主面倒にはアノード電極ＩＱが、基板ｌの裏面
にはカソード電極１１がそれぞれ設けられている。これ
ら電極はそれぞれ台系電極となっている。

このような半導体レーザ素子にあっては、前記一対の埋
め込み成長層２２によって挟まれるストライブ部１５上
の窪み１６の底隅部にサイドエツチングあるいはオーバ
ーハングは生じていない。

また、Ｓｉｎ、膜１４に対してＰＳＧｌｌＱ２３がサイ
ドエツチングされていないことから、ＳｉＯ□膜１４膜
上４オーバーハングも生じていない。この結果、オーバ
ーハングによるアノード電極の部分的薄肉化も発生して
おらず、厚くかつ均一な電極１０が形成されている。

したがって、本発明の半導体レーザ素子は電極の断線不
良、キャリアの活性層への不均一注入等も起きず、信頼
性の高い半導体レーザ素子となる。

つぎに、このような半導体レーザ素子の製造方法につい
て、第２図〜第８図を参照しながら説明する。

半導体レーデ素子の製造に際しては、最初に第２図に示
されるように、化合物半導体薄板（ウェハ）２５が用意
される。このウェハ２５は、ｎ形ＩｎＰの基板１と、こ
の基板１の（１００）結晶面上に液相エピタキシャル法
によって順次形成されたｎ−形！ｎＰのバッファ層２．
ＩｎＧａＡｓＰの活性層３．ｐ形１ｎＰのクラッドＮ４
．ｐ形ＩｎＧａＡｓＰのキャンプ層５とによる多層成長
層とからなり、バッファＮ２．活性層３．クラッド層４
とによってダブルへテロ接合構造を構成している（活性
層３の上下積層界面との間にヘテロ接合が形成される。

）。前記基板１は２００μｍ前後の厚さとなり、バッフ
ァ層２は厚さ１μｍ〜２μｍ程度、活性層３は０．１μ
ｍ以下、クラッド層４は厚さ３μｍ〜４μｍ程度、キャ
ップ層５は厚さ０．２μｍ程度となっている。

つぎに、第３図に示されるように、ウェハ２５の主面（
上面）にＣＶＤ　（化学気相堆積）法で絶縁膜（ＳｉＯ
□）が形成されるとともに、ホトリソグラフィによって
この絶縁膜は部分的に除去され、＜１１０＞軸の襞間方
向と平行に幅５〜６μｍの多数のストライプ状のマスク
２６が形成される。その後、このマスク２６を利用して
露出する多層成長層はプロメタノール等のエンチング液
で工・ンチングされる。エンチングはバ・ンファＮ２の
表層部に達するように行われる。この結果、バ、。

ファ層２．゛活性層３．クラッド層４．キャップ層５と
からなるストライプ部１５が形成される。このストライ
プ部１５の上部は、上方部分は異方性エツチングの結果
、その断面が逆三角形となる逆メサ部となり結晶の＜１
１０＞方向に沿ってストライプ状に残留し、かつ、活性
層３から下方は放物線を描くような順メサ部となってい
る。また、前記活性層３は前記逆メサ部に位置している
。この逆メサ部の側面はＩｎが現れる（１１１）面とな
っている。なお、各マスク間隔はおよそ４００μｍとな
っていることから、ストライブ部１５はおよそ４００μ
ｍ間隔に形成される。

つぎに、第４図に示すように、エツチングによって窪ん
だ部分には厚さ１μｍ〜２μｍ程度のｐ形１ｎＰのブロ
ック層６、厚さ４μｍ〜５μｍ程度のｎ形１ｎＰからな
る埋め込み層７、厚さ０゜２μｍのＩｎＣｒａＡｓＰか
らなるキャップ層８が埋め込み成長によって形成される
。また、前記マスク２６は埋め込み成長後除去される。

なお、前記ブロンク層６．埋め込み層７．キャップ層８
からなる埋め込み成長層２２の表面は、前記バッファ層
２．活性層３．クラッド層４．キャップ層５からなるス
トライプ部１５の表面よりも１μｍ〜２μｍ程度高く盛
り上がってしまう。また、前記ストライブ部１５よりも
盛り上がった埋め込み成長層２２の側面、すなわち、ス
トライプ部１５の表面を底とする窪み１６の両側面は燐
が現れる（１１１）なる結晶面となっている。

つぎに、第５図に示されるように、前記ウェハ２５の主
面には絶縁膜９が設けられる。この絶縁膜９は下層が１
０００人のＰＳＧ膜２３と、上層が１０００人のＳｉＯ
□膜１４膜上４成されている。この絶縁膜９は、多層構
造となっていることから、たとえば、前記Ｓｉ０ｇ膜１
４にピンホールが発生しても、このピンホールは下層の
ＰＳＧ膜２３によって塞がれるため、後述する拡散時、
ピンホールを通しての拡散が防止できる。

つぎに、第６図に示されるように、前記ウェハ２５の主
面にはホトレジスト膜２７が部分的に設けられる。そし
て、このホトレジスト膜２７をマスクとして、前記Ｓｉ
Ｏ□膜１４およびＰＳＧ膜２３が連続してエツチングさ
れる。このエツチングには、ＨＦ、ＮＨ，Ｆ、ＣＨ，Ｃ
ｏｏｌの混合液からなるエンチャントが使用され、ウェ
ットエツチングによって行われる。前記ホトレジスト膜
２７をマスクとして、ＳｉＯ□膜１４膜上４ＰＳＧ膜２
３は連続してエツチングされる。このエツチングにおい
て、ＳｉＯ□膜１４膜上４ＰＳＧ膜２３は同時にサイド
エツチングされるが、ＳｉＯ２膜１４の先端面とＰＳＧ
膜２３の先端面は連続した面となり、オーバーハング構
造とはならない。

このエツチングによって、前記ストライプ部１５を中心
としてストライブ部１５の幅よりも僅かに広い幅に亘っ
てＰＳＧ膜２３およびＳｉ○２膜１４とからなる絶縁膜
９が除去される。また、この状態では、窪み１６が露出
する。

また、これが重要なことであるが、前記ＰＳＧＷａ２３
オヨヒＳ　ｉ　ＯＸ　Ｍｌ　４　ハＨＦ、　ＮＨ４Ｆ。

ＣＨ，Ｃ０ＯＨをエッチャントとするウェットエツチン
グによってエツチングされるが、このＨＦ。

ＮＨ４Ｆ、ＣＨ，Ｃ０ＯＨなるエッチャントは、従来の
高濃度のＨ，ＰＯ，と異なり、下層の絶縁膜が窪み１６
の底隅部分で早くエツチングされて燐が現れる（１１１
）なる結晶面を有する結晶面に触れても、この燐が現れ
る（１１１）なる結晶面をエツチングすることはない、
したがって、窪み１６の底隅がサイドエツチングされる
こともない。この結果、窪み１６の底隅は勿論のことと
して、２Ｎの絶縁膜の部分にも両者が同一のホトレジス
トをマスクとしてエツチングされることから、サイドエ
ツチングやオーバーハングが発生しないことになる。

そこで、第８図に示されるように、ウェハ２５の主面に
厚さ１μｍ程度のＣｒ　／　Ａ　ｕからなる電極（アノ
ード電橋）１０を設けても、この電極は、絶縁膜９とキ
ャップ層８との段差部分および窪み１６の底隅部でも、
電極は途切れたり、ｙ！ｔ＜なったすせず、均一に厚く
形成される。

つぎに、ウェハ２５の裏面はエツチングされ、ウェハ２
５の全体の厚さは１００μｍ程度とされる。その後、こ
のウェハ２５の裏面にはＡｕＧｅＮ　ｉ　／　Ｐ　ｄ　
／　Ａ　ｕからなるカソード電極１１が設けられる。前
記アノード電極１０およびカソード電極１１はいずれも
蒸着アロイによって形成される。

つぎに、このようなウェハ２５は襞間１分断が行われ、
第１図に示されるような半導体レーザ素子（レーザダイ
オードチップ）が多数製造される。

レーザダイオードチップの寸法は、たとえば、幅が４０
０μｍ、長さが３００μｍ、高さが１００μｍとなって
いる。このレーザダイオードチップは、アノード電極１
０およびカソード電極１１に所定電圧が印加されると、
３００μｍの長さの活性層端面（ミラー面）からレーザ
光を発振する。

このような実施例によれば、つぎのような効果が得られ
る。

（１）本発明の半導体レーザ素子の製造方法における電
極狭窄のために設けられる拡散領域を形成するに先立っ
て設けられる絶縁膜は、ＨＦ、ＮＨ、Ｆ、ＣＨ，Ｃ０Ｏ
Ｈの混合液でエツチングされるＰＳＧ膜および５ｉＣｈ
膜で構成されている。

そして、これらエツチング液はＩｎＰの燐が現れる（１
１１）なる結晶面を始めとする結晶面をエツチングする
ことがないことから、埋め込み成長層の側面のサイドエ
ツチングは防止できるため、オーバーハングによる電極
の薄肉化は防止でき、厚く且つ均一な厚さの電極を得る
ことができるという効果が得られる。

（２）上記（１）により、本発明の半導体レーザ素子の
製造方法によれば、拡散層形成のためのマスクを構成す
る絶縁膜は、ＰＳＧ膜と５ｉ０２膜となっているが、こ
れらの膜は連続して同一のエツチング液でエツチングさ
れるため、５ｉｆｔ膜に対してＰＳＧ膜がサイドエ・ン
チングされることもなく、オーバーハングによる電極の
ステップカバレッジ性の低下は防止でき、電極の厚さを
厚くかつ均一とすることができるという効果が得られる
。

（３）上記（１）および（２）により、本発明によれば
、電極は均一な厚さとなることから、活性層に均一にキ
ャリアを注入できることになり、キンクの発生を抑える
ことができるという効果が得られる。

（４）上記（１）および（２）により、本発明によれば
、電極は均一な厚さとなることから、活性層に均一にキ
ャリアを注入できることになり、レーザ光の発光状態も
安定し、遠視野像（ＦＦＰ）も良好となるという効果が
得られる。

（５）上記（１）および（２）により、本発明によれば
、電極は均一な厚さとなり電極薄肉部の発生を抑えるこ
とができるｑとから、電極の断線不良が発生せず、品質
の優れた半導体レーザ素子を提供することができるとい
う効果が得られる。

（５）上記（１）および（２）により、本発明によれば
、電極は均一な厚さとなり電極薄肉部の発生を抑えるこ
とができることから、電極の断線不良が発生せず、歩留
り向上を達成できるという効果が得られる。

（６）本発明によれば、電極が部分的に薄くなったりし
ないことから、バーンインやスクリーニング等特性測定
の歩留りも向上するという効果が得られる。

（７）上記（１）〜（６）により、本発明によれば、電
極の信顛性が高くかつ特性の安定した半導体レーザ素子
を安価に提供できるという相乗効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である埋め込みへテロ構造
の半導体レーザ素子の製造技術に適用した場合について
説明したが、それに限定されるものではない。

本発明は少なくともＩｎＰ系の半導体レーザ素子の製造
技術に適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

本発明のＢＨ型半導体レーザ素子の製造方法にあっては
、電極狭窄のために設けられる拡散領域を形成するに先
立って設けられる絶縁膜は、ＨＦ。

ＮＨ４Ｆ、ＣＨ，Ｃ００Ｈ（７）混合液テエノチングさ
れるＰＳＧ膜およびＳｉＯ□膜で構成されている。これ
らエソチンダ液はＩｎＰの燐が現れる（１１１）なる結
晶面を始めとする結晶面をエツチングすることがないこ
とから、埋め込み成長層の側面のサイドエツチングは防
止でき、かつ前記ＰＳＧ膜およびＳｉＯ□膜は同時にエ
ツチングされるためＳｉｎ、膜に対してＰＳＧ膜がサイ
ドエンチングされることもない。この結果、前記エツチ
ングによるマスク形成後の電極形成において、この電極
のステップカバレンジ性は良好となり、均一の厚さの電
極が形成されることになる。したがって、本発明によれ
ば、電極が均一な厚さとなることから前記活性層へのキ
ャリアの注入を均一にでき、キンクの発生を抑えること
ができるとともに遠視野像（ＦＦＰ）も良好となり、特
性の優れた半導体レーザ素子を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例によって製造されたＢＨ型半
導体レーザ素子を示す断面図、第２図は本発明による半
導体レーザ素子製造におけるウェハの断面図、第３図は同じくメサエッチングが施されたウェハの断面
図、第４図は同じく埋め込み層が形成されたウェハの断面図
、第５図は同じく拡散領域形成用の絶縁膜が形成されたウ
ェハの断面図、第６図は同じく拡散用マスクが形成されたウェハの断面
図、第７図は同じく拡散領域が形成されたウェハの断面図、第８図は同しく電極が形成されたウェハの断面図、第９回は従来の半導体レーザ素子を示す断面図、第１０
図は不良状態を示す模式図である。 ■・・・基板、２・・・バッファ層、３・・・活性層、
４・・・クラッド層、５・・・キャップ層、６・・・ブ
ロック層、７・・・埋め込み層、８・・・キャップ層、
９・・・絶縁膜、ｌＯ・・・アノード電極、１１・・・
カソード電橋、１２・・・拡散領域、１３・・・Ａ旦２
０３膜、１４・・・Ｓｉｎ、膜、１５・・・ストライブ
部、１６・・・窪み、１７・・・サイドエツチング、１
８・・・オーバーハング、１９・・・電ｈａｌｔ肉部、
２０・・・サイドエツチング、２１・・・オーバーハン
グ、２２・・・埋め込み成長層、２３・・・ＰＳ（Ｊ、
２５・・・ウェハ、２６・・・マス第　　１　　図第４図第６図第７図 σ　　　Ｚ第９図第１０図、３−５６穆眉／　４−　Ｓ、：θ２捏／’７．２０　　　　　ｆイドユ・ンプー〉りパｌグＺ
／−ズーハゞ−ハコク

Claims

【特許請求の範囲】１、主面表層部に（１１１）なる燐が現れる結晶面を露
出させたＩｎＰを含む層を有する半導体薄板を用意する
工程と、前記半導体薄板の主面に少なくとも下層がＰＳ
Ｇ膜からなる多層構造の絶縁膜を設ける工程と、前記絶
縁膜上に部分的にホトレジストからなるエッチング用マ
スクを形成する工程と、前記エッチング用マスクを用い
て前記絶縁膜を同一のエッチャントを用いたウェットエ
ッチングによってパターニングして半導体薄板主面の一
部を露出させる工程とを有することを特徴とする半導体
素子の製造方法。２、（１００）の結晶面を主面とするＩｎＰの半導体基
板の主面にＩｎＰおよびＩｎＧａＡｓＰからなる多層成
長層を形成する工程と、前記多層成長層をエッチングし
て側面に燐が現れる（１１１）なる結晶面を有するスト
ライプ部を形成する工程と、前記エッチングによって除
去された領域に多層の埋め込み層を形成する工程と、前
記半導体薄板主面全域に下層がＰＳＧ膜からなり上層が
ＳｉＯ＿２膜からなる絶縁膜を形成する工程と、前記ス
トライプ部に対応しかつストライプ部よりも幅広に絶縁
膜をウェットエッチングによって除去する工程と、前記
絶縁膜をマスクとして亜鉛を半導体薄板主面に拡散させ
る工程と、前記半導体薄板の主面および裏面に電極を形
成する工程とによって半導体レーザを形成することを特
徴とする特許請求の範囲第１項記載の半導体素子の製造
方法。