JPH0132364Y2 - - Google Patents
Info
- Publication number
- JPH0132364Y2 JPH0132364Y2 JP1985030456U JP3045685U JPH0132364Y2 JP H0132364 Y2 JPH0132364 Y2 JP H0132364Y2 JP 1985030456 U JP1985030456 U JP 1985030456U JP 3045685 U JP3045685 U JP 3045685U JP H0132364 Y2 JPH0132364 Y2 JP H0132364Y2
- Authority
- JP
- Japan
- Prior art keywords
- crystallized glass
- gold
- eutectic solder
- substrate
- terminal portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
本考案は、数ＧHzオーダーの高周波領域で超高
速用ICパツケージとして好適に利用される。
速用ICパツケージとして好適に利用される。
「従来の技術」
GaAs，Ge等の半導体素子を収納する超高速用
ICパツケージの基板には、機械的強度、電気絶
縁性、気密性等において高信頼性が要求されるこ
とから、その材質としてアルミナ、ベリリヤ等の
セラミツクスが用いられている。而して該基板の
外表面には導体材料よりなる端子部が設けられて
おり、この端子部に通常銀ろう又は銀−銅共晶ろ
うを用いて800℃以上の高温でろう付接合し、後
工程で半導体素子を装着し気密封止して完成され
る。
ICパツケージの基板には、機械的強度、電気絶
縁性、気密性等において高信頼性が要求されるこ
とから、その材質としてアルミナ、ベリリヤ等の
セラミツクスが用いられている。而して該基板の
外表面には導体材料よりなる端子部が設けられて
おり、この端子部に通常銀ろう又は銀−銅共晶ろ
うを用いて800℃以上の高温でろう付接合し、後
工程で半導体素子を装着し気密封止して完成され
る。
「考案が解決しようとする問題点」
数ＧHzオーダーの高周波領域で使用する場合、
誘電率の高いアルミナやベリリヤでは信号伝播速
度に限界があり、近年の使用帯域の高周波化傾向
に適さない。そこで出願人は低誘電率でしかも易
焼結性のSiO2−Al2O3−MgO−ZnO系結晶化ガラ
ス体を基板等に利用することを提案し、その組成
を特開昭59−92943号公報に開示した。
誘電率の高いアルミナやベリリヤでは信号伝播速
度に限界があり、近年の使用帯域の高周波化傾向
に適さない。そこで出願人は低誘電率でしかも易
焼結性のSiO2−Al2O3−MgO−ZnO系結晶化ガラ
ス体を基板等に利用することを提案し、その組成
を特開昭59−92943号公報に開示した。
しかし、結晶化ガラスはアルミナやベリリヤほ
どに高い機械的強度も耐熱性も有していないた
め、同公報記載の結晶化ガラス体を含めて多くの
結晶化ガラス体は、その表面の端子部に銀ろう等
の高温ろう材で金属リードを接合すると熱膨張差
に起因して接合部に応力歪が生じ、クラツクを生
じ易い。
どに高い機械的強度も耐熱性も有していないた
め、同公報記載の結晶化ガラス体を含めて多くの
結晶化ガラス体は、その表面の端子部に銀ろう等
の高温ろう材で金属リードを接合すると熱膨張差
に起因して接合部に応力歪が生じ、クラツクを生
じ易い。
本考案は以上の問題点を解決し、低誘電率でし
かも外部金属リードが良好に接合した超高速用
ICパツケージを提供することを目的とする。
かも外部金属リードが良好に接合した超高速用
ICパツケージを提供することを目的とする。
「問題点を解決するための手段」
基板材質を誘電率6.0以下の結晶化ガラスとし、
端子部と金属リードとの接合用ろう材に金−スズ
共晶ろう又は金−ケイ素共晶ろうを適用する。
端子部と金属リードとの接合用ろう材に金−スズ
共晶ろう又は金−ケイ素共晶ろうを適用する。
「作用」
金−スズ共晶ろう及び金−ケイ素共晶ろうは、
ろう付温度がそれぞれ200〜300℃及び400〜450℃
という低温であることから、接合時の基板との熱
膨張差が少なく、結晶化ガラスにクラツクが生じ
ることがなく且つ強固に接合できる。
ろう付温度がそれぞれ200〜300℃及び400〜450℃
という低温であることから、接合時の基板との熱
膨張差が少なく、結晶化ガラスにクラツクが生じ
ることがなく且つ強固に接合できる。
実施例
上記手段において最適な例は、所定含有量の
SiO2，AI2O3，MgO，ZnOよりなる主成分に
B2O3及び／又はP2O5を所定量添加し、結晶化さ
せてなる特開昭59−92943号公報記載の結晶化ガ
ラス体を基板とし、この基板の表面にAu，Cu，
Ag及びPdより選ばれる一種以上の金属を含むペ
ーストを厚膜印刷して端子部とし、この端子部に
Kovar，42alloy，Ｗ又はMoよりなる金属リード
を金−スズ共晶ろう又は金−ケイ素共晶ろうにて
接合する組み合わせである。
SiO2，AI2O3，MgO，ZnOよりなる主成分に
B2O3及び／又はP2O5を所定量添加し、結晶化さ
せてなる特開昭59−92943号公報記載の結晶化ガ
ラス体を基板とし、この基板の表面にAu，Cu，
Ag及びPdより選ばれる一種以上の金属を含むペ
ーストを厚膜印刷して端子部とし、この端子部に
Kovar，42alloy，Ｗ又はMoよりなる金属リード
を金−スズ共晶ろう又は金−ケイ素共晶ろうにて
接合する組み合わせである。
以下図面にもとづいて具体的に説明する。
第１図、第２図及び第３図はそれぞれ本考案の
一実施例に係る結晶化ガラスICパツケージの側
面図、平面図及び底面図である。
一実施例に係る結晶化ガラスICパツケージの側
面図、平面図及び底面図である。
１はICパツケージを示し、２は基板を示し、
結晶化ガラス成分を樹脂等と共に混練、成形して
なるグリーンシートを温度900〜1000℃で焼成し
て得られ、その誘電率は5.5でその組成は重量基
準でSiO258％、AI2O323％，MgO13％、ZnO4
％、B2O31％及びP2O51％よりなる。３，３…は
端子部を示し、上記グリーンシート上に金ペース
ト（住友金属鉱山(株)製Ｃ−5025）を厚膜印刷後グ
リーンシートと共に同時焼成して得られる。４，
４…４は金−スズ共晶ろうを示す。５，５…５は
Kovarよりなる金属リードを示し、焼成後の基板
２の表面に設けられた端子部３，３…３に金−ス
ズ共晶ろうを用いて温度300℃で基板２にクラツ
クを生じることなく良好に接合されている。この
場合の端子部３，３…３と金属リード５，５…５
との接合強度は１Kg／mm2以上であつた。
結晶化ガラス成分を樹脂等と共に混練、成形して
なるグリーンシートを温度900〜1000℃で焼成し
て得られ、その誘電率は5.5でその組成は重量基
準でSiO258％、AI2O323％，MgO13％、ZnO4
％、B2O31％及びP2O51％よりなる。３，３…は
端子部を示し、上記グリーンシート上に金ペース
ト（住友金属鉱山(株)製Ｃ−5025）を厚膜印刷後グ
リーンシートと共に同時焼成して得られる。４，
４…４は金−スズ共晶ろうを示す。５，５…５は
Kovarよりなる金属リードを示し、焼成後の基板
２の表面に設けられた端子部３，３…３に金−ス
ズ共晶ろうを用いて温度300℃で基板２にクラツ
クを生じることなく良好に接合されている。この
場合の端子部３，３…３と金属リード５，５…５
との接合強度は１Kg／mm2以上であつた。
なお、６は図示しない半導体素子を接合するア
イランド部を示し、端子部３，３…３と同材質よ
りなる。７は半導体素子を装着後、図示しない蓋
体と共に内部を気密封止する枠体を示す。
イランド部を示し、端子部３，３…３と同材質よ
りなる。７は半導体素子を装着後、図示しない蓋
体と共に内部を気密封止する枠体を示す。
「考案の効果」
低誘電率、易焼結性の結晶化ガラスを基板材質
に適用できるので、信号伝播速度が速くなりま
た、Au，Cu等の低抵抗金属を端子部材に適用で
きる。
に適用できるので、信号伝播速度が速くなりま
た、Au，Cu等の低抵抗金属を端子部材に適用で
きる。
第１図、第２図及び第３図はそれぞれ本考案の
一実施例に係る結晶化ガラスICパツケージの側
面図、平面図及び底面図である。
一実施例に係る結晶化ガラスICパツケージの側
面図、平面図及び底面図である。
Claims (1)
- 誘電率6.0以下の結晶化ガラスよりなるICパツ
ケージ基板の外表面に導出してなる端子部に金属
リードをろう付接合してなるものにおいて、端子
部と金属リードとの接合用ろう材が金−スズ共晶
ろう又は金−ケイ素共晶ろうであることを特徴と
する結晶化ガラスICパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985030456U JPH0132364Y2 (ja) | 1985-03-04 | 1985-03-04 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985030456U JPH0132364Y2 (ja) | 1985-03-04 | 1985-03-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61146958U JPS61146958U (ja) | 1986-09-10 |
| JPH0132364Y2 true JPH0132364Y2 (ja) | 1989-10-03 |
Family
ID=30530170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985030456U Expired JPH0132364Y2 (ja) | 1985-03-04 | 1985-03-04 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0132364Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234367A (en) * | 1979-03-23 | 1980-11-18 | International Business Machines Corporation | Method of making multilayered glass-ceramic structures having an internal distribution of copper-based conductors |
| JPS60170286A (ja) * | 1984-02-14 | 1985-09-03 | 富士通株式会社 | ガラスセラミツク基板の製造方法 |
| JPS60198763A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | ピン付基板およびその製造方法 |
| JPS60198760A (ja) * | 1984-03-22 | 1985-10-08 | Nec Corp | ろう付け方法 |
-
1985
- 1985-03-04 JP JP1985030456U patent/JPH0132364Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61146958U (ja) | 1986-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63314855A (ja) | セラミツクパツケ−ジ | |
| JPH04152642A (ja) | 接着用ペースト | |
| JP2572823B2 (ja) | セラミック接合体 | |
| JPH0132364Y2 (ja) | ||
| JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
| JP2735708B2 (ja) | セラミック配線基板 | |
| JP2813073B2 (ja) | 半導体素子収納用パッケージ | |
| JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
| JP2501278B2 (ja) | 半導体パッケ―ジ | |
| JP2813074B2 (ja) | 半導体素子収納用パッケージ | |
| JP3450167B2 (ja) | 半導体素子収納用パッケージ | |
| JP2601313B2 (ja) | 半導体素子収納用パッケージ | |
| JP2710893B2 (ja) | リード付き電子部品 | |
| JP3638294B2 (ja) | セラミックス基板と金属端子との接合体の製造方法及びその接合体を容器とする半導体装置の製造方法 | |
| JPH01149378A (ja) | セラミック基体のリード取り付け構造 | |
| KR100264644B1 (ko) | 모듈 패키지 | |
| JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2750256B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0272696A (ja) | セラミックス回路基板 | |
| JPH0477467B2 (ja) | ||
| JPH0545064B2 (ja) | ||
| JPS60136390A (ja) | セラミツクモジユ−ル | |
| JPH04168751A (ja) | 半導体素子収納用パッケージ | |
| JP2002353359A (ja) | 電子部品収納用容器 | |
| JP2002319646A (ja) | 電子部品収納用容器 |