JPH0132669B2 - - Google Patents
Info
- Publication number
- JPH0132669B2 JPH0132669B2 JP56189078A JP18907881A JPH0132669B2 JP H0132669 B2 JPH0132669 B2 JP H0132669B2 JP 56189078 A JP56189078 A JP 56189078A JP 18907881 A JP18907881 A JP 18907881A JP H0132669 B2 JPH0132669 B2 JP H0132669B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- conductivity type
- oxide film
- silicon oxide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
この発明は半導体装置の製造方法、詳しくはバ
イポーラ・トランジスタの製造方法に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a bipolar transistor.
従来のバイポーラ・トランジスタの製造方法
を、npn型を例にとり第1図は参照して説明す
る。 A conventional method for manufacturing a bipolar transistor will be explained using an npn type transistor as an example with reference to FIG.
第1図Aにおいて、1は1019cm-3と高濃度のN
型シリコン基板であり、まず、このシリコン基板
1の表面に、コレクタとなる比較的濃度の薄いN
型エピタキシヤル層2を約15μm厚に形成する。
そして、このエピタキシヤル層2の表面にシリコ
ン酸化膜3を形成した後、活性領域(トランジス
タを形成する領域)4における前記シリコン酸化
膜3をエツチング除去する。 In Figure 1A, 1 is 10 19 cm -3 , a high concentration of N.
First, a relatively thin concentration of N is applied to the surface of the silicon substrate 1 to serve as a collector.
A mold epitaxial layer 2 is formed to have a thickness of about 15 μm.
After forming a silicon oxide film 3 on the surface of this epitaxial layer 2, the silicon oxide film 3 in the active region (region where a transistor is to be formed) 4 is removed by etching.
次に、前記シリコン酸化膜3が除去された部分
より、ボロンなどのP型不純物を拡散することに
より、第1図Bに示すようにP型拡散層(ベー
ス)5をエピタキシヤル層2に形成する。なお、
拡散を酸化雰囲気で行うことにより、P型拡散層
5の表面はシリコン酸化膜6で覆われることにな
る。 Next, by diffusing P-type impurities such as boron from the portion where the silicon oxide film 3 has been removed, a P-type diffusion layer (base) 5 is formed in the epitaxial layer 2 as shown in FIG. 1B. do. In addition,
By performing the diffusion in an oxidizing atmosphere, the surface of the P-type diffusion layer 5 is covered with a silicon oxide film 6.
次に、そのシリコン酸化膜6の一部を除去し
て、第1図Cに示すように開口部7を形成する。
そして、その開口部7からヒ素またはリンなどの
n型不純物を拡散することにより、同第1図Cに
示すようにn型拡散層(エミツタ)8をP型拡散
層5内に形成する。 Next, a portion of the silicon oxide film 6 is removed to form an opening 7 as shown in FIG. 1C.
Then, by diffusing an n-type impurity such as arsenic or phosphorus through the opening 7, an n-type diffusion layer (emitter) 8 is formed in the P-type diffusion layer 5 as shown in FIG. 1C.
最後に、図示しないが、ベース、エミツタ、コ
レクタ電極を形成することにより、npn型トラン
ジスタが完成する。 Finally, although not shown, the base, emitter, and collector electrodes are formed to complete the npn transistor.
以上のような従来の方法では、ベースの深さや
キヤリア濃度が、エピタキシヤル層2の濃度、p
型およびn型拡散層5,8の深さや濃度に敏感に
依存する。しかし、p型およびn型拡散層5,8
の深さや濃度は正確に制御することが困難であ
る。したがつて、従来の方法では安定な特性のバ
イポーラ・トランジスタを得ることができなかつ
た。 In the conventional method as described above, the depth of the base and the carrier concentration are different from the concentration of the epitaxial layer 2 and p
It depends sensitively on the depth and concentration of the type and n-type diffusion layers 5 and 8. However, p-type and n-type diffusion layers 5, 8
Its depth and concentration are difficult to control accurately. Therefore, it has not been possible to obtain bipolar transistors with stable characteristics using conventional methods.
この発明は上記の点に鑑みなされたもので、安
定な特性のバイポーラ・トランジスタを製造する
ことのできる半導体装置の製造方法を提供するこ
とを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a method for manufacturing a semiconductor device that can manufacture a bipolar transistor with stable characteristics.
以下この発明の実施例を、npn型を例にとり第
2図を参照して説明する。 Embodiments of the present invention will be described below with reference to FIG. 2, taking an npn type as an example.
第2図Aにおいて、11は高濃度に不純物をド
ープしたN型シリコン基板(半導体基板)であ
り、まず、このシリコン基板11の表面に、気相
エピタキシヤル法またはモレキユラービームエピ
タキシヤル法などにより、基板11と同じ導電型
の不純物を含んだエピタキシヤル層12を形成す
る。この場合、エピタキシヤル層12の不純物
は、エピタキシヤル層12の表面で高濃度、基板
11側で低濃度の第3図Aに示すような分布をも
たせる。これは、特に、モレキユラービームエピ
タキシヤル法により容易に実現できる。 In FIG. 2A, 11 is an N-type silicon substrate (semiconductor substrate) doped with impurities at a high concentration. First, the surface of this silicon substrate 11 is coated with a vapor phase epitaxial method, a molecular beam epitaxial method, etc. As a result, an epitaxial layer 12 containing impurities of the same conductivity type as the substrate 11 is formed. In this case, the impurities in the epitaxial layer 12 have a distribution as shown in FIG. 3A, with a high concentration on the surface of the epitaxial layer 12 and a low concentration on the substrate 11 side. This can be easily achieved in particular by molecular beam epitaxy.
次に、エピタキシヤル層12の表面所定の領域
に第2図Bに示すようにシリコン酸化膜(第1の
膜)13を形成する。このシリコン酸化膜13
は、後のイオン打込み工程において、そのシリコ
ン酸化膜13下のエピタキシヤル層12の導電型
が変わらないような充分な厚さでもつて形成され
る。しかる後、同じく第2図Bに示すように、エ
ピタキシヤル層12の露出表面に、エミツタ形成
領域14を除いてシリコン酸化膜(第2の膜)1
5を形成する。このシリコン酸化膜15は、後の
イオン打込み工程において、打込まれた不純物の
濃度が、そのシリコン酸化膜15とエピタキシヤ
ル層12の界面より若干エピタキシヤル層12側
で最大となるような膜厚をもつて形成される。以
上で、エピタキシヤル層12上に、開口部を有す
る比較的薄い絶縁膜(シリコン酸化膜15)と、
これを囲む比較的厚い絶縁膜(シリコン酸化膜1
3)が形成される。 Next, a silicon oxide film (first film) 13 is formed on a predetermined region of the surface of the epitaxial layer 12 as shown in FIG. 2B. This silicon oxide film 13
is formed with a sufficient thickness so that the conductivity type of the epitaxial layer 12 under the silicon oxide film 13 does not change in the subsequent ion implantation step. Thereafter, as also shown in FIG. 2B, a silicon oxide film (second film) 1 is formed on the exposed surface of the epitaxial layer 12 except for the emitter formation region 14.
form 5. This silicon oxide film 15 is formed to a thickness such that the concentration of implanted impurities reaches its maximum on the epitaxial layer 12 side slightly from the interface between the silicon oxide film 15 and the epitaxial layer 12 in the subsequent ion implantation step. It is formed with In the above, a relatively thin insulating film (silicon oxide film 15) having an opening is formed on the epitaxial layer 12,
A relatively thick insulating film (silicon oxide film 1
3) is formed.
次に、エピタキシヤル層12の導電型と反対導
電型の不純物、たとえばボロンのイオンの打込み
を、150KeV程度の高圧で行う。このイオン打込
みを行うと、シリコン酸化膜15の開口部分に相
当するエミツタ形成領域14においては、エピタ
キシヤル層12の不純物とイオン打込みによる不
純物(B:ボロン)とが第3図Bに示すような濃
度プロフアイルをもつ。したがつて、エミツタ形
成領域14においては、エピタキシヤル層12内
の所定深さに第2図Cに示すように反転層16
(第2導電型層)が形成される。一方、シリコン
酸化膜15を有する部分においては、そのシリコ
ン酸化膜15の存在により、その直下においてボ
ロンの濃度が最大となる。したがつて、シリコン
酸化膜15を有する部分においては、シリコン酸
化膜15の直下に、前記所定深さの反転層16と
連続して反転層16(第2導電型層)が形成され
る。そして、これら反転層16がベースとなる。
一方、エミツタ形成領域14におけるエピタキシ
ヤル層12の表面部は導電型が変わらず、この部
分(第1導電型層)がエミツタ領域17となる。 Next, an impurity of a conductivity type opposite to that of the epitaxial layer 12, such as boron ions, is implanted at a high voltage of about 150 KeV. When this ion implantation is performed, in the emitter formation region 14 corresponding to the opening of the silicon oxide film 15, the impurity of the epitaxial layer 12 and the impurity (B: boron) caused by the ion implantation are mixed as shown in FIG. 3B. Has a concentration profile. Therefore, in the emitter formation region 14, an inversion layer 16 is formed at a predetermined depth within the epitaxial layer 12 as shown in FIG.
(second conductivity type layer) is formed. On the other hand, in the portion having the silicon oxide film 15, due to the presence of the silicon oxide film 15, the concentration of boron is maximum immediately below the silicon oxide film 15. Therefore, in the portion having the silicon oxide film 15, an inversion layer 16 (second conductivity type layer) is formed immediately below the silicon oxide film 15 and continuous with the inversion layer 16 of the predetermined depth. These inversion layers 16 serve as a base.
On the other hand, the conductivity type of the surface portion of the epitaxial layer 12 in the emitter formation region 14 does not change, and this portion (first conductivity type layer) becomes the emitter region 17.
したがつて、前記イオン打込みを終了すること
により、第2図Cの−線において第3図Cの
不純物濃度プロフアイルを有するnpn型トランジ
スタが完成したことになる。第3図Cにおいて、
17′はエミツタ領域17、16′はベース領域、
18はコレクタ領域である。 Therefore, by completing the ion implantation, an npn type transistor having the impurity concentration profile shown in FIG. 3C, indicated by the - line in FIG. 2C, has been completed. In Figure 3C,
17' is the emitter region 17, 16' is the base region,
18 is a collector area.
なお、エミツタ領域17の表面を高濃度にした
い場合は、ボロンのイオン打込み後、シリコン酸
化膜15下の反転層16が再反転しないような条
件で、ヒ素などをイオン打込みすればよい。 If it is desired to make the surface of the emitter region 17 highly concentrated, arsenic or the like may be ion-implanted under conditions such that the inversion layer 16 under the silicon oxide film 15 is not inverted again after the boron ion implantation.
以上の実施例から明らかなように、この発明の
方法においては、半導体基板上に形成されるエピ
タキシヤル層を所定の不純物濃度プロフアイルと
した上で、1度のイオン打込みによりバイポー
ラ・トランジスタ構造を得る。この方法によれ
ば、ベース(第2導電型層)の深さやキヤリア濃
度が、エピタキシヤル層の不純物分布およびイオ
ン打込み条件によつて決まるが、これらは正確に
制御できる。したがつて、安定したバイポーラ・
トランジスタを製造することが可能となる。ま
た、ベース(第2導電型層)の厚みや濃度プロフ
アイルは、エピタキシヤル層の基板側での不純物
濃度を変えることや、表面側での高濃度部の厚み
を変えることにより、自由に正確に制御できる。
そして、このような効果を有する。この発明の方
法は、バイポーラLSIの製作に利用できるもので
ある。なお、実施例では、npn型を例にとり説明
したが、同様にしてpnp型のバイポーラ・トラン
ジスタを製造できることはいうまでもない。 As is clear from the above embodiments, in the method of the present invention, the epitaxial layer formed on the semiconductor substrate has a predetermined impurity concentration profile, and then a bipolar transistor structure is formed by one-time ion implantation. obtain. According to this method, the depth and carrier concentration of the base (second conductivity type layer) are determined by the impurity distribution of the epitaxial layer and the ion implantation conditions, and these can be accurately controlled. Therefore, stable bipolar
It becomes possible to manufacture transistors. In addition, the thickness and concentration profile of the base (second conductivity type layer) can be freely and precisely controlled by changing the impurity concentration on the substrate side of the epitaxial layer and by changing the thickness of the high concentration area on the surface side. can be controlled.
And it has such an effect. The method of this invention can be used for manufacturing bipolar LSI. In the embodiment, an npn type bipolar transistor is explained as an example, but it goes without saying that a pnp type bipolar transistor can be manufactured in the same manner.
第1図は従来のバイポーラ・トランジスタの製
造方法を示す断面図、第2図はこの発明の半導体
装置の製造方法の実施例を示す断面図、第3図は
不純物の濃度プロフアイルを示す図である。
11……シリコン基板、12……エピタキシヤ
ル層、13……シリコン酸化膜、14……エミツ
タ形成領域、15……シリコン酸化膜、16……
反転層、17……エミツタ領域。
FIG. 1 is a sectional view showing a conventional method for manufacturing a bipolar transistor, FIG. 2 is a sectional view showing an embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG. 3 is a diagram showing an impurity concentration profile. be. DESCRIPTION OF SYMBOLS 11...Silicon substrate, 12...Epitaxial layer, 13...Silicon oxide film, 14...Emitter formation region, 15...Silicon oxide film, 16...
Inversion layer, 17...emitter region.
Claims (1)
層を、前記基板側は不純物濃度を低く、表面側は
不純物濃度を高く形成する工程と、 そのエピタキシヤル層上に、開口部を有する比
較的薄い絶縁膜と、この比較的薄い絶縁膜を囲む
比較的厚い絶縁膜を形成する工程と、 その絶縁膜上から第2導電型の不純物をイオン
打込みすることにより、前記比較的薄い絶縁膜下
の前記エピタキシヤル層の表面に第2導電型層
を、前記開口部部分には前記エピタキシヤル層の
表面から一定深さまでは第1導電型層、この第1
導電型層の下に第2導電型層を形成する工程とを
具備してなる半導体装置の製造方法。[Claims] 1. A step of forming an epitaxial layer of a first conductivity type on a semiconductor substrate, with a low impurity concentration on the substrate side and a high impurity concentration on the surface side, and forming an opening on the epitaxial layer. The steps of forming a relatively thin insulating film having a portion and a relatively thick insulating film surrounding the relatively thin insulating film, and ion-implanting impurities of a second conductivity type from above the insulating film, A second conductivity type layer is provided on the surface of the epitaxial layer under the thin insulating film, a first conductivity type layer is provided in the opening portion up to a certain depth from the surface of the epitaxial layer;
A method for manufacturing a semiconductor device, comprising the step of forming a second conductivity type layer under the conductivity type layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189078A JPS5891673A (en) | 1981-11-27 | 1981-11-27 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189078A JPS5891673A (en) | 1981-11-27 | 1981-11-27 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5891673A JPS5891673A (en) | 1983-05-31 |
| JPH0132669B2 true JPH0132669B2 (en) | 1989-07-10 |
Family
ID=16234934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189078A Granted JPS5891673A (en) | 1981-11-27 | 1981-11-27 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891673A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58222570A (en) * | 1982-06-18 | 1983-12-24 | Nec Home Electronics Ltd | transistor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562792B2 (en) * | 1974-03-30 | 1981-01-21 |
-
1981
- 1981-11-27 JP JP56189078A patent/JPS5891673A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5891673A (en) | 1983-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4060427A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| JPH05347383A (en) | Manufacture of integrated circuit | |
| US4408387A (en) | Method for producing a bipolar transistor utilizing an oxidized semiconductor masking layer in conjunction with an anti-oxidation mask | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JPS62290173A (en) | Manufacture of semiconductor integrated circuit device | |
| US4968635A (en) | Method of forming emitter of a bipolar transistor in monocrystallized film | |
| JPS6220711B2 (en) | ||
| JP2890509B2 (en) | Method for manufacturing semiconductor device | |
| JPH1140573A (en) | Method for manufacturing semiconductor device | |
| JPH0245331B2 (en) | ||
| JPS6122866B2 (en) | ||
| JP2546650B2 (en) | Method of manufacturing bipolar transistor | |
| JP2576664B2 (en) | Method for manufacturing NPN transistor | |
| JPS63211755A (en) | Manufacturing method of semiconductor device | |
| JPS5891673A (en) | Manufacture of semiconductor device | |
| JP3041886B2 (en) | Method for manufacturing semiconductor device | |
| JPH04152531A (en) | Manufacture of semiconductor device | |
| JPH0744183B2 (en) | Method for manufacturing semiconductor device | |
| JPH0548937B2 (en) | ||
| JPH0621077A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0567623A (en) | Method of manufacturing semiconductor device | |
| JPS60235464A (en) | Manufacture of semiconductor device | |
| JPH02122620A (en) | Manufacture of semiconductor device | |
| JPS5886768A (en) | Manufacture of semiconductor device | |
| JPH05243249A (en) | Manufacture of bipolar transistor |