JPH0133942B2 - - Google Patents

Info

Publication number
JPH0133942B2
JPH0133942B2 JP60006469A JP646985A JPH0133942B2 JP H0133942 B2 JPH0133942 B2 JP H0133942B2 JP 60006469 A JP60006469 A JP 60006469A JP 646985 A JP646985 A JP 646985A JP H0133942 B2 JPH0133942 B2 JP H0133942B2
Authority
JP
Japan
Prior art keywords
resistor
layer
wiring
contact
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP60006469A
Other languages
Japanese (ja)
Other versions
JPS61166036A (en
Inventor
Masaharu Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP60006469A priority Critical patent/JPS61166036A/en
Publication of JPS61166036A publication Critical patent/JPS61166036A/en
Publication of JPH0133942B2 publication Critical patent/JPH0133942B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路装置におけるコンタ
クトホールあるいはスルーホールの寸法を電気的
に測定するための寸法測定方法に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a dimension measuring method for electrically measuring the dimensions of contact holes or through holes in semiconductor integrated circuit devices.

従来の技術 半導体集積回路の微細化が進むに従い、素子の
寸法を正確に測定する事は、素子特性の正確な把
握および、製造状態の判定に必須となつてきてい
る。
BACKGROUND OF THE INVENTION As semiconductor integrated circuits become smaller and smaller, accurate measurement of device dimensions has become essential for accurately understanding device characteristics and determining manufacturing conditions.

従来のコンタクトホールの寸法測定方法として
は顕微鏡観察、または走査電子顕微鏡による方法
がある。これらの方法では、自動化が出来ないた
め測定数が少量となり、正確な製造状態が把握で
きない。
Conventional methods for measuring contact hole dimensions include microscopic observation or scanning electron microscopy. Since these methods cannot be automated, the number of measurements is small, and accurate manufacturing status cannot be determined.

すなわち、顕微鏡観察では製造工程終了後では
数種の層間膜でおおわれているため観測が不正確
であり、走査電子顕微鏡観察では製造工程終了後
の正確な観察は可能であるが、素子を汚染するこ
とになるか又は破壊しなければ観測できない場合
もある。
In other words, microscopic observation is inaccurate after the manufacturing process is completed because the device is covered with several types of interlayer films, and scanning electron microscopy allows accurate observation after the manufacturing process, but it contaminates the device. In some cases, it may not be possible to observe it without destroying it.

発明が解決しようとする問題点 以上の様に従来の方法では、コンタクトホー
ル、あるいはスルーホールの正確な寸法を短時間
で大量に、しかも製造工程終了後で、素子破壊を
せずに自動的に測定する事は不可能である。
Problems to be Solved by the Invention As described above, in the conventional method, accurate dimensions of contact holes or through holes can be determined in large quantities in a short time, and moreover, after the manufacturing process is completed, automatically without destroying the device. It is impossible to measure.

本発明の目的は、半導体集積回路装置におけ
る、コンタクトホールあるいはスルーホールの寸
法測定を、電気的に行なう事を可能とし、寸法測
定の自動化を計る事である。
An object of the present invention is to make it possible to electrically measure the dimensions of contact holes or through holes in semiconductor integrated circuit devices, and to automate the dimension measurements.

問題点を解決するための手段 本発明の構成は、両端にコンタクトホールまた
はスルーホールを有する拡散層あるいは配線層で
形成される抵抗体およびそれと同一の形状、構造
を有する抵抗体の中間部に寸法測定を目的とする
コンタクトホールあるいはスルーホールを配した
別の抵抗体とから構成され、さらにその近傍に配
した拡散層または配線層の層抵抗と幅を電気的に
導出するための素子からなる。
Means for Solving the Problems The configuration of the present invention includes a resistor formed of a diffusion layer or a wiring layer having contact holes or through holes at both ends, and a resistor having the same shape and structure as the resistor. It consists of another resistor with a contact hole or through hole arranged for the purpose of measurement, and an element for electrically deriving the layer resistance and width of a diffusion layer or wiring layer arranged in the vicinity.

作 用 この構成により、コンタクトホールあるいはス
ルーホール間の3種類の抵抗値と配線層または拡
散層の層抵抗および抵抗体の幅とからコンタクト
ホールあるいはスルーホールの寸法を導出するこ
とができる。
Function: With this configuration, the dimensions of the contact hole or through hole can be derived from three types of resistance values between the contact hole or through hole, the layer resistance of the wiring layer or diffusion layer, and the width of the resistor.

実施例 第1,2,3図は、それぞれ実施例の平面図を
示したものである。
Embodiment FIGS. 1, 2, and 3 each show a plan view of an embodiment.

第1図は、幅Wで、電極1,2の一部に対し
て、コンタクト部3,4をもつて接触し、両コン
タクト部3,4間の距離L1を有する拡散層また
は配線層5で形成される抵抗体を示したものであ
り、電極1および2はそれぞれコンタクト部3,
4に接続しており電圧測定端子である。電極6,
7は、それぞれコンタクト部8,9をもつて、拡
散層または配線層5に対して、電極1,2のコン
タクト3,4の後方延長部で接触する電極であ
り、電流印加用端子である。電極6,7間に定電
流I1を流したとき、電極1,2の電圧をV1とする
とコンタクトホール3,4間の抵抗R1は R1=V1/I1=RS×L1/W ……(1) と表わされる。ここでRSは拡散層または配線層
5の層抵抗である。
FIG. 1 shows a diffusion layer or wiring layer 5 having a width W and contacting parts of electrodes 1 and 2 with contact parts 3 and 4, and having a distance L 1 between both contact parts 3 and 4. The figure shows a resistor formed by electrodes 1 and 2, which are connected to contact parts 3 and 2, respectively.
4 and is a voltage measurement terminal. electrode 6,
Reference numeral 7 denotes an electrode that has contact portions 8 and 9, respectively, and contacts the diffusion layer or the wiring layer 5 at the rear extensions of the contacts 3 and 4 of the electrodes 1 and 2, and is a current application terminal. When a constant current I 1 is passed between electrodes 6 and 7, and the voltage of electrodes 1 and 2 is V 1 , the resistance R 1 between contact holes 3 and 4 is R 1 = V 1 /I 1 = R S ×L1 /W ......(1) It is expressed as. Here, R S is the layer resistance of the diffusion layer or wiring layer 5.

第2図は別の抵抗体を示したものであり、幅
W、コンタクト部16,17間の距離L2を有す
る拡散層または配線層20で形成される抵抗体
と、幅W、コンタクト部17,18間の距離L3
を有する拡散層または配線層20で形成される抵
抗体とが直列に接続されておりコンタクト部1
6,18間の距離は第1図示の抵抗体と同じL1
である。コンタクト部17の寸法はCWとする。
コンタクト部15,19に接続している電極1
3,14は定電流印加用端子である。
FIG. 2 shows another resistor, in which a resistor is formed of a diffusion layer or a wiring layer 20 having a width W and a distance L 2 between contact parts 16 and 17, and a resistor having a width W and a contact part 17. , 18 distance L3
The contact portion 1 is connected in series with a resistor formed of a diffusion layer or a wiring layer 20 having
The distance between 6 and 18 is L1, which is the same as the resistor shown in the first diagram.
It is. The dimensions of the contact portion 17 are CW.
Electrode 1 connected to contact parts 15 and 19
3 and 14 are constant current application terminals.

電極13,14間の印加電流をI2とし、電極1
0,11間の電圧をV2、電極11,12間の電
圧をV3とすると寸法L2、同L3の各抵抗体の抵抗
R2R3は R2=V2/I2=RS×L2/W ……(2) R3=V3/I2=RS×L3/W ……(3) と表わされる。
The applied current between electrodes 13 and 14 is I2, and electrode 1
If the voltage between electrodes 0 and 11 is V2, and the voltage between electrodes 11 and 12 is V3, then the resistance of each resistor with dimensions L2 and L3 is
R 2 R 3 is expressed as R2=V2/I2=R S ×L2/W (2) R3=V3/I2=R S ×L3/W (3).

ここでRSは拡散層または配線層20の層抵抗
であり、第1図の抵抗体の層抵抗と同じである。
Here, R S is the layer resistance of the diffusion layer or wiring layer 20, and is the same as the layer resistance of the resistor shown in FIG.

また第2図にも示してある様に L1=L2+CW+L3 ……(4) である。 Also, as shown in Figure 2, L1=L2+CW+L3...(4) It is.

(1)、(2)、(3)式より L1=W×R1/RS ……(5) L2=W×R2/RS ……(6) L3=W×R3/RS ……(7) となり、さらに(5)、(6)、(7)式および(4)式により求
めるべきコンタクトホールあるいはスルーホール
の寸法CWは CW=L1−(L2+L3) =W/RS×(R1−R2−R3) ……(8) となり、 拡散層あるいは配線層5(あるいは20)の層
抵抗RSと幅Wが分かればCWが求まる事になる。
From equations (1), (2), and (3), L1=W×R1/R S ……(5) L2=W×R2/R S ……(6) L3=W×R3/R S ……( 7) Then, the dimension CW of the contact hole or through hole that should be determined by equations (5), (6), (7), and (4) is CW = L1- (L2 + L3) = W/R S × (R1- R2−R3) ...(8), and if the layer resistance R S and width W of the diffusion layer or wiring layer 5 (or 20) are known, CW can be found.

以上は抵抗体の抵抗値を用いてコンタクトホー
ルあるいはスルーホールの寸法を求める本発明の
原理を実施例で説明した。
The principle of the present invention for determining the dimensions of a contact hole or a through hole using the resistance value of a resistor has been explained above using examples.

ところで、第3図は従来から用いられている拡
散層あるいは配線層35の層抵抗RSと幅Wを電
気的に測定するためのVan der Pauwパターン
とブリツジパターンを示したものであり、Van
der Pauwパターンの電極21,22,24,2
5はコンタクト部28,29,31,32に接続
しており電極21,22に印加電流IRSを流した
時電極24,25間の電圧をVRSとすると拡散層
または配線層35の層抵抗RSは RS= π ――― 1n2 ‖ (4.532) ×(VRS/IRS) ……(9) と表わせる。
By the way, FIG. 3 shows a Van der Pauw pattern and a bridge pattern for electrically measuring the layer resistance R S and width W of the diffusion layer or wiring layer 35, which have been conventionally used.
der Pauw pattern electrodes 21, 22, 24, 2
5 is connected to the contact portions 28, 29, 31, and 32, and when an applied current IRS is applied to the electrodes 21 and 22, and the voltage between the electrodes 24 and 25 is VRS , the layer resistance of the diffusion layer or wiring layer 35 is R S can be expressed as R S = π --- 1n2 ‖ (4.532) × (V RS /I RS ) ...(9).

電極22,23に印加電流IRを流したとき電極
26,27間の電圧をVRとすると拡散層あるい
は配線層35の幅Wは W=RS×L4×IR/VR ……(10) と表させる。ここでL4はコンタクト部33と3
4間の距離である。
When the applied current I R is applied to the electrodes 22 and 23, and the voltage between the electrodes 26 and 27 is V R , the width W of the diffusion layer or wiring layer 35 is W=R S ×L4×I R /V R ...( 10) Let it be expressed as Here, L4 is the contact part 33 and 3
It is the distance between 4.

以上の様に式(9)、(10)から拡散層あるいは配線層
の幅W、層抵抗RSが求められれば式(8)より抵抗
体1,2,3の抵抗値R1,R2,R3から目的
とするコンタクトホールあるいはスルーホールの
寸法CWが求められる事になる。
As above, if the width W and layer resistance R S of the diffusion layer or wiring layer are determined from equations (9) and (10), then the resistance values R1, R2, and R3 of resistors 1, 2, and 3 are calculated from equation (8). From this, the dimension CW of the desired contact hole or through hole can be found.

発明の効果 本発明によると、拡散層または配線層で形成さ
れる同一の幅を有する3種類の抵抗体の抵抗値
と、それら抵抗体の幅と層抵抗値との値から目的
とするコンタクトホールあるいはスルーホールの
値を電気的に導出し、測定の自動化が可能であ
る。
Effects of the Invention According to the present invention, a target contact hole can be formed based on the resistance values of three types of resistors having the same width formed in a diffusion layer or a wiring layer, and the values of the widths of these resistors and the layer resistance value. Alternatively, the value of the through hole can be derived electrically and the measurement can be automated.

【図面の簡単な説明】[Brief explanation of drawings]

第1図、第2図、第3図は本発明の実施に用い
た寸法測定用抵抗体の平面図である。 1,2,6,7……電極、3,4,8,9……
コンタクト部、5……抵抗体を形成する拡散層ま
たは配線層。
FIG. 1, FIG. 2, and FIG. 3 are plan views of a resistor for dimension measurement used in carrying out the present invention. 1, 2, 6, 7... electrode, 3, 4, 8, 9...
Contact portion, 5... Diffusion layer or wiring layer forming a resistor.

Claims (1)

【特許請求の範囲】[Claims] 1 一定の幅とそれより十分に長い適当な長さを
有する拡散層または配線層上の両端に同一形状、
同一寸法のコンタクトホールを所定距離だけ離し
て配した第1の拡散抵抗体または配線抵抗体と、
前記拡散層または配線層と同一形状、同一寸法を
有する同種の拡散層または配線層上に前記コンタ
クトホールと同一形状、同一寸法のコンタクトホ
ールを前記第1の拡散抵抗体または配線抵抗体の
所定距離と同寸法だけ離して両端に配し、さらに
その中間付近に前記各コンタクトホールと同一形
状のコンタクトホールを配し、コンタクトホール
間で形成される第2の拡散抵抗体または配線抵抗
体および第3の拡散抵抗体または配線抵抗体の合
計3種類の抵抗体の抵抗値からコンタクトホール
あるいはスルーホール4の寸法を導出する事を特
徴とする寸法測定方法。
1. The same shape is placed on both ends of the diffusion layer or wiring layer, which has a certain width and an appropriate length that is sufficiently longer than that.
a first diffused resistor or wiring resistor in which contact holes of the same size are arranged a predetermined distance apart;
A contact hole having the same shape and dimensions as the contact hole is formed at a predetermined distance from the first diffusion resistor or wiring resistor on the same kind of diffusion layer or wiring layer having the same shape and dimensions as the diffusion layer or wiring layer. A contact hole having the same shape as each of the contact holes is arranged near the middle thereof, and a second diffused resistor or a wiring resistor formed between the contact holes and a third A dimension measuring method characterized in that the dimensions of a contact hole or a through hole 4 are derived from the resistance values of a total of three types of resistors: a diffused resistor or a wiring resistor.
JP60006469A 1985-01-17 1985-01-17 Method of measuring dimensions Granted JPS61166036A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60006469A JPS61166036A (en) 1985-01-17 1985-01-17 Method of measuring dimensions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60006469A JPS61166036A (en) 1985-01-17 1985-01-17 Method of measuring dimensions

Publications (2)

Publication Number Publication Date
JPS61166036A JPS61166036A (en) 1986-07-26
JPH0133942B2 true JPH0133942B2 (en) 1989-07-17

Family

ID=11639311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60006469A Granted JPS61166036A (en) 1985-01-17 1985-01-17 Method of measuring dimensions

Country Status (1)

Country Link
JP (1) JPS61166036A (en)

Also Published As

Publication number Publication date
JPS61166036A (en) 1986-07-26

Similar Documents

Publication Publication Date Title
DE112019002516B4 (en) Shunt resistor support structure
JP3358070B2 (en) Chip resistor and method of adjusting its resistance
KR0180328B1 (en) Method of separately determining plug resistor and interfacial resistor and test pattern for the same
JPH0320041B2 (en)
JP2764517B2 (en) Chip resistor, and current detection circuit and current detection method using the same
JPH0133942B2 (en)
JP3174195B2 (en) Method for measuring the resistance of chip-type electronic components
JPH03296672A (en) Inspecting method of printed circuit board having through hole
JP2007221006A (en) Resistor including resistance element and method of resistance value inspection performed by resistor
JPH0159721B2 (en)
JPS595937Y2 (en) Composite parts network
JP2890682B2 (en) Semiconductor device
JPS6148927A (en) Semiconductor device
JPS63154970A (en) Terminal for measuring resistance
JPH036661B2 (en)
JPH04315062A (en) Method for measuring resistance value of resistor
JPH01110746A (en) Semiconductor device
JPS62126648A (en) Semiconductor device and evaluating method therefor
KR0118730Y1 (en) Resistance sheet for resistance test of hybrid integrated circuit
JP3291651B2 (en) Wiring structure for via hole resistance measurement
JPH05157780A (en) Resistance element process monitor
JPS618939A (en) Semiconductor device
JPH03297189A (en) Printed wiring board having through hole
JPH0453268B2 (en)
JPS634922B2 (en)