JPH0136139B2 - - Google Patents

Info

Publication number
JPH0136139B2
JPH0136139B2 JP56098798A JP9879881A JPH0136139B2 JP H0136139 B2 JPH0136139 B2 JP H0136139B2 JP 56098798 A JP56098798 A JP 56098798A JP 9879881 A JP9879881 A JP 9879881A JP H0136139 B2 JPH0136139 B2 JP H0136139B2
Authority
JP
Japan
Prior art keywords
transfer
arithmetic processing
packet
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56098798A
Other languages
English (en)
Other versions
JPS57212565A (en
Inventor
Masato Amamya
Tadashi Naruse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56098798A priority Critical patent/JPS57212565A/ja
Publication of JPS57212565A publication Critical patent/JPS57212565A/ja
Publication of JPH0136139B2 publication Critical patent/JPH0136139B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明は、データ転送装置に関し、特に規則的
に結合されたスイツチ・モジユールから負荷に応
じて転送先の演算処理装置を動的に選択できるパ
ケツト・データの転送装置に関するものである。
多数の演算処理装置が転送系を介して結合され
ている並列処理計算機システムでは、その転送系
の構成方法によつてデータの処理能率が異なつて
くる。
第1図a,b,cは、従来の問題の構造および
並列処理計算機システムの転送系の構成図であ
る。
第1図aは、問題のアルゴリズムを示す木構造
を示すもので、根、節、葉の各ノードで問題が発
生し、分岐することを表わしている。これらの問
題を、演算処理装置では、通常サブ・ルーチン・
プログラムを実行することにより処理し、その結
果をメイン・プログラムに戻して次の問題に移
る。
第1図b,cは、それぞれ、第1図aに示す木
構造の問題を処理する並列処理計算機システムの
構成を示すもので、いずれも各ノードに対応する
位置に演算処理装置1を2次元配列し、隣接する
演算処理装置1間を転送路を介して結合してい
る。
第1図bに示すシステムの配列構造は、多数の
演算処理装置1を縦横に配列し、隣接相互間を伝
送路を介して連続的に結合するものであり、第1
図cに示すシステム構造は、根、節、葉の各ノー
ドの位置にそれぞれ演算処理装置1を設置し、伝
送路を介して根より各節点に至るアクセス・パス
を一意的に指定するものであり、第1図aの各ノ
ード番号に対応した演算処理装置1には同一番号
を付している。番号のない処理装置1は、タスク
が与えられていないことを示す。
このように、分割統治法をはじめとして、処理
形態が木構造を形成するアルゴリズムの並列実行
においては、通常、木の1つのノードの処理を1
つの演算処理装置に割り当て、親子の関係にある
ノードを隣接する演算処理装置に割り当てる。
しかし、第1図bに示す配列構造結合系では、
演算処理装置の間で割り当てノード数が不均一と
なり、負荷の不平衡が生じる欠点がある。また、
第1図cに示す対称型木構造結合系においては、
与えられた問題が一般には非対称木構造を形成し
ており、問題の構造と結合系の構造との間に不整
合が生じ、しかも1台の演算処理装置に対して複
数ノードを割り当てることが不可能であるため、
演算処理装置を十分に稼動させるとができない欠
点がある。
本発明の目的は、これらの従来の欠点を除去す
るため、演算処理装置間での負荷の不平衡をなく
し、種々の処理構造に適合できるような柔軟な構
造を有するデータ転送装置を提供することにあ
る。
本発明のデータ転送装置は、直接あるいは演算
処理装置を介して他に結合された複数のデータ入
力部とデータ出力部を備え、該データ出力部に接
続された演算処理装置の負荷状態を識別し、軽負
荷のものを選択して独立転送動作する複数個のス
イツチ・モジユールをアレイ状に配列し、タスク
を発生した演算処理装置と該タスクが割り付けら
れた演算処理装置との相対的位置関係を示すコー
ドを転送経路情報として、1個以上のスイツチ・
モジユールを経由し、パケツト・データを転送す
ることを特徴としている。
また、タスクが割り付けられた演算処理装置か
らタスクを発生した演算処理装置に返送データを
送出する場合、後者と前者の演算処理装置の相対
的位置関係を示すコードのビツト順を逆転したも
のを反送経路情報として、転送時の処理と同一の
処理によりパケツト・データを返送することを特
徴としている。
以下、本発明の実施例を、図面により説明す
る。
第2図は、本発明の実施例を示すデータ転送系
を備えた計算機システムの全体構成図である。
第2図において、データ転送系は、スイツチ・
モジユール2と一方向性の転送路4,5の集合体
から構成される。縦横に規則的に結合されたスイ
ツチ・モジユール2は、単純な制御方式により実
現でき、かつLSI化が可能であり、また転送路
4,5に接続された演算処理装置3のうちの軽負
荷のものを選択する機能を有する。これらのスイ
ツチ・モジユール2によつて、物理的には隣接結
合構造を形成しているが、論理的には木構造形態
を実現することができる。また、各スイツチ・モ
ジユール2は、軽負荷の演算処理装置3を選択す
るモード(サーチ・モード)と、指定された演算
処理装置3にデータを転送するモード(トランス
フア・モード)の2つのモードで動作し、各演算
処理装置3とともに独立して動作する。
スイツチ・モジユール2と演算処理装置3間、
およびスイツチ・モジユール2相互間は、データ
転送線と制御線からなる転送路4,5を介して接
続される。第2図に示すように、スイツチ・モジ
ユール2と演算処理装置3間は、互いに隣接する
ものどうしで接続されるのに対して、スイツチ・
モジユール2相互間は、遠距離のものどうしで斜
方向に貫通して接続される。なお、演算処理装置
3を経由する転送路は、上下と左右方向のみであ
り、斜め方向の転送路(スイツチ・モジユール2
相互間を結合する)は演算処理装置3を経由しな
い。したがつて、第2図では、演算処理装置3を
経由しているように見える斜方向の転送路は、演
算処理装置3の裏を迂回している。
いま、スイツチ・モジユール2の総数をN(第
2図ではN=16)とすると、Nを法として計算し
たスイツチ・モジユール2間の番号の差をdとし
たとき、Nとdが互いに素となるスイツチ・モジ
ユール2相互間を接続する。第2図では、d=7
としているので、(1)―(8)、(2)―(9)、(3)―(10)、(4)

(11)、……(9)―(16)の各番号のものがそれぞれ接
続される。
第3図は、第2図のデータ転送系で用いられる
転送単位のパケツトの構成図である。
本実施例におけるデータ転送系の転送形態は、
パケツト転送である。第3図に示すように、パケ
ツトは、パケツト・ヘツダ6とパケツト本体7か
ら構成されており、パケツト幅を転送路4,5の
データ転送幅に一致させて、これを語と呼ぶ。つ
まり、パケツトは語の集団を形成しており、パケ
ツト長がパケツトを構成する語数である。ここで
は、パケツト長は、固定長のものを扱うものとす
る。なお、パケツト・ヘツダ6の先頭の1語は、
転送経路情報のエリア8である。
本発明のデータ転送装置では、次の各機能をス
イツチ・モジユール2に備えることにより、演算
処理装置の負荷状態を常時観察して、スイツチ・
モジユール2間でパケツトの転送を行い、軽負荷
の演算処理装置3に処理依類パケツトを動的に導
くものである。すなわち、スイツチ・モジユール
2は、(1)タスクの依頼先となる軽負荷演算処理装
置3の動的な決定、(2)タスクを依頼する処理依頼
パケツトの転送、(3)処理依頼パケツトに対する依
頼側への返送パケツトの転送、の各機能を具備し
て、(1)サーチ・モードと(2)トランスフア・モード
の2つのモードにしたがつてパケツトを転送す
る。
サーチ・モードは、処理依頼先を動的に定める
ための転送モードであり、トランスフア・モード
は、転送先がすでに定まつている場合の転送モー
ドである。
第2図において、処理依頼パケツトの転送には
転送路4を使用し、返送パケツトの転送には転送
路5を使用する。
あるスイツチ・モジユール2からの処理依頼デ
ータが複数のパケツトになる場合、これらのパケ
ツトは、すべて同一の演算処理装置3に転送する
必要がある。その場合のスイツチ・モジユール2
の手順は、次のようになる。
(1)先ず、1番目の処理依頼パケツトをサーチ・
モードで転送し、転送先と転送経路を決定する。
(2)次に、この転送経路情報を返送パケツトに組み
立て、トランスフア・モードで依頼元方向に転送
する。(3)次に、パケツト・ヘツダの第1語にこの
転送経路情報を挿入した2番目以降の処理依頼パ
ケツトをトランスフア・モードで依頼先方向に転
送する。(4)依頼パケツトの処理が終了すると、処
理結果を依頼元に返送するが、そのときはトラン
スフア・モードで転送する(これも返送パケツト
である)。
第4図は、本発明の実施例を示すスイツチ・モ
ジユールの構成図である。
第4図に示すように、スイツチ・モジユール2
は、入力回路9,14、出力回路10,13、負
荷表示回路15および内部転送路11,12から
構成される。
第2図より明らかなように、あるスイツチ・モ
ジユール2に注目すると、そのスイツチ・モジユ
ール2からの処理依頼パケツトが送られる演算処
理装置3は左方向と下方向の2個であり、またそ
のスイツチ・モジユール2に処理依頼パケツトを
送る演算処理装置3′は右方向と上方向の2個で
ある。また、そのスイツチ・モジユール2からの
処理依頼パケツトが送られる他のスイツチ・モジ
ユール2′は1つであり、そのスイツチ・モジユ
ール2に処理依頼パケツトを送るスイツチ・モジ
ユール2′は1つである。
第4図において、出力回路13に接続される2
本の転送路4、入力回路14に接続される2本の
転送路5、および負荷表示回路15に接続される
2本の制御線は、このスイツチ・モジユール2か
らの処理依頼パケツトが到着する側の2つの演算
処理装置3に結合される。一方、入力回路9に接
続される2本の転送路4、出力回路10に接続さ
れる2本の転送路5は、このスイツチ・モジユー
ル2に処理依頼パケツトを発送する側の2つの演
算処理装置3′に結合される。
入力回路9,14、出力回路10,13は、
LSI化の際のリピータビリテイを考慮して、いず
れも同一構成とする。また、処理表示回路15
は、2個の演算処理装置3の負荷状態を、装置ご
とにそれぞれ過負荷、軽負荷の2つの状態で表示
する。
入力回路9は、転送モードにより動作が異なる
が、入力回路14は返送パケツトの転送に用いる
ため、常にトランスフア・モードにより動作す
る。したがつて、入力回路9がサーチ・モードで
動作するときには、処理表示回路15からの信号
線16を利用するが、入力回路14がトランスフ
ア・モードで動作するときには、信号線16を利
用しない。
第5図は、第3図におけるサーチ・モード時と
トランスフア・モード時の転送経路情報を示す
図、第6図は第4図における入力回路と出力回路
の位置関係を符号化した図、第7図は第2図にお
けるパケツトの転送過程を示す図である。
(1) 先ず、サーチ・モード時の動作を説明する。
前段のスイツチ・モジユール2から演算処理
装置3および転送路4を介してパケツト・デー
タの処理依頼が入力した場合、入力回路9は処
理表示回路15の状態を参照して、いずれの演
算処理装置3も過負荷でなければ、それらのう
ちの任意の1個に対応する出力回路13を選択
し、また、いずれか一方が過負荷でなければ、
それに対応する出力回路13を選択し、またい
ずれも過負荷であれば、このスイツチ・モジユ
ール2に接続された演算処理装置3への処理依
頼は無理であると判断して、他の演算処理装置
3に処理依頼を行うために、他のスイツチ・モ
ジユール2′に対応する出力回路13を選択す
る。ただし、後述するように、前段のスイツ
チ・モジユール2で、転送経路情報の追加によ
る転送経路情報エリア8のあふれが検出された
場合には、たとえ負荷表示回路15が両演算処
理装置3ともに過負荷を表示していても、入力
回路9は、演算処理装置3に接続されているい
ずれか一方の出力回路13を選択することにな
る。
第5図aはサーチ・モードにおける転送経路
情報のビツト・パターンであり、第5図bはト
ランスフア・モードにおける処理依頼パケツト
と返送パケツトの転送経路情報のビツト・パタ
ーンであつて、転送時には矢印方向に進行す
る。
第5図aにおいて、処理依頼パケツトが作成
された時点では、転送経路情報エリア8は全ビ
ツトが“0”の初期状態にある。
なお、スイツチ・モジユール2において、入
力回路iと出力回路jの位置関係を、第6図
に示すように対応づけて、それぞれ2ビツトで
符号化しておく。
入力回路9は、サーチ・モード時の転送を行
う際に、パケツト・ヘツダの転送経路情報に追
加を行う。前段からのパケツト・データが入力
回路9に入力したときには、第5図a上段に示
すように、エリア8の左端から順に旧転送経路
情報T0(ak……a2,a1)が挿入され、残りのビ
ツト位置には“0”が詰められている。入力回
路9による追加の操作は、第5図a下段に示す
ように、旧転送経路情報T0を2ビツトだけ右
にシフトし、第6図の位置関係に対応する2ビ
ツトの追加情報ak+2、ak+1を左端に詰めること
によつて行われる(新転送経路情報はT1)。
転送経路情報エリア8のあふれは、シフト後
の空きビツト、つまり“0”が詰められている
ビツトが残り2ビツトになつたときに検出され
る。すなわち、パケツトが1個のスイツチ・モ
ジユール2を経由するごとに、エリア8の左端
に2ビツトずつ追加され、全体の情報が右にシ
フトされていくため、複数個のスイツチ・モジ
ユール2を経由するうちに、エリア8のあふれ
が検出することになる。入力回路9は、前段の
スイツチ・モジユール2があふれを検出した場
合でも、残り2ビツトの“0”を使つて転送経
路情報の追加を上述のように行う。
(2) 次に、トランスフア・モード時の動作につい
て説明する。
サーチ・モード時に決定された転送経路情報
から一意的に出力回路13,10が選択できる
ように、入力回路9,14はいずれも第6図に
示す符号表を具備している。第6図から明らか
なように、入力回路iに対する出力回路j
符号と、入力回路′jに対する出力回路′i
符号の関係は、ビツト順序を逆転した関係にあ
り、ある処理依頼パケツトを転送すると、それ
に対する返送パケツトは同一経路で逆方向に転
送されることになる。したがつて、トランスフ
ア・モード時の転送経路情報のうち処理依頼パ
ケツトの場合には、第5図b上段に示すよう
に、サーチ・モード時に決定された転送経路情
報Tをそのビツト順序のまま右詰めして送出す
る。また、返送パケツトの場合には、第5図b
下段に示すように、処理依頼パケツト転送のと
きのビツト順序を逆転した転送経路情報T′を
作り、これをエリア8に右詰めして送出する。
なお、エリア8の左側の余つたビツト位置に
は、“0”が詰め込まれる。
第7図では、タスクを発生した演算処理装置
3―1から3個のスイツチ・モジユール2―
1,2―2,2―3を経由してタスクを割り付
けられた演算処理装置3―2に処理転送パケツ
トを転送する場合、および返送パケツトを転送
する場合を示している。
実線矢印の経路で、処理依頼パケツトが転送
され、鎖線矢印の経路で、返送パケツトが転送
されるが、各スイツチ・モジユール2―1,2
―2,2―3の入力回路9は、右から順に2ビ
ツトごとの符号を見るだけで、一意的に出力回
路13を選択することができる。そして、スイ
ツチ・モジユール相互間の転送においては、パ
ケツトを受け取るごとに転送経路情報を2ビツ
ト右にシフトすることにより、入力回路9は転
送経路情報の右端2ビツトを見るだけで出力回
路13の選択が可能である。すなわち、各スイ
ツチ・モジユール2―1,2―2,2―3の順
序でサーチ・モード時に定められた符号が右端
よりa1a2,a3a4,a5a6と2ビツトごとに挿入さ
れているので、各スイツチ・モジユールは、前
のスイツチ・モジユールに対応する2ビツトを
シフトすることにより、自分の符号が右端に表
われる。返送パケツトの場合には、転送経路情
報が逆転して、スイツチ・モジユール2―3,
2―2,2―1の順序で右端よりa6,a5,a4
a3,a2,1と2ビツトごとに配列されており、
かつ前述のように符号関係を逆転した関係にあ
るため、各スイツチ・モジユールは、前のスイ
ツチ・モジユールに対応する2ビツトをシフト
することにより、自分の符号が右端に表われ
る。
なお、第4図の出力回路10,13は、転送
モードに関係なく、3つの入力回路9,14か
らの転送要求を調整して、演算処理装置3また
はスイツチ・モジユール2にパケツトを送出す
る。
第8図は、本発明の実施例を示す入力回路と
出力回路の詳細ブロツク図である。
入力回路9,14の制御回路18は、前段か
ら到達したパケツトの転送モードをパケツトご
とに保持し、パケツトの転送モードに応じて制
御を行う。
先ず、サーチ・モード時には、転送経路決定
回路19が、負荷表示回路15の状態と、前段
スイツチ・モジユール2′からの転送経路情報
エリアのあふれを示す信号(OVF)によつて、
分配回路20の出力線を決定する。また、転送
経路付加回路シフタ21は、転送経路付加回路
として動作する。制御回路18は、到達したパ
ケツトのあふれ信号(OVF)をパケツトごと
に保持する。あふれ信号(OVF)の有無は、
パケツトの第1語(転送経路情報)がバツフア
22に入力すると同時に識別できるため、有の
場合には転送経路決定回路19からの信号を待
たずに、その時点で分配回路20の出力線が決
定される。制御回路18は、パケツトの第1語
が到達後に次段のスイツチ・モジユール2′ま
たは演算処理装置3に付して、このパケツトの
転送要求信号(req)と転送モード信号
(mode)を同時に送出する。これらの信号
(req)(mode)は、分配回路20、内部転送路
11、出力回路13のアービタ23を経由し
て、次段に伝搬される。この転送要求信号
(req)に対する応答信号(ack)が戻つてくる
と、出力回路13の分配回路24、内部転送路
11、選択回路25を経由して制御回路18に
転送されるので、制御回路18はパケツトの転
送を開始する。なお、分配回路24の出力線と
選択回路25の入力線は、それぞれアービタ2
3の入力線と、分配回路20の出力線に対応し
て決定される。
制御回路18は、パケツト転送に際して、そ
の第1語(転送経路情報)がバツフア22から
転送経路付加回路シフタ21およびあふれ検出
回路26を経由するように、また、第2語以降
がバツフア22からバス・ドライバ27を経由
するように、インバータを介して切り換えるこ
とにより制御する。このとき、転送経路付加回
路シフタ21は、第5図aに示すような転送経
路情報の追加を行う。追加情報(ak+1、ak+2
は、第8図に示す転送経路決定回路19内で第
6図の符号関係を記憶するメモリを参照し、転
送経路付加回路シフタ21に送出することによ
つて得られる。また、あふれ検出回路26は、
転送経路情報のエリアの右端4ビツトを調べ、
1個でも“0”以外のビツトがあるときはあふ
れ信号(OVF)を出力する。これによつて、
次段のスイツチ・モジユール2′では、パケツ
トの第1語が到達すると同時に、あふれ信号
(OVF)が検出される。
このパケツトの転送終了後、制御回路18
は、転送要求信号(req)の送出を止めて、転
送シシーケンスを終了する。
また、転送要求信号(req)に漸する応答信
号(ack)は、バツフア22が一杯になつてい
ない限り要求信号(req)の入力直後に制御回
路18から送出する。バツフア22が一杯にな
つているときは、バツフア22に空きが生じ次
第送出する。
次に、トランスフア・モード時には、転送経
路選択回路28内に、到達したトランスフア・
モードのパケツトの第1語の右端2ビツトがパ
ケツトごとに保持されるので、分配回路20の
出力線は、転送経路選択回路28によつて決定
される。また、転送経路付加回路シフタ21は
シフタとして動作し、あふれ検出回路26は動
作しない。すなわち、バツフア22からのパケ
ツトの第1語だけ転送経路付加回路シフタ21
を経由し、第2語以降はバス・ドライバ27を
経由して分配回路20より出力される。転送経
路付加回路シフタ21では、転送経路情報の2
ビツトが右シフトされる。
トランスフア・モード時のその他の転送シー
ケンスは、サーチ・モード時と同一である。
いずれの転送モードの場合でも、パケツトの
第1語がバツフア22に到達していれば、分配
回路20の出力線が決定できるので、バツフア
22に複数個のパケツトがある場合、制御回路
18は先頭のパケツトの転送シーケンス終了直
後に、次のパケツトの転送シーケンスに移る。
返送パケツトの送出の場合も全く同一の処理が
行われる。
このように、各スイツチ・モジユールは、バ
ツフア22を具備して独立動作し、パケツト単
位でデータ転送を行うため、並列計算機システ
ムでは高度なパイプライン処理が可能となり、
これにより高いスループツトが得られる。ま
た、パケツト転送先指定コードは、往路と復路
とでビツト順を逆転するので、送り元あるいは
送り先を一意的に定めることができ、スイツ
チ・モジユールでの転送制御を単純化すること
ができる。
さらに、軽負荷の演算処理装置3をサーチす
る場合、軽送経路情報エリアにあふれが生じた
ときには、あふれを検出したスイツチ・モジユ
ールの次段のスイツチ・モジユールにおいて、
強制的に演算処理装置3を選択するので、回路
構成が単純となり、LSI化が容易となる。
以上説明したように、本発明によれば、処理依
頼パケツトの転送先を演算処理装置の負荷に応じ
て動的に選択できるので、演算処理装置相互間で
の負荷の平衡化を図ることが可能である。特に、
実行形態が木構造を有するプログラムに対して、
従来の結合系では負荷の不平衡が生じているが、
本発明ではこれを簡単な方法で解決し、かつ軽負
荷の演算処理装置の選択に際して、全演算処理装
置にわたつてサーチできる結線構造を用いるの
で、負荷の局在化を防止でき、種々の処理構造に
適合させることができる。
【図面の簡単な説明】
第1図は従来の問題アルゴリズムの木構造およ
び並列処理計算機システムの転送系の構成図、第
2図は本発明の実施例を示すデータ転送系を備え
た計算機システムの全体構成図、第3図は第2図
のデータ転送系で用いる転送単位のパケツトの構
成図、第4図は本発明の実施例を示すスイツチ・
モジユールの構成図、第5図は第3図における転
送経路情報を示す図、第6図は第4図における入
力回路と出力回路の位置関係を符号化した図、第
7図は第2図におけるパケツトの転送過程を示す
図、第8図は本発明の実施例を示す入力回路と出
力回路の詳細ブロツク図である。 1,3,3′:演算処理装置、2,2′:スイツ
チ・モジユール、4,5:転送路、6:パケツ
ト・ヘツダ、7:パケツト本体、8:転送経路情
報のエリア、9,14:入力回路、10,13:
出力回路、11,12:内部転送路、15:負荷
表示回路、16:負荷表示回路からの信号線、1
8:制御回路、19:転送経路決定回路、20,
24:分配回路、21:転送経路付加回路シフ
タ、22:バツフア、23:アービタ、25:選
択回路、26:あふれ検出回路、27:バス・ド
ライバ、26:転送経路選択回路。

Claims (1)

  1. 【特許請求の範囲】 1 演算処理装置あるいは他のスイツチ・モジユ
    ールに接続された複数のデータ入力部とデータ出
    力部、および該データ出力部に接続された演算処
    理装置の負荷状態を識別して、軽負荷のものを選
    択し、上記データ入力部、出力部相互間を独立し
    て接続する手段を備えた複数個のスイツチ・モジ
    ユールをアレイ状に配列し、該スイツチ・モジユ
    ールを少なくとも1個経由して、タスクを発生し
    た演算処理装置と該タスクが割り付けられた他の
    演算処理装置との相対的位置関係を示すコードを
    転送経路情報としてパケツト・データを転送する
    ことを特徴とするデータ転送装置。 2 演算処理装置あるいは他のスイツチ・モジユ
    ールに接続された複数のデータ入力部とデータ出
    力部、および該データ出力部に接続された演算処
    理装置の負荷状態を識別して、軽負荷のものを選
    択し、上記データ入力部、出力部相互間を独立し
    て接続する手段を備えた複数個のスイツチ・モジ
    ユールをアレイ状に配列し、タスクが割り付けら
    れた演算処理装置からタスクを発生した演算処理
    装置に返送データを送出する際には、後者と前者
    の演算処理装置の相対的位置関係を示すコードの
    ビツト順を逆転したものを返送経路情報として、
    転送時の処理と同一の処理によりパケツト・デー
    タを返送することを特徴とするデータ転送装置。
JP56098798A 1981-06-25 1981-06-25 Data transferring device Granted JPS57212565A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56098798A JPS57212565A (en) 1981-06-25 1981-06-25 Data transferring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56098798A JPS57212565A (en) 1981-06-25 1981-06-25 Data transferring device

Publications (2)

Publication Number Publication Date
JPS57212565A JPS57212565A (en) 1982-12-27
JPH0136139B2 true JPH0136139B2 (ja) 1989-07-28

Family

ID=14229368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56098798A Granted JPS57212565A (en) 1981-06-25 1981-06-25 Data transferring device

Country Status (1)

Country Link
JP (1) JPS57212565A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661079B2 (ja) * 1984-12-27 1994-08-10 株式会社東芝 デ−タ処理装置
JPS6293743A (ja) * 1985-10-21 1987-04-30 Agency Of Ind Science & Technol 並列計算機システム

Also Published As

Publication number Publication date
JPS57212565A (en) 1982-12-27

Similar Documents

Publication Publication Date Title
US5175733A (en) Adaptive message routing for multi-dimensional networks
US4933933A (en) Torus routing chip
KR102803151B1 (ko) 시스템 온 칩의 인터커넥트 패브릭 내에서 소스 기반 라우팅을 구현하기 위한 절차
US4833468A (en) Layered network
EP0197103B1 (en) Load balancing for packet switching nodes
US5878227A (en) System for performing deadlock free message transfer in cyclic multi-hop digital computer network using a number of buffers based on predetermined diameter
JP2817770B2 (ja) パケットの経路指定デッドロック回避方法及び装置
US5675736A (en) Multi-node network with internode switching performed within processor nodes, each node separately processing data and control messages
US5502816A (en) Method of routing a request for a virtual circuit based on information from concurrent requests
KR100259276B1 (ko) 대역폭확장이 가능한 상호연결망
JPH08185380A (ja) 並列計算機
US4984237A (en) Multistage network with distributed pipelined control
US6065063A (en) Deadlock avoidance method in a computer network
CN111901257B (zh) 一种交换机、报文转发方法及电子设备
US6263415B1 (en) Backup redundant routing system crossbar switch architecture for multi-processor system interconnection networks
US6597692B1 (en) Scalable, re-configurable crossbar switch architecture for multi-processor system interconnection networks
EP0244443A1 (en) Communication network for multiprocessor packet communication
US5825773A (en) Switching system for transferring broadcast packet held in broadcast buffer received from input port to output ports according to the state of each output port
CA2117506C (en) Return address adding mechanism for use in parallel processing system
JPH0136139B2 (ja)
US5553078A (en) Communication control system between parallel computers
JPH06266684A (ja) プロセッサ間ルーティング方式
US8224987B2 (en) System and method for a hierarchical interconnect network
US6055607A (en) Interface queue with bypassing capability for main storage unit
JPS63257052A (ja) マルチプロセツサシステム