JPH0136285B2 - - Google Patents

Info

Publication number
JPH0136285B2
JPH0136285B2 JP13357080A JP13357080A JPH0136285B2 JP H0136285 B2 JPH0136285 B2 JP H0136285B2 JP 13357080 A JP13357080 A JP 13357080A JP 13357080 A JP13357080 A JP 13357080A JP H0136285 B2 JPH0136285 B2 JP H0136285B2
Authority
JP
Japan
Prior art keywords
channel
broadcast
channels
division ratio
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP13357080A
Other languages
Japanese (ja)
Other versions
JPS5758412A (en
Inventor
Tatsuaki Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP13357080A priority Critical patent/JPS5758412A/en
Publication of JPS5758412A publication Critical patent/JPS5758412A/en
Publication of JPH0136285B2 publication Critical patent/JPH0136285B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 この発明は例えばテレビジヨン受像機等の電子
機器の選局装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a channel selection device for electronic equipment such as a television receiver.

近年、テレビジヨン受像機等に於いては選局方
式として電圧シンセサイザー方式や周波数シンセ
サイザー方式が採用されている。電圧シンセサイ
ザー方式はキー操作が1回であるのに対し、周波
数シンセサイザー方式は基本的には2回のキー操
作を必要とする。但し、周波数シンセサイザー方
式に於いても1回のキー操作で選局を可能とせし
める為に記憶素子を設けたものがある。しかし、
これは記憶操作、つまりプリセツトが非常に面倒
である。したがつて、電源を一且オフにし再びオ
ンにした時に再度面倒なプリセツトを必要としな
いようにする為に、記憶素子として高価な不揮発
性の記憶素子を使用するか、または揮発性の記憶
素子を用い、これを電源オフ時にバツテリー等に
よつてバツクアツプしなければならず、選局装置
の製造経費が上昇する欠点を有する。
In recent years, television receivers and the like have adopted a voltage synthesizer method or a frequency synthesizer method as a channel selection method. The voltage synthesizer method requires one key operation, whereas the frequency synthesizer method basically requires two key operations. However, some frequency synthesizer systems are provided with a memory element to enable channel selection with a single key operation. but,
This makes memory operations, or presets, extremely troublesome. Therefore, in order to avoid the need for troublesome presetting again when the power is turned off and then turned on again, an expensive non-volatile memory element is used as the memory element, or a volatile memory element is used. This has the disadvantage that it must be backed up by a battery or the like when the power is turned off, which increases the manufacturing cost of the tuning device.

この問題は、電源投入時、全チヤンネルを探索
し、放送があつたチヤンネルの選局データを順次
記憶していくチヤンネルサーチを行なえば解決す
ることができる。
This problem can be solved by performing a channel search, which searches all channels when the power is turned on and sequentially stores the selection data of the channels on which broadcasts occur.

しかし、この場合、チヤンネル番号の表示内容
の変化が問題となる。
However, in this case, changes in the display contents of channel numbers pose a problem.

すなわち、チヤンネルサーチでは、通常、5〜
6秒程度で1チヤンネルから62チヤンネルまでを
探索することができる。したがつて、このチヤン
ネルサーチの期間、チヤンネル番号の表示内容が
めまぐるしく変化することになる。これにより、
ユーザは視覚上煩わしさを感ずるとともに、チヤ
ンネル番号の表示機能が故障したのではないかと
いう不安に落ち入つてしまうことがある。特に、
カラーテレビジヨン受像機の場合、電源を投入し
てからCRTが暖まるまで、あるいは電源電圧が
安定化するまでの数秒間は、画面も不安定になる
ので、ユーザにとつては故障したのではないかと
いう不安感は一層大きくなる。
In other words, in channel search, usually 5~
You can search from 1 channel to 62 channels in about 6 seconds. Therefore, during this channel search period, the display content of the channel number changes rapidly. This results in
The user may experience visual annoyance and may become anxious about whether the channel number display function has malfunctioned. especially,
In the case of color television receivers, the screen will be unstable for a few seconds after the power is turned on until the CRT warms up or the power supply voltage stabilizes, so it may not be a malfunction to the user. The feeling of anxiety becomes even greater.

この発明は、上記の事情に対処すべくなされた
もので、電源投入に従つてチヤンネルサーチを行
なう場合、チヤンネル番号の表示内容がめまぐる
しく変化することにより、ユーザが視覚上の煩わ
しさを感じたり、表示機能が故障したのではない
かという不安感に落ち入つてしまうことを防止す
ることができる選局装置を提供することを目的と
する。
The present invention has been made to address the above-mentioned circumstances, and when performing a channel search upon power-on, the displayed content of channel numbers changes rapidly, causing visual annoyance to the user. To provide a channel selection device capable of preventing a person from becoming depressed due to a feeling of anxiety that a display function may have malfunctioned.

以下、図面を参照してこの発明の一実施例を詳
細に説明する。第1図は、PLL周波数シンセサ
イザー方式の選局装置を示すもので、11は希望
する放送チヤンネル番号を入力する為の入力部で
あり、例えば0〜9の数字あるいはA〜Lの文字
が付された選局キーが備えられている。12は制
御部であり、前記入力部11からのキー入力を処
理して後述するPLL回路部の分周比データを発
生する。13はPLL回路部を含む選局部である。
選局部13において、図示の回路がPLL回路部
である。ここで、1aは基準周波数発振器、2a
は位相比較器、3aはローパスフイルタ、4aは
電圧制御発振回路、5aは分周器である。また、
6aはアンテナである。14は電源投入検出回
路、15は信号検出回路、16は主電源スイツ
チ、17は記憶素子、18はチヤンネル表示部、
19は切換スイツチである。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings. Figure 1 shows a PLL frequency synthesizer type tuning device, and 11 is an input section for inputting the desired broadcast channel number, for example, numbers 0 to 9 or letters A to L are marked. It is equipped with a tuning key. Reference numeral 12 denotes a control section, which processes key inputs from the input section 11 and generates frequency division ratio data for a PLL circuit section, which will be described later. 13 is a tuning section including a PLL circuit section.
In the tuning section 13, the illustrated circuit is a PLL circuit section. Here, 1a is a reference frequency oscillator, 2a
is a phase comparator, 3a is a low-pass filter, 4a is a voltage controlled oscillation circuit, and 5a is a frequency divider. Also,
6a is an antenna. 14 is a power-on detection circuit, 15 is a signal detection circuit, 16 is a main power switch, 17 is a memory element, 18 is a channel display section,
19 is a changeover switch.

上記構成に於いては、2回のキー操作による従
来の選局操作と一回のキー操作による選局操作の
両方が可能で、これらの操作モードの切換は切換
スイツチ19によつてなされる。
In the above configuration, both the conventional channel selection operation by two key operations and the one channel selection operation by one key operation are possible, and switching between these operation modes is performed by the changeover switch 19.

まず、前者について説明するに、選局キー(1)〜
(9)、(0)を例えば、0−1、0−6、1−2と
いうように2回操作することにより、希望する放
送チヤンネル番号を入力すると、制御部12はこ
の放送チヤンネル番号に対応した分周比データを
導出し、これをPLL回路部の分周器5aに供給
する。この分周比データに基づいて電圧制御発振
回路4aの発振周波数が分周され、基準周波数発
振器1aからの基準信号を用いて位相比較器2a
で位相比較される。この位相比較出力はローパス
フイルタ3aで平滑され、電圧制御発振回路4a
に制御電圧として供給される。これによりこの電
圧制御発振回路4aの発振周波数は希望放送チヤ
ンネルを受信するのに充分な値まで変化し、図示
しない混合器に局部発振信号として供給される。
これにより希望放送チヤンネルが受信される。
First, to explain the former, select key (1) ~
(9), (0) twice, for example, 0-1, 0-6, 1-2, to input the desired broadcast channel number, the control unit 12 will respond to this broadcast channel number. The divided frequency division ratio data is derived and supplied to the frequency divider 5a of the PLL circuit section. The oscillation frequency of the voltage controlled oscillation circuit 4a is divided based on this frequency division ratio data, and the reference signal from the reference frequency oscillator 1a is used to generate the phase comparator 2a.
The phase is compared. This phase comparison output is smoothed by a low pass filter 3a, and is smoothed by a voltage controlled oscillation circuit 4a.
is supplied as a control voltage. As a result, the oscillation frequency of the voltage controlled oscillation circuit 4a changes to a value sufficient to receive the desired broadcast channel, and is supplied as a local oscillation signal to a mixer (not shown).
As a result, the desired broadcast channel is received.

次に後者について説明する。主電源スイツチ1
6が投入されると、電源投入検出回路14から電
源投入検出信号が制御部12に供給される。する
と、制御部12は全放送チヤンネルの分周比デー
タを所定期間内に順次導出する。この場合、分周
比データは例えば全放送チヤンネルの最低チヤン
ネル(日本のテレビジヨン放送の場合1チヤンネ
ル)から最高チヤンネル(日本のテレビジヨン放
送の場合62チヤンネル)まで順次高い放送チヤン
ネルを選局するように導出され、分周器5aに供
給される。選局部13に於いては、分周器5aに
供給される分周比データの変化に追従して順次局
部発振周波数が変化し、最低チヤンネルから順次
高い放送チヤンネルが受信されて行く。
Next, the latter will be explained. Main power switch 1
6 is turned on, a power-on detection signal is supplied from the power-on detection circuit 14 to the control section 12 . Then, the control unit 12 sequentially derives frequency division ratio data for all broadcast channels within a predetermined period. In this case, the frequency division ratio data is such that, for example, the highest broadcast channels are selected from the lowest channel of all broadcast channels (channel 1 in the case of Japanese television broadcasts) to the highest channel (channel 62 in the case of Japanese television broadcasts). and is supplied to the frequency divider 5a. In the channel selection section 13, the local oscillation frequency is sequentially changed in accordance with the change in the frequency division ratio data supplied to the frequency divider 5a, and broadcast channels successively received from the lowest channel are received.

この時、信号検出回路15は順次変化する放送
チヤンネル中にテレビジヨン信号が有るか否かを
検出し、テレビジヨン信号が有る場合は「当該チ
ヤンネルにテレビジヨン信号有り」の検出信号を
制御部12に供給する。制御部12はこの検出信
号を得た時点で当該チヤンネルに放送有りと判別
し、当該チヤンネルの分周比データを記憶素子1
7に供給し、この記憶素子17の適当なアドレス
に記憶せしめる。
At this time, the signal detection circuit 15 detects whether or not there is a television signal in the broadcast channel that changes sequentially, and if there is a television signal, a detection signal indicating "there is a television signal on the channel" is transmitted to the control unit 12. supply to. When the control unit 12 receives this detection signal, it determines that there is a broadcast on the channel, and stores the division ratio data of the channel in the memory element 1.
7 and stored at an appropriate address in this storage element 17.

このようにして、電源投入時にテレビジヨン放
送の最低チヤンネルから最高チヤンネルまで探索
されて各チヤンネルに放送が有るか否かが判別さ
れ、「テレビジヨン信号有り」と判別されたチヤ
ンネルの分周比データが記憶素子17の適当なア
ドレスにそれぞれ記憶される。
In this way, when the power is turned on, a search is made from the lowest channel of television broadcasting to the highest channel, and it is determined whether or not there is broadcasting on each channel.The frequency division ratio data of the channel determined to be ``with television signal'' is determined. are respectively stored at appropriate addresses in the storage element 17.

なお、信号検出回路15に於けるテレビジヨン
信号の検出は、例えば映像回路系に於いてテレビ
ジヨン信号の同期信号を検出することによつて可
能である。
The television signal can be detected by the signal detection circuit 15 by, for example, detecting a synchronization signal of the television signal in the video circuit system.

この状態よりユーザが希望する放送チヤンネル
を選局する場合は次のようにしてなされる。
In this state, the user selects a desired broadcast channel as follows.

例えば前記入力部11の選局キー(1)〜(9)、(0)
はそれぞれ記憶素子17の各アドレスに対応づけ
られている。そこで、ユーザが選局キー(1)〜(9)、
(0)のいずれか1つを操作すると、制御部12
はこのキー入力を記憶素子17のアドレス入力に
変換し記憶素子17のアドレスとの照合を行な
い、合致したアドレスに格納されている分周比デ
ータを読み出し、分周器5aに供給する。これに
より、希望放送チヤンネルが受信される。
For example, the channel selection keys (1) to (9), (0) of the input section 11
are associated with each address of the storage element 17, respectively. Therefore, the user uses the channel selection keys (1) to (9),
When any one of (0) is operated, the control unit 12
converts this key input into an address input of the memory element 17, compares it with the address of the memory element 17, reads out the frequency division ratio data stored in the matched address, and supplies it to the frequency divider 5a. As a result, the desired broadcast channel is received.

なお、信号有りと判別された放送チヤンネルの
分周比データを、例えば選局キー(1)に対応した記
憶素子16のアドレスから順次選局キー(2)、(3)、
…に対応したアドレスへと格納するように構成す
れば、希望放送チヤンネルの選局時、この選局操
作が簡単となる。
Note that the frequency division ratio data of the broadcast channel determined to have a signal is sequentially stored, for example, from the address of the memory element 16 corresponding to the channel selection key (1) to the channel selection keys (2), (3),
If the configuration is such that the information is stored in an address corresponding to..., the channel selection operation becomes easy when selecting a desired broadcast channel.

後者として説明したような機能を有する選局装
置によれば、電源が投入されるたびに所定時間内
に自動的に最低放送チヤンネルから最高放送チヤ
ンネルまで選局され、「放送有り」と判別した放
送チヤンネルの分周比データだけが記憶素子17
に記憶せしめられる構成なので、面倒なプリセツ
ト調整が不要であるとともに、記憶素子17とし
て揮発性メモリを使用することができ装置の製造
経費の低減を図ることができる。しかも、希望す
る放送チヤンネルを選局する場合は複数の選局キ
ーのいずれか1つを操作するだけの1回のキー操
作で瞬時に希望放送チヤンネルを選局することが
できる。
According to a channel selection device having the function described as the latter, each time the power is turned on, the channel is automatically selected from the lowest broadcast channel to the highest broadcast channel within a predetermined time, and the broadcast that is determined to be "broadcast" is selected. Only the frequency division ratio data of the channel is stored in the memory element 17.
Since the configuration allows the data to be stored, there is no need for troublesome preset adjustment, and a volatile memory can be used as the storage element 17, thereby reducing the manufacturing cost of the device. Furthermore, when selecting a desired broadcast channel, the user can instantly select the desired broadcast channel by simply operating one of the plurality of channel selection keys.

また、選局操作方式として前述したような複数
の選局キーを設けておくのではなく、1個(ある
いは2個)の選局キーを設けておき、これを1回
操作するたびにチヤンネルを1つずつシフトして
ゆくいわゆるアツプダウン選局操作方式を採用し
た場合、放送が有るチヤンネル間でのみチヤンネ
ルシフトを行なわしめることができるので、選局
操作の迅速化を図り得ることができるとともに、
空チヤンネル受信時のノイズ音、ノイズ画面によ
る不快感を無くすることができる。
Also, instead of providing multiple channel selection keys as described above as a channel selection operation method, one (or two) channel selection keys are provided, and each time the channel is operated, the channel is changed. If a so-called up-down channel selection operation method in which channels are shifted one by one is adopted, channel shifts can be performed only between channels that are broadcasting, so it is possible to speed up the channel selection operation, and
It is possible to eliminate discomfort caused by noise sounds and noise screens when receiving an empty channel.

このような選局装置に於いて、この発明の特徴
とする点について説明する。
In such a channel selection device, the features of the present invention will be explained.

選局装置が1回のキー操作によつて希望放送チ
ヤンネルを選局可能なモードにある時、制御部1
2は電源を投入してから信号検出回路15より一
番最初の検出信号を得られた時点で、その最初の
検出信号に対応する放送チヤンネル番号のデータ
をチヤンネル表示部18に供給し、このチヤンネ
ル番号を表示せしめる。そして、さらに、この一
番最初に検出信号が得られたチヤンネルの番号表
示を、最高放送チヤンネルに放送が有るか否かの
判別が終了するまで保持せしめる。
When the channel selection device is in a mode where the desired broadcast channel can be selected by one key operation, the control unit 1
2, when the first detection signal is obtained from the signal detection circuit 15 after the power is turned on, data of the broadcast channel number corresponding to the first detection signal is supplied to the channel display section 18, and this channel is displayed. Display the number. Further, the number display of the channel from which the first detection signal was obtained is held until the determination as to whether or not there is a broadcast on the highest broadcast channel is completed.

これにより、各放送チヤンネルに放送が有るか
否かを探索する動作中に於いて、チヤンネル番号
の表示も同時に変化することによる視覚上の煩わ
しさを解消することができる。また、このように
チヤンネル番号の表示を固定化することにより、
ユーザがチヤンネル表示機能が故障したものと誤
認することを防止することができるので、ユーザ
に安心感を与えることができる。
This makes it possible to eliminate visual nuisance caused by the display of channel numbers changing simultaneously during the operation of searching for whether or not there is a broadcast on each broadcast channel. Also, by fixing the channel number display in this way,
Since it is possible to prevent the user from mistakenly assuming that the channel display function is malfunctioning, it is possible to give the user a sense of security.

なお、以上述べたような効果は、チヤンネルサ
ーチ時に、チヤンネル番号の表示を行なわないこ
とによつても得ることができる。しかし、この実
施例のように、特定のチヤンネル番号を表示する
構成によれば、チヤンネル番号を表示しない場合
と異なり、さらに、チヤンネル番号の表示機能が
正常に動作していることを確認することができる
効果も得ることができる。
Note that the above-described effects can also be obtained by not displaying the channel number during channel search. However, according to the configuration in which a specific channel number is displayed as in this embodiment, unlike the case where the channel number is not displayed, it is also possible to confirm that the channel number display function is operating normally. You can also get the desired effect.

第2図は制御部12の具体的構成の一例を示す
ものである。図中、121は入力処理回路、12
2は分周比計算回路、123は分周比設定回路、
124,125はスイツチ回路、126はフリツ
プフロツプ、127はデコーダ、128はラツチ
回路、129,130はリセツト回路である。
FIG. 2 shows an example of a specific configuration of the control section 12. In the figure, 121 is an input processing circuit;
2 is a frequency division ratio calculation circuit, 123 is a frequency division ratio setting circuit,
124 and 125 are switch circuits, 126 is a flip-flop, 127 is a decoder, 128 is a latch circuit, and 129 and 130 are reset circuits.

電源投入検出回路14より出力が得られると、
リセツト回路129,130によつて分周比計算
回路122、フリツプフロツプ126が初期状態
に設定される。この後、分周比計算回路122よ
り全放送チヤンネルの分周比データが順次計算さ
れ、分周比設定回路123よりスイツチ回路12
4に供給される。このスイツチ回路124は信号
検出回路15より検出出力が得られると、分周比
設定回路123から供給される分周比データを記
憶素子17に供給する。
When an output is obtained from the power-on detection circuit 14,
Reset circuits 129 and 130 set frequency division ratio calculation circuit 122 and flip-flop 126 to their initial states. Thereafter, the division ratio calculation circuit 122 sequentially calculates the division ratio data of all broadcast channels, and the division ratio setting circuit 123 calculates the division ratio data of all broadcast channels.
4. When the switch circuit 124 receives a detection output from the signal detection circuit 15, it supplies the frequency division ratio data supplied from the frequency division ratio setting circuit 123 to the storage element 17.

この場合、信号検出回路15の一番最初の出力
によつてフリツプフロツプ126の出力が反転す
る。これにより、「テレビジヨン信号有り」と判
別された1番最初の放送チヤンネルの分周比デー
タをデコーダ127で符号変換したチヤンネル番
号データがラツチ回路128に読み出されるとと
もに、スイツチ回路125が開状態となる。この
後、信号検出回路15より出力が得られても、フ
リツプフロツプ126の出力は変化しないので、
表示部18に於いては全放送チヤンネルの探索が
終了するまで、「テレビジヨン信号有り」と判別
された1番最初の放送チヤンネル番号の表示が保
持される。
In this case, the first output of the signal detection circuit 15 inverts the output of the flip-flop 126. As a result, the channel number data obtained by converting the code of the frequency division ratio data of the first broadcast channel determined to have a "television signal present" by the decoder 127 is read out to the latch circuit 128, and the switch circuit 125 is opened. Become. After this, even if an output is obtained from the signal detection circuit 15, the output of the flip-flop 126 does not change.
On the display unit 18, the display of the first broadcast channel number determined to be "television signal present" is maintained until the search for all broadcast channels is completed.

そして、ユーザが希望放送チヤンネルを選局す
る場合は、入力処理回路121は入力部11から
のキー入力をアドレス入力に変換する。スイツチ
回路124はこのアドレス入力に基づいて記憶素
子17のアドレスを指定し、ここに格納されてい
る分周比データを分周比設定回路123に供給す
る。分周比設定回路123はこの分周比データを
選局部13に供給する。これにより希望放送チヤ
ンネルが受信される。
When the user selects a desired broadcast channel, the input processing circuit 121 converts the key input from the input unit 11 into an address input. The switch circuit 124 specifies the address of the storage element 17 based on this address input, and supplies the frequency division ratio data stored here to the frequency division ratio setting circuit 123. The frequency division ratio setting circuit 123 supplies this frequency division ratio data to the tuning section 13. As a result, the desired broadcast channel is received.

この場合、入力処理回路121は入力部11か
らキー入力がある度にリセツト回路130を介し
てフリツプフロツプ126を初期状態に設定する
ので、ユーザがチヤンネルを変えるたびに表示部
18では当該チヤンネルの番号表示がなされる。
In this case, the input processing circuit 121 sets the flip-flop 126 to the initial state via the reset circuit 130 every time there is a key input from the input section 11, so that each time the user changes the channel, the display section 18 displays the number of the channel. will be done.

一方、切換スイツチ19を切り換えて選局装置
を従来の2キー操作モードに設定すると、入力処
理回路121は入力部11からのキー入力をチヤ
ンネルデータとして分周比計算回路122に供給
する。分周比計算回路122はこのチヤンネルデ
ータに基づいて分周比データを計算し、分周比設
定回路123より選局部13へ供給せしめる。こ
れにより希望放送チヤンネルが受信される。
On the other hand, when the changeover switch 19 is switched to set the channel selection device to the conventional two-key operation mode, the input processing circuit 121 supplies the key input from the input section 11 as channel data to the frequency division ratio calculation circuit 122. The frequency division ratio calculation circuit 122 calculates frequency division ratio data based on this channel data, and the frequency division ratio setting circuit 123 supplies the data to the tuning section 13. As a result, the desired broadcast channel is received.

ところで、前述したような機能を有する制御部
12は、演算回路や論理回路等の各種個別回路を
組み合わせて構成することもできるが、例えばマ
イクロコンピユータを用いて構成することもでき
る。
By the way, the control section 12 having the above-mentioned functions can be constructed by combining various individual circuits such as arithmetic circuits and logic circuits, but it can also be constructed using, for example, a microcomputer.

以下、制御部12にマイクロコンピユータを用
いた場合での構成例を述べる。第3図は、使用す
るマイクロコンピユータの一例を示すブロツク図
であり、1Aはマイクロコンピユータを駆動させ
るクロツクパルスを発生するタイミングゼネレー
タ、2Aは処理プログラムを格納する読出専用メ
モリ(以下ROMと記述)、3AはROMに格納さ
れたプログラムをアドレツシングするプログラム
カウンタ、4AはROMに格納された固定データ
をアドレツシングするデータカウンタ、5Aはプ
ログラムカウンタの退避エリアとして設けられた
スタツク、6Aは演算論理回路、7Aは処理のワ
ーキングエリアとして設けられた読出、書込可能
メモリ(以下RAMと記述)、8A,9Aはそれ
ぞれRAMのページおよびアドレスを指定するレ
ジスタ、10Aは論理演算処理を行うデータや処
理結果が入れられるアキユムレータ、11Aは処
理結果等の状態を示すステータスレジスタ、12
A〜15Aは出力ポートレジスタ、16A,17
Aは入出力ポートレジスタ、18A〜20Aは入
力ポートレジスタを示す。21Aはマイクロコン
ピユータ内部でのデータの授受を行なうバスライ
ンを示す。
An example of a configuration in which a microcomputer is used as the control unit 12 will be described below. FIG. 3 is a block diagram showing an example of a microcomputer used, in which 1A is a timing generator that generates clock pulses to drive the microcomputer, 2A is a read-only memory (hereinafter referred to as ROM) that stores a processing program, and 3A is a timing generator that generates clock pulses to drive the microcomputer. 4A is a data counter that addresses fixed data stored in ROM, 5A is a stack provided as a save area for the program counter, 6A is an arithmetic logic circuit, and 7A is a processing A readable and writable memory (hereinafter referred to as RAM) is provided as a working area for the , 8A and 9A are registers that specify RAM pages and addresses, respectively, and 10A is an accumulator that stores data and processing results for logical operation processing. , 11A is a status register indicating the status of processing results, etc.; 12
A~15A are output port registers, 16A, 17
A indicates an input/output port register, and 18A to 20A indicate input port registers. Reference numeral 21A indicates a bus line for exchanging data within the microcomputer.

このように構成されたマイクロコンピユータで
は、ROM2Aに書込むデータ(以下プログラム
と記述)により種々の動作を実行させることがで
きる。
The microcomputer configured in this way can perform various operations based on data (hereinafter referred to as a program) written in the ROM 2A.

第4図は、これらの処理機能を備えたマイクロ
コンピユータを使用して構成された選局システム
の一部分を示している。図中、21は希望放送チ
ヤンネルを選局する為のキーボードマトリツク
ス、22は電源投入検出回路、23は信号検出回
路、24はマイクロコンピユータ、25は前述し
たPLL回路部で1b,2b,3b,4b,5b,
6bはそれぞれ基準周波数発振器、位相比較器、
ローパスフイルタ、電圧制御発振回路、プリスケ
ーラー、分周器、26は記憶素子、27はチヤン
ネル表示用ワセグメントLEDを駆動する為のデ
コーダドライイバ、28はチヤンネルの10の桁表
示用の7セグメントLED、29は同じく1の桁
表示用の7セグメントLED、30はキー入力を
チヤンネルデータとして直接処理して分周比デー
タを発生するか、あるいはアドレス入力として処
理してメモリ素子26から情報を読み出すかを選
択するスイツチである。
FIG. 4 shows a portion of a channel selection system constructed using a microcomputer equipped with these processing functions. In the figure, 21 is a keyboard matrix for selecting a desired broadcast channel, 22 is a power-on detection circuit, 23 is a signal detection circuit, 24 is a microcomputer, and 25 is the aforementioned PLL circuit section 1b, 2b, 3b, 4b, 5b,
6b are a reference frequency oscillator, a phase comparator, and
Low-pass filter, voltage controlled oscillator, prescaler, frequency divider, 26 is a memory element, 27 is a decoder driver for driving the wasegment LED for channel display, 28 is a 7-segment LED for displaying the 10 digits of the channel , 29 is a 7-segment LED for displaying the 1 digit, and 30 is a display indicating whether key input is directly processed as channel data to generate division ratio data, or processed as address input to read information from memory element 26. It is a switch to select.

第5図は第3図のマイクロコンピユータの
ROM2Aのプログラムの一例の一部を示すフロ
ーチヤートである。このフローチヤートを簡単に
説明すると、ステツプ1で電源が投入され、これ
が最初の投入であるかどうかがステツプ2で判別
され、最初の投入であればステツプ3で全放送チ
ヤンネルの探索動作がなされていることを示すオ
ートサーチフラグが1に設定される。次にステツ
プ4でスタートチヤンネル(例えば1チヤンネ
ル)が設定され、ステツプ5でこの1チヤンネル
の分周比データが計算されステツプ6でこの分周
比データが分周器6bに供給される。分周比デー
タが分周器6bに供給されてから電圧制御発振回
路4bに於いて所望の局部発振周波数が得られる
までの引き込み時間を考慮して、プログラム上に
はステツプ7の待機時間カウント、つまり時間調
整のステツプが設けられている。時間調整が済み
所望の局部発振周波数が得られると、ステツプ8
でオートサーチフラグが1かどうかが判別され
る。今の場合、オートサーチフラグが1であるか
ら、次のステツプ9で1チヤンネルにテレビジヨ
ン信号が有るかどうかが判別される。この1チヤ
ンネルにテレビジヨン信号が有る場合は、ステツ
プ10で有信号フラグが1かどうかが判別される。
今の場合は最初のチヤンネルの探索であるから、
有信号フラグは1になつていない。したがつてス
テツプ11で1チヤンネルを示す表示データが
LED28,29に供給され、このチヤンネル番
号が表示される。次にステツプ12で有信号フラグ
が1に設定され、さらにステツプ13で1チヤンネ
ルの分周比データが記憶素子26に記憶される。
この記憶処理が終了するとステツプ14で再びオー
トサーチフラグが1かどうか判別される。今の場
合オートサーチフラグは1であるから、ステツプ
15でチヤンネルデータがインクリメントされ、ス
テツプ5で2チヤンネルの分周比データの計算が
なされる。この2チヤンネルにもテレビジヨン信
号があるとすると、有信号フラグは先の1チヤン
ネル探索時に1になつているので2チヤンネルの
表示はなされず、ステツプ10より直接ステツプ13
に移りこの2チヤンネルの分周比データが記憶素
子26に記憶される。そしてチヤンネル番号は3
チヤンネルにインクリメントされ、以下同様の動
作を繰り返す。
Figure 5 shows the microcomputer shown in Figure 3.
It is a flowchart showing part of an example of a program of ROM2A. To briefly explain this flowchart, the power is turned on in step 1, it is determined in step 2 whether this is the first power-on, and if it is the first power-on, a search operation for all broadcast channels is performed in step 3. An auto search flag is set to 1. Next, in step 4, a start channel (for example, 1 channel) is set, in step 5, frequency division ratio data for this 1 channel is calculated, and in step 6, this frequency division ratio data is supplied to frequency divider 6b. In consideration of the pull-in time from when the frequency division ratio data is supplied to the frequency divider 6b until the desired local oscillation frequency is obtained in the voltage controlled oscillation circuit 4b, the program includes the waiting time count in step 7, In other words, a time adjustment step is provided. When the desired local oscillation frequency is obtained after time adjustment, step 8
It is determined whether the auto search flag is 1 or not. In this case, since the auto search flag is 1, it is determined in the next step 9 whether or not there is a television signal on channel 1. If there is a television signal on this one channel, it is determined in step 10 whether the signal presence flag is 1 or not.
In this case, we are searching for the first channel, so
The signal presence flag is not set to 1. Therefore, in step 11, the display data indicating one channel is
The signal is supplied to LEDs 28 and 29, and this channel number is displayed. Next, in step 12, the signal flag is set to 1, and in step 13, the frequency division ratio data of one channel is stored in the storage element 26.
When this storage process is completed, it is determined again in step 14 whether the auto search flag is 1 or not. In this case, the auto search flag is 1, so step
In step 15, the channel data is incremented, and in step 5, the frequency division ratio data of two channels is calculated. Assuming that there is a television signal on these two channels, the signal presence flag was set to 1 when searching for the first channel, so the display of the second channel is not performed, and the process goes directly from step 10 to step 13.
Then, the frequency division ratio data of these two channels is stored in the storage element 26. And the channel number is 3
The channel is incremented, and the same operation is repeated thereafter.

一方、例えば1チヤンネルに信号が無い場合は
ステツプ16で有信号フラグが1かどうか判別され
るが、この場合当然有信号フラグが1でないの
で、ステツプ16からステツプ14へと移りチヤンネ
ルデータが2チヤンネルにインクリメントされ
る。この2チヤンネルにテレビジヨン信号がある
場合はステツプ11に於いて2チヤンネルの表示が
なされるとともに、ステツプ12で有信号フラグが
1に設定される。そして、次の3チヤンネルに信
号が有る場合はステツプ9からステツプ10を介し
てステツプ13に到り、逆にテレビジヨン信号が無
い場合はステツプ9よりステツプ16を介してステ
ツプ17に到る。このステツプ17に於いて探索中の
チヤンネルが62チヤンネル以上かどうかが判別さ
れるが、今の場合62チヤンネルより小さいのでス
テツプ14を介してステツプ15に移る。探索中の放
送チヤンネルが62チヤンネル以上の場合はステツ
プ18に移りオートサーチフラグがクリアされ、ス
テツプ14よりステツプ19に移り、ユーザが希望の
放送チヤンネルを選局可能な状態、つまり記憶素
子26から分周比データを読み出し可能な通常の
選局状態となる。一方、62チヤンネルにテレビジ
ヨン信号が有る場合はステツプ9よりステツプ
10、13、14を介してステツプ15に到り、チヤンネ
ルデータは63チヤンネルにインクリメントされ
る。この63チヤンネルには当然テレビジヨン信号
はないから、ステツプ9よりステツプ16、17、
18、14を介してステツプ19に到り、通常の選局状
態となる。
On the other hand, for example, if there is no signal on channel 1, it is determined in step 16 whether the signal presence flag is 1 or not.In this case, of course, the signal presence flag is not 1, so the process moves from step 16 to step 14, and the channel data is transferred to channel 2. is incremented to If there is a television signal on these two channels, the two channels are displayed in step 11, and the signal presence flag is set to 1 in step 12. If there is a signal in the next three channels, the process goes from step 9 to step 10 to step 13, and if there is no television signal, the process goes from step 9 to step 16 to step 17. In this step 17, it is determined whether the channel being searched is 62 channels or more, but in this case, since it is smaller than 62 channels, the process moves to step 15 via step 14. If the number of broadcast channels being searched is 62 or more, the process moves to step 18, where the auto-search flag is cleared, and the process moves from step 14 to step 19, where the user can select the desired broadcast channel, that is, it is separated from the memory element 26. The normal channel selection state is reached in which frequency ratio data can be read. On the other hand, if there is a television signal on channel 62, proceed from step 9.
Step 15 is reached via steps 10, 13, and 14, and the channel data is incremented to 63 channels. Of course, this channel 63 does not have a television signal, so from step 9, steps 16, 17,
Step 19 is reached via steps 18 and 14, and the normal channel selection state is reached.

通常の選局状態に於いては、ユーザが希望の放
送チヤンネルを指令するとステツプ19よりステツ
プ6、7、8を介してステツプ20に到り、指令し
た放送チヤンネルの番号がLED28,29で表
示される。そしてこの放送チヤンネルにテレビジ
ヨン信号が有る場合は選局が終了することにな
る。逆にテレビジヨン信号が無い場合はステツプ
19にて次のアドレスに格納されている分周データ
が読み出され、同様の動作がなされる。
In the normal channel selection state, when the user commands the desired broadcast channel, the program goes from step 19 to step 20 via steps 6, 7, and 8, and the number of the commanded broadcast channel is displayed on the LEDs 28 and 29. Ru. If there is a television signal on this broadcast channel, the channel selection ends. Conversely, if there is no television signal, step
At step 19, the frequency-divided data stored at the next address is read out and the same operation is performed.

なお、最近のテレビジヨン受像機は一般に本体
専用の副電源スイツチと、受像機全体の主電源ス
イツチを有する。したがつてステツプ2では主電
源スイツチが投入された時だけ、ステツプ3に移
り、副電源スイツチが投入された時はステツプ23
に移り、副電源スイツチを切る前の受信されてい
たチヤンネルの分周比データが読み出され、ステ
ツプ6に到る。
Incidentally, recent television receivers generally have a sub-power switch exclusively for the main body and a main power switch for the entire receiver. Therefore, in step 2, the process moves to step 3 only when the main power switch is turned on, and when the sub power switch is turned on, the process moves to step 23.
Then, the frequency division ratio data of the channel that was being received before the sub power switch was turned off is read out, and the process goes to step 6.

以上述べたようにこの発明によれば、チヤンネ
ルサーチ時に、チヤンネル番号を表示するととも
に、その表示内容を最初に放送有りと判別された
チヤンネルの番号に固定するようにしたので、視
覚上の煩わしさを無くすことができるとともに、
チヤンネル表示機能が故障したと誤認してしまう
ことを無くすことができ、さらに、チヤンネル表
示機能が正常に動作していることを確認できるよ
うにすることもできる。
As described above, according to the present invention, when searching for a channel, the channel number is displayed, and the displayed content is fixed to the number of the channel that is first determined to be broadcast, thereby eliminating visual nuisance. In addition to being able to eliminate
It is possible to avoid misunderstanding that the channel display function is malfunctioning, and it is also possible to confirm that the channel display function is operating normally.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係る選局装置の一実施例を
示すブロツク図、第2図は第1図の装置の要部の
具体的構成の一例を示すブロツク図、第3図は第
1図の装置の一部をマイクロコンピユータで実施
する場合のマイクロコンピユータのブロツク図、
第4図は第1図の装置の一部にマイクロコンピユ
ータを用いた場合のブロツク図、第5図はマイク
ロコンピユータの処理プログラムの一部を示すフ
ローチヤートである。 11……入力部、12……制御部、13……選
局部、14……電源投入検出回路、15……信号
検出回路、16……主電源スイツチ、17……記
憶素子、18……表示部。
FIG. 1 is a block diagram showing an embodiment of a channel selection device according to the present invention, FIG. 2 is a block diagram showing an example of a specific configuration of the essential parts of the device shown in FIG. 1, and FIG. A block diagram of a microcomputer when part of the device is implemented by a microcomputer,
FIG. 4 is a block diagram when a microcomputer is used as a part of the apparatus shown in FIG. 1, and FIG. 5 is a flowchart showing a part of the processing program of the microcomputer. 11... Input section, 12... Control section, 13... Tuning section, 14... Power-on detection circuit, 15... Signal detection circuit, 16... Main power switch, 17... Memory element, 18... Display Department.

Claims (1)

【特許請求の範囲】[Claims] 1 機器本体の電源が投入されると所定時間内に
全放送チヤンネルの最低チヤンネル(あるいは最
高チヤンネル)から順次高い(あるいは低い)チ
ヤンネルを自動的に選局して行き最高チヤンネル
(あるいは最低チヤンネル)まで選局可能な第1
の選局手段と、この第1の選局手段によつて全放
送チヤンネルを自動的に選局する過程に於いて各
放送チヤンネルに放送が有るか否かを判別し放送
が有る放送チヤンネルのみを該放送チヤンネルを
受信するのに必要な選局データに代えて記憶する
記憶手段と、この記憶手段によつて一番最初に放
送有りと判別された放送チヤンネルのチヤンネル
名を前記第1の選局手段による全放送チヤンネル
の選局動作が終了するまで表示せしめる表示手段
と、前記記憶手段により前記選局データの記憶が
終了してから希望放送チヤンネルの選局操作がな
された場合前記記憶手段より該希望放送チヤンネ
ルに対応した選局データを読み出して該放送チヤ
ンネルを選局する第2の選局手段とを具備した選
局装置。
1 When the device is powered on, it automatically selects channels from the lowest (or highest) of all broadcast channels to the highest (or lowest) channels within a specified period of time, up to the highest (or lowest) channel. The first channel that can be selected
In the process of automatically selecting all broadcast channels using the first channel selection means, it is determined whether each broadcast channel has broadcasts or not, and only the broadcast channels where there are broadcasts are selected. a storage means for storing the channel selection data necessary for receiving the broadcast channel, and a channel name of the broadcast channel that is first determined to be broadcast by the storage means, and the first channel selection data; a display means for displaying a desired broadcast channel until the selection operation of all broadcast channels by the means is completed; A channel selection device comprising: a second channel selection means that reads channel selection data corresponding to a desired broadcast channel and selects the broadcast channel.
JP13357080A 1980-09-25 1980-09-25 Channel selector Granted JPS5758412A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13357080A JPS5758412A (en) 1980-09-25 1980-09-25 Channel selector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13357080A JPS5758412A (en) 1980-09-25 1980-09-25 Channel selector

Publications (2)

Publication Number Publication Date
JPS5758412A JPS5758412A (en) 1982-04-08
JPH0136285B2 true JPH0136285B2 (en) 1989-07-31

Family

ID=15107892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13357080A Granted JPS5758412A (en) 1980-09-25 1980-09-25 Channel selector

Country Status (1)

Country Link
JP (1) JPS5758412A (en)

Also Published As

Publication number Publication date
JPS5758412A (en) 1982-04-08

Similar Documents

Publication Publication Date Title
US5650776A (en) Communication receiver having user configuration control functions
US4279035A (en) Channel number entry system
JPS6234287B2 (en)
EP0455821B1 (en) Receiver
US5101508A (en) Radio receiver
EP0521712B1 (en) Frequency selection method for a radio receiver
EP0141445B1 (en) Stand-alone functional apparatus comprising a micro-computer
JP2795801B2 (en) Channel selection method
HK1007649B (en) Frequency selection method for a radio receiver
US4403344A (en) Receiver having program reserving function
US5781123A (en) Operator control logging device for an electrical device
JPH0136285B2 (en)
US5465403A (en) Shortwave radio receiver with timer reception mode
KR0127764B1 (en) Method & apparatus for controlling the characteristics of camcorder
GB2043377A (en) Memory control circuits for radio frequency tuner
JPH0969758A (en) Receiver
JPH05205345A (en) Method of automatically setting timer reservation mode in vcr
JPS5818010B2 (en) Channel selection device
JPS6130339Y2 (en)
JPS6221103Y2 (en)
KR100383129B1 (en) Apparatus and method for designating initial channel of video equipment
KR960012016B1 (en) Short Skip Device and Method of Television Receiver
KR100189925B1 (en) How to display mode conversion selection error in composite
JP2962944B2 (en) Tuning preset method
JP3127521B2 (en) Broadcast receiver