JPH0136292B2 - - Google Patents
Info
- Publication number
- JPH0136292B2 JPH0136292B2 JP56036324A JP3632481A JPH0136292B2 JP H0136292 B2 JPH0136292 B2 JP H0136292B2 JP 56036324 A JP56036324 A JP 56036324A JP 3632481 A JP3632481 A JP 3632481A JP H0136292 B2 JPH0136292 B2 JP H0136292B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- access key
- unused
- logic
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
この発明はチヤネル多重方式のループ伝送シス
テムに関するものである。
テムに関するものである。
第１図はこの発明が適用されるループ伝送シス
テムの構成例を示すブロツク図で、１ａ，１ｂ，
１ｃはそれぞれ伝送装置で一般的にいずれか１つ
の伝送装置を意味するときは伝送装置１と記す。
２は伝送線、３は伝送線２上を矢印の方向に巡回
伝播するフレームを示し、図に示す例ではフレー
ム３はチヤネルCH０〜CH３の４個のデータ転
送チヤネルを含み、４は管理装置である。
テムの構成例を示すブロツク図で、１ａ，１ｂ，
１ｃはそれぞれ伝送装置で一般的にいずれか１つ
の伝送装置を意味するときは伝送装置１と記す。
２は伝送線、３は伝送線２上を矢印の方向に巡回
伝播するフレームを示し、図に示す例ではフレー
ム３はチヤネルCH０〜CH３の４個のデータ転
送チヤネルを含み、４は管理装置である。
第２図はフレーム３の構成を示すフオーマツト
図で、データ転送チヤネルCH０〜CH３の外に
フレーム同期語（以下SYNと略記する）がフレ
ームの先頭に置かれ、特別なビツトパターンを有
する語で伝送装置１と管理装置４ではこのビツト
パターンを検出してフレーム内のチヤネルの位置
及び当該チヤネル内のフイールドの位置を検出す
る。また各データ転送チヤネルには情報フイール
ドの他にアクセスキーＫを置きアクセスキーＫ
はたとえば１ビツトの信号で論理「０」のときは
当該チヤネルが未使用状態であつてアクセス可を
示し、論理「１」のときは当該チヤネルが使用さ
れていてアクセス不可の状態にあることを示す。
図で、データ転送チヤネルCH０〜CH３の外に
フレーム同期語（以下SYNと略記する）がフレ
ームの先頭に置かれ、特別なビツトパターンを有
する語で伝送装置１と管理装置４ではこのビツト
パターンを検出してフレーム内のチヤネルの位置
及び当該チヤネル内のフイールドの位置を検出す
る。また各データ転送チヤネルには情報フイール
ドの他にアクセスキーＫを置きアクセスキーＫ
はたとえば１ビツトの信号で論理「０」のときは
当該チヤネルが未使用状態であつてアクセス可を
示し、論理「１」のときは当該チヤネルが使用さ
れていてアクセス不可の状態にあることを示す。
多くの場合、伝送装置１と管理装置４とは並列
信号出力端子と並列信号入力端子とを有するシフ
トレジスタを備え伝送線２からそのシフトレジス
タの直列信号入力端子へは第２図に示すフレーム
の各ビツトが順次入力され所定のクロツクによつ
てシフトレジスタ内をシフトされてシフトレジス
タの直列信号出力端子から伝送線２へ出力され後
段の伝送装置１へ入力される。したがつて伝送線
２によつて減衰と波形歪とを受けた信号は伝送装
置１又は管理装置４の出力端では波形整形された
信号となる。伝送装置１は自己のシフトレジスタ
の並列信号出力端子から必要な情報を受信し、ま
たそのシフトレジスタの並列信号入力端子から転
送すべき情報をシフトレジスタへ入力し伝送線２
へ送出する。発着信アドレスは情報フイールド
に入れて送出する。
信号出力端子と並列信号入力端子とを有するシフ
トレジスタを備え伝送線２からそのシフトレジス
タの直列信号入力端子へは第２図に示すフレーム
の各ビツトが順次入力され所定のクロツクによつ
てシフトレジスタ内をシフトされてシフトレジス
タの直列信号出力端子から伝送線２へ出力され後
段の伝送装置１へ入力される。したがつて伝送線
２によつて減衰と波形歪とを受けた信号は伝送装
置１又は管理装置４の出力端では波形整形された
信号となる。伝送装置１は自己のシフトレジスタ
の並列信号出力端子から必要な情報を受信し、ま
たそのシフトレジスタの並列信号入力端子から転
送すべき情報をシフトレジスタへ入力し伝送線２
へ送出する。発着信アドレスは情報フイールド
に入れて送出する。
信号転送要求のある伝送装置１はアクセスキー
Ｋの論理を検査し論理「０」で当該チヤネルが未
使用状態にあることを示すアクセスキーＫを検出
すると、そのアクセスキーＫの論理を「１」にセ
ツトした上当該チヤネルを用いてデータを転送し
転送が終了するとそのチヤネルのアクセスキーＫ
の論理を「０」にもどす。
Ｋの論理を検査し論理「０」で当該チヤネルが未
使用状態にあることを示すアクセスキーＫを検出
すると、そのアクセスキーＫの論理を「１」にセ
ツトした上当該チヤネルを用いてデータを転送し
転送が終了するとそのチヤネルのアクセスキーＫ
の論理を「０」にもどす。
従来のデータ転送方法は上記のように行われる
のでフレーム３が伝送路２を巡回している間に雑
音等が原因となつてビツト誤りが起る場合があ
り、たまたま、いずれかのアクセスキーＫが論理
「０」であるべき所を論理「１」になつたとする
と、其後そのアクセスキーＫは論理「１」に保た
れたままとなりいずれの伝送装置１からもそのチ
ヤネルを使用できなくなり、伝送線２の転送能力
を低下させるという欠点があつた。
のでフレーム３が伝送路２を巡回している間に雑
音等が原因となつてビツト誤りが起る場合があ
り、たまたま、いずれかのアクセスキーＫが論理
「０」であるべき所を論理「１」になつたとする
と、其後そのアクセスキーＫは論理「１」に保た
れたままとなりいずれの伝送装置１からもそのチ
ヤネルを使用できなくなり、伝送線２の転送能力
を低下させるという欠点があつた。
この発明は従来の方法における上述の欠点を除
去するためになされたもので、誤つて論理「１」
となつたアクセスキーＫが当該チヤネルの使用状
態が継続している（この状態にあるチヤネルを閉
塞チヤネルという）ことを示していても、所定時
間後にはそのアクセスキーＫの論理を強制的に
「０」にして閉塞チヤネルを回復することができ
るデータ転送方法を提供することを目的とするも
のである。
去するためになされたもので、誤つて論理「１」
となつたアクセスキーＫが当該チヤネルの使用状
態が継続している（この状態にあるチヤネルを閉
塞チヤネルという）ことを示していても、所定時
間後にはそのアクセスキーＫの論理を強制的に
「０」にして閉塞チヤネルを回復することができ
るデータ転送方法を提供することを目的とするも
のである。
以下、図面についてこの発明の実施例を説明す
る。第３図はこの発明の一実施例を示すブロツク
図で、２ａ，２ｂは伝送線２の管理装置４への入
力端部分と出力端部分をそれぞれ示し、１０はシ
フトレジスタ、１１はバツフア、１２は同期回
路、１３はアクセスキー識別回路、１４はタイ
マ、１５は検出部、１６は回復部、１００〜１１
０はそれぞれ信号線である。
る。第３図はこの発明の一実施例を示すブロツク
図で、２ａ，２ｂは伝送線２の管理装置４への入
力端部分と出力端部分をそれぞれ示し、１０はシ
フトレジスタ、１１はバツフア、１２は同期回
路、１３はアクセスキー識別回路、１４はタイ
マ、１５は検出部、１６は回復部、１００〜１１
０はそれぞれ信号線である。
また第４図は第３図に示す回路の動作を説明す
るフローチヤートであり（400）〜（409）は各ス
テツプを示す。以下、第４図を用いて第３図の回
路の動作を説明する。
るフローチヤートであり（400）〜（409）は各ス
テツプを示す。以下、第４図を用いて第３図の回
路の動作を説明する。
(イ) ステツプ（409）において閉塞チヤネルをす
べて回復したことを確認した後、信号線１０１
の信号により、あるいはステツプ（400）にお
いて動作を開始するとき信号線１００の信号に
よりタイマ１４を起動する。
べて回復したことを確認した後、信号線１０１
の信号により、あるいはステツプ（400）にお
いて動作を開始するとき信号線１００の信号に
よりタイマ１４を起動する。
(ロ) タイマ１４が起動されると信号線１０２上の
信号論理が「１」となり検出部１５と回復部１
６は初期化され（ステツプ（402））検出部１５
内の表示フラグを全チヤネルが使用状態である
ことを示すように設定する。
信号論理が「１」となり検出部１５と回復部１
６は初期化され（ステツプ（402））検出部１５
内の表示フラグを全チヤネルが使用状態である
ことを示すように設定する。
(ハ) 伝送路２ａから管理装置４へSYN（フレーム
同期語）を先頭とし第２図に示すフレーム３が
到着しシフトレジスタ１０を通過すると、シフ
トレジスタ１０の並列信号出力端子から各チヤ
ネルのアクセスキーＫの内容が信号線１０３を
経由してバツフア１１に一時格能される。バツ
フア１１に格納されたアクセスキーＫの内容
は、信号線１０７によりアクセスキー識別回路
１３に入力される。アクセスキー識別回路１３
はアクセスキーＫの論理を調べ、論理「０」で
ある場合、信号線１０８によつてシフトレジス
タ１１を通過中のチヤネルが空き状態である事
を検出部１５に伝える（ステツプ（403））。
同期語）を先頭とし第２図に示すフレーム３が
到着しシフトレジスタ１０を通過すると、シフ
トレジスタ１０の並列信号出力端子から各チヤ
ネルのアクセスキーＫの内容が信号線１０３を
経由してバツフア１１に一時格能される。バツ
フア１１に格納されたアクセスキーＫの内容
は、信号線１０７によりアクセスキー識別回路
１３に入力される。アクセスキー識別回路１３
はアクセスキーＫの論理を調べ、論理「０」で
ある場合、信号線１０８によつてシフトレジス
タ１１を通過中のチヤネルが空き状態である事
を検出部１５に伝える（ステツプ（403））。
(ニ) 検出部１５ではアクセスキー識別回路１３か
らの信号線１０８による空きチヤネル通知と、
同期回路１２から信号線１０５を経由して伝達
され現在シフトレジスタ１０中にあるチヤネル
の番号を示す信号により、該当チヤネルの表示
フラグを未使用状態にセツトする（ステツプ
（404））。一たん未使用状態にセツトされた表示
フラグは次にステツプ（401）となるまではそ
の内容は変更されない。上記の動作はタイマ１
４が動作終了するまで（ステツプ（405））全チ
ヤネルに対して繰返される。
らの信号線１０８による空きチヤネル通知と、
同期回路１２から信号線１０５を経由して伝達
され現在シフトレジスタ１０中にあるチヤネル
の番号を示す信号により、該当チヤネルの表示
フラグを未使用状態にセツトする（ステツプ
（404））。一たん未使用状態にセツトされた表示
フラグは次にステツプ（401）となるまではそ
の内容は変更されない。上記の動作はタイマ１
４が動作終了するまで（ステツプ（405））全チ
ヤネルに対して繰返される。
(ホ) タイマ１４が停止すると（ステツプ（405））、
検出部１５はステツプ（406）に従い、表示フ
ラグが使用状態に設定されているチヤネル、つ
まり閉塞チヤネルが存在するか否かの調査を行
い閉塞チヤネルがなければステツプ（401）に
戻る。閉塞チヤネルがあれば信号線１０９を経
て回復部１６にこれを伝達する。
検出部１５はステツプ（406）に従い、表示フ
ラグが使用状態に設定されているチヤネル、つ
まり閉塞チヤネルが存在するか否かの調査を行
い閉塞チヤネルがなければステツプ（401）に
戻る。閉塞チヤネルがあれば信号線１０９を経
て回復部１６にこれを伝達する。
(ヘ) 回復部１６では信号線１０９により検出部１
５から閉塞チヤネルの情報が伝えられると、信
号線１０５によつて示されるチヤネルの番号、
すなわちシフトレジスタ１０中にあるチヤネル
の番号と閉塞チヤネルの番号が一致するか否か
を判別する（ステツプ（407））。
５から閉塞チヤネルの情報が伝えられると、信
号線１０５によつて示されるチヤネルの番号、
すなわちシフトレジスタ１０中にあるチヤネル
の番号と閉塞チヤネルの番号が一致するか否か
を判別する（ステツプ（407））。
(ト) 到着したチヤネルの番号が検出部１５から伝
えられた閉塞チヤネルの番号に一致すると、回
復部１６は信号線１１０を介してシフトレジス
タ１０内のアクセスキーＫのビツトに論理
「０」を設定する。この設定のタイミングは同
期回路１２から信号線１０６にアクセスキーＫ
設定のタイミングとして出力される信号によつ
て定められる（ステツプ（408））。これによつ
て当該チヤネルは閉塞状態から回復させられ、
伝送路２ｂに出力される。さらに、閉塞状態か
ら回復させたチヤネルの番号を信号線１０９に
よつて検出部１５に伝え、該当チヤネルの表示
フラグを未使用状態にする。検出部１５から伝
えられたすべての閉塞チヤネルに対してステツ
プ（407）、（408）を繰返し、回復動作を終了す
ると信号線１０１によりタイマ１４を起動する
（ステツプ（409））。
えられた閉塞チヤネルの番号に一致すると、回
復部１６は信号線１１０を介してシフトレジス
タ１０内のアクセスキーＫのビツトに論理
「０」を設定する。この設定のタイミングは同
期回路１２から信号線１０６にアクセスキーＫ
設定のタイミングとして出力される信号によつ
て定められる（ステツプ（408））。これによつ
て当該チヤネルは閉塞状態から回復させられ、
伝送路２ｂに出力される。さらに、閉塞状態か
ら回復させたチヤネルの番号を信号線１０９に
よつて検出部１５に伝え、該当チヤネルの表示
フラグを未使用状態にする。検出部１５から伝
えられたすべての閉塞チヤネルに対してステツ
プ（407）、（408）を繰返し、回復動作を終了す
ると信号線１０１によりタイマ１４を起動する
（ステツプ（409））。
第５図は第３図の回路の動作を説明する動作タ
イムチヤートで、第５図ａは信号線１０２上の信
号の論理、同図ｂはシフトレジスタ１０の直列信
号入力端子におけるフレーム３、同図ｃはシフト
レジスタ１０の直列信号出力端子におけるフレー
ム３を示し、斜線を施したチヤネルは使用状態、
斜線のないチヤネルは空き状態を示す。同図ｄは
チヤネルCHOだけに注目し、同図ｂ，ｃをまと
めて表示したもの、同図ｅは検出部１５における
チヤネルCHOに対する表示フラグの論理の経過
を示す。同様にして同図ｆ，ｇ、同図ｈ，ｉ、同
図ｊ，ｋはそれぞれチヤネルCH１，CH２，CH
３に対し同図ｂ，ｃをまとめて表示しその表示フ
ラグの論理の経過を示すものである。第５図の時
刻t1は第４図のステツプ（405）でタイマ終了の
時点を示し、この時点では第５図ｇに示すように
チヤネルCH１の表示フラグだけが論理「１」に
なつている。
イムチヤートで、第５図ａは信号線１０２上の信
号の論理、同図ｂはシフトレジスタ１０の直列信
号入力端子におけるフレーム３、同図ｃはシフト
レジスタ１０の直列信号出力端子におけるフレー
ム３を示し、斜線を施したチヤネルは使用状態、
斜線のないチヤネルは空き状態を示す。同図ｄは
チヤネルCHOだけに注目し、同図ｂ，ｃをまと
めて表示したもの、同図ｅは検出部１５における
チヤネルCHOに対する表示フラグの論理の経過
を示す。同様にして同図ｆ，ｇ、同図ｈ，ｉ、同
図ｊ，ｋはそれぞれチヤネルCH１，CH２，CH
３に対し同図ｂ，ｃをまとめて表示しその表示フ
ラグの論理の経過を示すものである。第５図の時
刻t1は第４図のステツプ（405）でタイマ終了の
時点を示し、この時点では第５図ｇに示すように
チヤネルCH１の表示フラグだけが論理「１」に
なつている。
したがつてt1からt2の間にチヤネルCH１がシ
フトレジスタ１０に入力されている時点を見て第
４図ステツプ（408）の動作により信号線１１０
を介しシフトレジスタ１０の並列信号入力端子か
らチヤネルCH１のアクセスキーＫに論理「０」
の信号をセツトする。時点t2では再びタイマ１４
を起動し（ステツプ（401））、すべての表示フラ
グ（第５図ｅ，ｇ，ｉ，ｋ）を論理「１」にす
る。
フトレジスタ１０に入力されている時点を見て第
４図ステツプ（408）の動作により信号線１１０
を介しシフトレジスタ１０の並列信号入力端子か
らチヤネルCH１のアクセスキーＫに論理「０」
の信号をセツトする。時点t2では再びタイマ１４
を起動し（ステツプ（401））、すべての表示フラ
グ（第５図ｅ，ｇ，ｉ，ｋ）を論理「１」にす
る。
なお、以上の説明においては閉塞チヤネル回復
機能を管理装置４内に設ける場合について述べた
が、上記機能をいずれかの伝送装置１に設けても
同様に動作することができる。
機能を管理装置４内に設ける場合について述べた
が、上記機能をいずれかの伝送装置１に設けても
同様に動作することができる。
以上のように、この発明の方法では、すべての
チヤネルの使用状態を一定時間モニタしてこの間
に一度も空き状態にならなかつたチヤネルは閉塞
状態にあると判断し、短時間に正常状態に回復す
ることができるので、伝送路の転送能力や利用率
を低下させることはない。しかも簡単な回路でこ
の発明の方法を実現することができる。
チヤネルの使用状態を一定時間モニタしてこの間
に一度も空き状態にならなかつたチヤネルは閉塞
状態にあると判断し、短時間に正常状態に回復す
ることができるので、伝送路の転送能力や利用率
を低下させることはない。しかも簡単な回路でこ
の発明の方法を実現することができる。
第１図はこの発明が適用されるループ伝送シス
テムの構成例を示すブロツク図、第２図はフレー
ムの構成を示すフオーマツト図、第３図はこの発
明の一実施例を示すブロツク図、第４図は第３図
に示す回路の動作を説明するフローチヤート、第
５図は第３図の回路の動作を説明する動作タイム
チヤートである。 １ａ，１ｂ，１ｃ……それぞれ伝送装置、２，
２ａ，２ｂ……伝送路、３……フレーム、４……
管理装置、１０……シフトレジスタ、１２……同
期回路、１３……アクセスキー識別回路、１４…
…タイマ、１５……検出部、１６……回復部、
CH０，CH１，CH２，CH３……それぞれチヤ
ネル、Ｋ……アクセスキー。なお図中同一符号は
同一又は相当部分を示す。
テムの構成例を示すブロツク図、第２図はフレー
ムの構成を示すフオーマツト図、第３図はこの発
明の一実施例を示すブロツク図、第４図は第３図
に示す回路の動作を説明するフローチヤート、第
５図は第３図の回路の動作を説明する動作タイム
チヤートである。 １ａ，１ｂ，１ｃ……それぞれ伝送装置、２，
２ａ，２ｂ……伝送路、３……フレーム、４……
管理装置、１０……シフトレジスタ、１２……同
期回路、１３……アクセスキー識別回路、１４…
…タイマ、１５……検出部、１６……回復部、
CH０，CH１，CH２，CH３……それぞれチヤ
ネル、Ｋ……アクセスキー。なお図中同一符号は
同一又は相当部分を示す。
Claims (1)
- １ 複数の伝送装置と一つの管理装置とを伝送線
により環状に縦続的に接続して、複数のチヤネル
を時分割多重方式に配列して構成したフレームを
用い、上記管理装置の管理の下に伝送装置間でデ
ータ転送を行うデータ転送方法において、上記複
数のチヤネルの各チヤネルに当該チヤネルが使用
中であるか未使用であるかを示す信号を当該チヤ
ネルのアクセスキーとして設定する段階と、デー
タ転送を要求する伝送装置は上記アクセスキーが
未使用状態を表示しているチヤネルにアクセスし
て当該アクセスキーを使用状態表示に設定した上
当該チヤネルによりデータ転送を行い転送を終了
したとき上記当該アクセスキーを未使用状態表示
に戻す段階と、所定の時間内に一度も未使用状態
表示にならなかつたアクセスキーを検出する検出
段階と、この検出段階において検出されたアクセ
スキーは誤表示であると判定してこれを未使用状
態表示に戻す段階とを備えたことを特徴とするデ
ータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56036324A JPS57150255A (en) | 1981-03-13 | 1981-03-13 | Data transferring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56036324A JPS57150255A (en) | 1981-03-13 | 1981-03-13 | Data transferring method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57150255A JPS57150255A (en) | 1982-09-17 |
| JPH0136292B2 true JPH0136292B2 (ja) | 1989-07-31 |
Family
ID=12466651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56036324A Granted JPS57150255A (en) | 1981-03-13 | 1981-03-13 | Data transferring method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57150255A (ja) |
-
1981
- 1981-03-13 JP JP56036324A patent/JPS57150255A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57150255A (en) | 1982-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0051332B1 (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
| US4689740A (en) | Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations | |
| US4482999A (en) | Method of transmitting information between stations attached to a _unidirectional transmission ring | |
| US4549292A (en) | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network | |
| SK6694A3 (en) | Communication apparatus and method for transfering image data | |
| JPS6359294B2 (ja) | ||
| JPS62131365A (ja) | マルチノ−ド・デ−タ処理システム | |
| JPH0136292B2 (ja) | ||
| EP0069382B1 (en) | Loop type data highway system | |
| JPH0143499B2 (ja) | ||
| JPH0618373B2 (ja) | データ伝送方法及び装置 | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JP2900364B2 (ja) | 通信制御装置 | |
| JP3401729B2 (ja) | スプリットバス制御回路 | |
| JP3114504B2 (ja) | 単方向ループ型伝送路の通信データ診断装置 | |
| JP3010634B2 (ja) | フレーム同期多重処理方式 | |
| JPH1023048A (ja) | 通信制御方法 | |
| JP3170827B2 (ja) | ポーリングデータ収集システム | |
| RU1798790C (ru) | Устройство дл сопр жени вычислительной машины с каналами св зи | |
| SU1285485A1 (ru) | Устройство дл сопр жени электронных вычислительных машин | |
| JPS6352828B2 (ja) | ||
| JPH05300141A (ja) | データ転送装置 | |
| JPH0435936B2 (ja) | ||
| JPS63177246A (ja) | 高速デ−タ転送制御装置 | |
| JPH0528538B2 (ja) |