JPH0136294B2 - - Google Patents
Info
- Publication number
- JPH0136294B2 JPH0136294B2 JP8537680A JP8537680A JPH0136294B2 JP H0136294 B2 JPH0136294 B2 JP H0136294B2 JP 8537680 A JP8537680 A JP 8537680A JP 8537680 A JP8537680 A JP 8537680A JP H0136294 B2 JPH0136294 B2 JP H0136294B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- signal
- burst
- polarity
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 14
- 230000008054 signal transmission Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims 9
- 230000009466 transformation Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 15
- 230000010354 integration Effects 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
- H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】
本発明はバースト的に通信を行う2つのデイジ
タル通信装置間の伝送方式、特にバースト同期ビ
ツトを付与しない伝送方式に関する。
タル通信装置間の伝送方式、特にバースト同期ビ
ツトを付与しない伝送方式に関する。
通信システムのデイジタル化は拡大の方向にあ
り例えば交換機と加入者端末間をデイジタル回線
で接続する方式が与えられておりその1つとして
交換機と加入者端末すすなわち2つのデイジタル
通信装置の間をバースト的に通信を行う方式があ
る。かかる通信方式においては一般には第1図に
示すようにPCM符号や信号ビツト等の情報ビツ
トにバースト同期ビツトFを付与してバースト通
信を行なつている。しかしバースト同期ビツトを
付与するとバースト長が長くなるため伝送クロツ
ク周波数が高くなりより広い帯域の伝送路を必要
としたり一定の周期で双方向の時分割通信を行う
場合伝送可能距離が短かくなるという問題点があ
る。これは、伝送符号として多値符号を用いた場
合も同じで送信デイジタル信号が長くなれば、よ
り多数値の符号を必要としたりバースト信号にお
けるシンボル数を増やす必要がある。一方、バー
スト同期ビツトを付与しないバースト通信方式と
して特許公告番号昭54−44523に示されるごとく
デイジタル信号の1は正パルス0は負のパルスの
伝送符号に変換して伝送し受信信号ではバースト
信号の最初の正パルスあるいは負パルスによりバ
ースト同期を保持する方式がある。しかしこの方
式においては、バースト信号内の正パルスと負パ
ルスの数の差が著しい場合、バースト信号の平均
レベルは零レベルからかけはなれ低減遮断特性を
有する伝送路においては波形歪が大きくなり受信
側での信号再生が困難になるという問題点があ
る。
り例えば交換機と加入者端末間をデイジタル回線
で接続する方式が与えられておりその1つとして
交換機と加入者端末すすなわち2つのデイジタル
通信装置の間をバースト的に通信を行う方式があ
る。かかる通信方式においては一般には第1図に
示すようにPCM符号や信号ビツト等の情報ビツ
トにバースト同期ビツトFを付与してバースト通
信を行なつている。しかしバースト同期ビツトを
付与するとバースト長が長くなるため伝送クロツ
ク周波数が高くなりより広い帯域の伝送路を必要
としたり一定の周期で双方向の時分割通信を行う
場合伝送可能距離が短かくなるという問題点があ
る。これは、伝送符号として多値符号を用いた場
合も同じで送信デイジタル信号が長くなれば、よ
り多数値の符号を必要としたりバースト信号にお
けるシンボル数を増やす必要がある。一方、バー
スト同期ビツトを付与しないバースト通信方式と
して特許公告番号昭54−44523に示されるごとく
デイジタル信号の1は正パルス0は負のパルスの
伝送符号に変換して伝送し受信信号ではバースト
信号の最初の正パルスあるいは負パルスによりバ
ースト同期を保持する方式がある。しかしこの方
式においては、バースト信号内の正パルスと負パ
ルスの数の差が著しい場合、バースト信号の平均
レベルは零レベルからかけはなれ低減遮断特性を
有する伝送路においては波形歪が大きくなり受信
側での信号再生が困難になるという問題点があ
る。
本発明の目的は、バースト信号にバースト同期
ビツトを付加することなくかつバースト信号にお
ける不平衡量を極力小さくすることにある。
ビツトを付加することなくかつバースト信号にお
ける不平衡量を極力小さくすることにある。
本発明のバースト信号の伝送方式は、バースト
的にデイジタル信号の伝送を行う伝送方式におい
て、前記デイジタル信号を複数の多値シンボルの
絶対値に変換し互いに逆極性の第1および第2の
極性のシンボルおよび零レベルシンボルにより伝
送する多値符号を用い、送信側にあつては前記デ
イジタル信号の第1ビツトが1の場合前記デイジ
タル信号をそのまま多値シンボルの絶対値に変換
しバースト信号の第1シンボルに前記第1の極性
を与え前記第1ビツトが0の場合前記デイジタル
信号信号の0と1とを反転させて多値シンボルの
絶対値に変換し前記第1シンボルに前記第2の極
性を与え、前記バースト信号の第2シンボル以降
の各シンボルに対しては前記各シンボル以前にお
ける平均レベルと逆極性になるようにあるいは前
記平均レベルが零の場合は前記零レベルシンボル
を除いた直前のシンボルと逆極性となるように極
性を与え符号化すると共に、受信側にあつては前
記バースト信号の第1シンボルよりバースト同期
信号を抽出すると共に各シンボルの絶対値をデイ
ジタル信号に変換し前記第1シンボルが前記第1
の極性の場合は前記デイジタル信号はそのままに
前記第1シンボルが前記第2の極性の場合は前記
デイジタル信号の0と1とを反転させて復号化す
る。
的にデイジタル信号の伝送を行う伝送方式におい
て、前記デイジタル信号を複数の多値シンボルの
絶対値に変換し互いに逆極性の第1および第2の
極性のシンボルおよび零レベルシンボルにより伝
送する多値符号を用い、送信側にあつては前記デ
イジタル信号の第1ビツトが1の場合前記デイジ
タル信号をそのまま多値シンボルの絶対値に変換
しバースト信号の第1シンボルに前記第1の極性
を与え前記第1ビツトが0の場合前記デイジタル
信号信号の0と1とを反転させて多値シンボルの
絶対値に変換し前記第1シンボルに前記第2の極
性を与え、前記バースト信号の第2シンボル以降
の各シンボルに対しては前記各シンボル以前にお
ける平均レベルと逆極性になるようにあるいは前
記平均レベルが零の場合は前記零レベルシンボル
を除いた直前のシンボルと逆極性となるように極
性を与え符号化すると共に、受信側にあつては前
記バースト信号の第1シンボルよりバースト同期
信号を抽出すると共に各シンボルの絶対値をデイ
ジタル信号に変換し前記第1シンボルが前記第1
の極性の場合は前記デイジタル信号はそのままに
前記第1シンボルが前記第2の極性の場合は前記
デイジタル信号の0と1とを反転させて復号化す
る。
以下図面を参照しながら本発明を詳細に説明す
る。第2図は本発明の伝送方式を用用いたデイジ
タル通信システムの一実施例を示す図であり、送
信装置1と受信装置2とは伝送路3により接続さ
れている。はじめに多値符号を用いた場合につい
て2ビツトの2値信号が零レベルを含む4レベル
の絶対値を有する7値シンボルに対応している例
を用い説明する。第3図は2値信号と7値シンボ
ルとの関係を示す表である。この表でも明らかな
ように2値信号は7値シンボルの絶対値とのみ対
応している。本発明の伝送方式における符号化・
復号化方式について第4図に示す例を用いて説明
する。送信側においては、送信すべきデイジタル
信号が第4図のa1に示すように1000011101の場合
第1ビツトが1なのでこのデイジタル信号をその
まま2ビツトずつ第3図の表に従い多値化する。
多値化された信号の絶対値は2、0、1、3、1
となる。今第4図のa1に示すデイジタル信号の第
1ビツトが1なので第1シンボルには正極性を与
える。従つて第1シンボルは+2となる。次のシ
ンボルは0なので零レベルを与える。第3シンボ
ルにおいては、第1シンボルおよび第2シンボル
の和すなわち第2シンボルまでの平均レベルは正
極性なので負極性を与える。よつて第3シンボル
は−1となる。以下同様に第3シンボルまでの平
均レベルは正極性なので第4シンボルは−3、第
4シンボルまでの平均レベルは負極性なので第5
シンボルは+1となる。この7値5シンボルのバ
ースト信号を第4図c1に示す。一方送信すべきデ
イジタル信号が第4図のa2に示すように
0010011110の場合第1ビツトが0なのでこのデイ
ジタル信号を第4図のb2に示すように0と1とを
反転させ、この反転されたデイジタル信号を2ビ
ツトずつ第3図の表に従い多値化する。多値化さ
れた信号の絶対値は3、1、2、0、1となる。
今第4図のa2に示すデイジタル信号の第1ビツト
は0なので第1シンボルには負極性を与える。従
つて第1シンボルは−3となる。第1シンボルは
負極性なので第2シンボルは正極性となり+1と
なる。第2シンボルまでの平均レベルは負極性な
ので第3シンボルは+2となる。第4シンボルは
0なので零レベルとなる。第4シンボルまでの平
均レベルは零なので第5シンボルは零レベルを除
く直前のシンボルすなわち第3シンボルとは逆極
性となり−1となる。この7値5シンボルのバー
スト信号を第4図のc2に示す。受信側においては
第4図のc1,c2に示されるバースト信号を受信し
整流する。よつて整流後のバースト信号の第1シ
ンボルは常に正極性なのでバースト同期信号を抽
出することができる。この整流後のバースト信号
を2値信号に変換すると、それぞれ第4図のb1,
b2に示される信号となる。また抽出されたバース
ト同期信号を用い第4図のc1,c2に示されるバー
スト信号の第1シンボルの極性を判定し、第4図
のc1に示されるように第1シンボルが正極性の場
合は、変換後の2値信号はそのままにし第4図の
c2に示されるように第1シンボルが負極性の場合
は変換後の2値信号の0と1とを反転される。従
つて第4図のc1,c2のバースト信号は第4図a1,
a2に示すデイジタル信号に復号される。このよう
に本発明における符号化・復号化方式を用いれば
各シンボルの極性はバースト信号の直流的な不平
衡度を小さくするように与えられるため、送信デ
イジタル信号のビツトパターンおよび多値符号の
シンボル数に依存することなく1シンボルの最大
絶対値以内に抑制することができ、かつバースト
信号の第1ビツトは零レベルとはならないのでバ
ースト同期ビツトを付加することなくバースト同
期信号を抽出することができる。この符号化・復
号化方式を実現するための装信装置1の一例を第
5図に、受信装置2の一例を第6図に示す。第5
図の送信装置1において送信すべきデイジタル信
号は排他論理和ゲート(以下EORゲートと略
す。)10に入力されると共にフリツプフロツプ
12のデータ入力Dへ供給される。フリツプフロ
ツプ12はこのデイジタル信号の第1ビツトを制
御信号8でラツチする。フリツプフロツプ12の
反転出力はEORゲート10の今一つの入力に
送られ非反転出力Qは選択回路14へ入力され
る。従つて第1ビツトが1のときはデイジタル信
号はそのまま第1ビツトが0の場合は反転されて
EORゲート10より出力される。EORゲート1
0の出力はレジスタ11を介し単位ブロツク毎に
(第4図の例では2ビツト毎に)アナログ・デイ
ジタル変換器13の入力レジスタ15の絶対値ビ
ツト位置に入力される。また入力レジスタ15の
符号ビツト位置には制御信号9により選択回路1
4が選択したフリツプフロツプ12の非反転出力
Qが入力される。アナログ・デイジタル変換器1
3は入力レジスタ15のデータをアナログ信号に
変換しドライバ16およびトランス12を介し伝
送路3に送出する。演算ユニツト17は入力レジ
スタ15の出力データを入力し入力データを積分
し積分結果の符号ビツトの逆符号を出力し、積分
結果が零の場合零レベルでない直前の入力データ
の符号ビツトの逆符号を出力する。なお、この積
分結果はバースト信号送出後にクリアされる。選
択回路14は第1シンボルの送出後制御信号9に
より演算ユニツト17の出力を選択する。従つて
第4図のa1,a2に示す送信デイジタル信号が
EORゲート10に入力された場合第4図のc1,c2
に示される多値信号がデイジタルアナログ変換器
13より出力される。この多値信号はドライバ1
6において制御信号7によりバースト長が制限さ
れた後トランス12を介し伝送路3に供給され
る。第6図の受信装置2においては、伝送路3お
よび2次側が負荷28により終端されたトランス
27を介し入力された多値信号はレシーバ24を
経て整流回路23および比較器26に供給され
る。整流回路23により整流された多値信号はデ
イジタルアナログ変換器21および同期回路22
に供給される。同期回路22は整流後の多値信号
の第1シンボルよりバースト同期信号を抽出しフ
リツプフロツプ25に供給する。比較器26はレ
シーバ24の出力の極性を判定し正極性のとき0
負極性のとき1を出力する。フリツプフロツプ2
5は比較器26の出力をバースト同期信号により
ラツチし保持する。デイジタルアナログ変換器2
1は多値信号をシンボル毎にデイジタル変換す
る。従つて第4図のc1,c2に示される多値信号が
レシーバ24に入力されると、第4図のb1,b2に
示される2値信号がアナログデイジタル変換器2
1より出力される。フリツプフロツプ25の出力
はバースト信号の第1シンボルが正極性の場合0
を負極性の場合1となるので、第4図のb1,b2に
示される2値信号はEORゲート20によつて第
4図のa1,a2に示される信号に復号される。
る。第2図は本発明の伝送方式を用用いたデイジ
タル通信システムの一実施例を示す図であり、送
信装置1と受信装置2とは伝送路3により接続さ
れている。はじめに多値符号を用いた場合につい
て2ビツトの2値信号が零レベルを含む4レベル
の絶対値を有する7値シンボルに対応している例
を用い説明する。第3図は2値信号と7値シンボ
ルとの関係を示す表である。この表でも明らかな
ように2値信号は7値シンボルの絶対値とのみ対
応している。本発明の伝送方式における符号化・
復号化方式について第4図に示す例を用いて説明
する。送信側においては、送信すべきデイジタル
信号が第4図のa1に示すように1000011101の場合
第1ビツトが1なのでこのデイジタル信号をその
まま2ビツトずつ第3図の表に従い多値化する。
多値化された信号の絶対値は2、0、1、3、1
となる。今第4図のa1に示すデイジタル信号の第
1ビツトが1なので第1シンボルには正極性を与
える。従つて第1シンボルは+2となる。次のシ
ンボルは0なので零レベルを与える。第3シンボ
ルにおいては、第1シンボルおよび第2シンボル
の和すなわち第2シンボルまでの平均レベルは正
極性なので負極性を与える。よつて第3シンボル
は−1となる。以下同様に第3シンボルまでの平
均レベルは正極性なので第4シンボルは−3、第
4シンボルまでの平均レベルは負極性なので第5
シンボルは+1となる。この7値5シンボルのバ
ースト信号を第4図c1に示す。一方送信すべきデ
イジタル信号が第4図のa2に示すように
0010011110の場合第1ビツトが0なのでこのデイ
ジタル信号を第4図のb2に示すように0と1とを
反転させ、この反転されたデイジタル信号を2ビ
ツトずつ第3図の表に従い多値化する。多値化さ
れた信号の絶対値は3、1、2、0、1となる。
今第4図のa2に示すデイジタル信号の第1ビツト
は0なので第1シンボルには負極性を与える。従
つて第1シンボルは−3となる。第1シンボルは
負極性なので第2シンボルは正極性となり+1と
なる。第2シンボルまでの平均レベルは負極性な
ので第3シンボルは+2となる。第4シンボルは
0なので零レベルとなる。第4シンボルまでの平
均レベルは零なので第5シンボルは零レベルを除
く直前のシンボルすなわち第3シンボルとは逆極
性となり−1となる。この7値5シンボルのバー
スト信号を第4図のc2に示す。受信側においては
第4図のc1,c2に示されるバースト信号を受信し
整流する。よつて整流後のバースト信号の第1シ
ンボルは常に正極性なのでバースト同期信号を抽
出することができる。この整流後のバースト信号
を2値信号に変換すると、それぞれ第4図のb1,
b2に示される信号となる。また抽出されたバース
ト同期信号を用い第4図のc1,c2に示されるバー
スト信号の第1シンボルの極性を判定し、第4図
のc1に示されるように第1シンボルが正極性の場
合は、変換後の2値信号はそのままにし第4図の
c2に示されるように第1シンボルが負極性の場合
は変換後の2値信号の0と1とを反転される。従
つて第4図のc1,c2のバースト信号は第4図a1,
a2に示すデイジタル信号に復号される。このよう
に本発明における符号化・復号化方式を用いれば
各シンボルの極性はバースト信号の直流的な不平
衡度を小さくするように与えられるため、送信デ
イジタル信号のビツトパターンおよび多値符号の
シンボル数に依存することなく1シンボルの最大
絶対値以内に抑制することができ、かつバースト
信号の第1ビツトは零レベルとはならないのでバ
ースト同期ビツトを付加することなくバースト同
期信号を抽出することができる。この符号化・復
号化方式を実現するための装信装置1の一例を第
5図に、受信装置2の一例を第6図に示す。第5
図の送信装置1において送信すべきデイジタル信
号は排他論理和ゲート(以下EORゲートと略
す。)10に入力されると共にフリツプフロツプ
12のデータ入力Dへ供給される。フリツプフロ
ツプ12はこのデイジタル信号の第1ビツトを制
御信号8でラツチする。フリツプフロツプ12の
反転出力はEORゲート10の今一つの入力に
送られ非反転出力Qは選択回路14へ入力され
る。従つて第1ビツトが1のときはデイジタル信
号はそのまま第1ビツトが0の場合は反転されて
EORゲート10より出力される。EORゲート1
0の出力はレジスタ11を介し単位ブロツク毎に
(第4図の例では2ビツト毎に)アナログ・デイ
ジタル変換器13の入力レジスタ15の絶対値ビ
ツト位置に入力される。また入力レジスタ15の
符号ビツト位置には制御信号9により選択回路1
4が選択したフリツプフロツプ12の非反転出力
Qが入力される。アナログ・デイジタル変換器1
3は入力レジスタ15のデータをアナログ信号に
変換しドライバ16およびトランス12を介し伝
送路3に送出する。演算ユニツト17は入力レジ
スタ15の出力データを入力し入力データを積分
し積分結果の符号ビツトの逆符号を出力し、積分
結果が零の場合零レベルでない直前の入力データ
の符号ビツトの逆符号を出力する。なお、この積
分結果はバースト信号送出後にクリアされる。選
択回路14は第1シンボルの送出後制御信号9に
より演算ユニツト17の出力を選択する。従つて
第4図のa1,a2に示す送信デイジタル信号が
EORゲート10に入力された場合第4図のc1,c2
に示される多値信号がデイジタルアナログ変換器
13より出力される。この多値信号はドライバ1
6において制御信号7によりバースト長が制限さ
れた後トランス12を介し伝送路3に供給され
る。第6図の受信装置2においては、伝送路3お
よび2次側が負荷28により終端されたトランス
27を介し入力された多値信号はレシーバ24を
経て整流回路23および比較器26に供給され
る。整流回路23により整流された多値信号はデ
イジタルアナログ変換器21および同期回路22
に供給される。同期回路22は整流後の多値信号
の第1シンボルよりバースト同期信号を抽出しフ
リツプフロツプ25に供給する。比較器26はレ
シーバ24の出力の極性を判定し正極性のとき0
負極性のとき1を出力する。フリツプフロツプ2
5は比較器26の出力をバースト同期信号により
ラツチし保持する。デイジタルアナログ変換器2
1は多値信号をシンボル毎にデイジタル変換す
る。従つて第4図のc1,c2に示される多値信号が
レシーバ24に入力されると、第4図のb1,b2に
示される2値信号がアナログデイジタル変換器2
1より出力される。フリツプフロツプ25の出力
はバースト信号の第1シンボルが正極性の場合0
を負極性の場合1となるので、第4図のb1,b2に
示される2値信号はEORゲート20によつて第
4図のa1,a2に示される信号に復号される。
次に多値信号として正負パルスおよび零レベル
の3値を用いた場合について説明する。はじめに
符号化・復号化方式について述べる。前述の規則
はそのまま適用できるが、多値の絶対値は0と1
の2通りしかないのでこの規則を簡単に表わすこ
とができる。送信側においては送信すべきデイジ
タル信号の第1ビツトのときはそのまま第1ビツ
トを正パルスにしAMI符号(Alternate Mark
Tnverse符号の略称で詳細は猪瀬博編「PCM通
信の基礎と新技術」産報刊第3章にバイポーラ方
式として記載されている。)化し、第1ビツトが
0の場合はデイジタル信号の0と1とを反転させ
第1ビツトに負パルスを与えると共に反転後のデ
イジタル信号をAMI符号化する。従つて第7図
a1,a2に示すデイジタル信号は一旦第7図のb1,
b2に示すデイジタル信号に変換されたのち第7図
のc1,c2に示す3値信号に符号化される。第7図
のc1,c2に示す例からもわかるように各バースト
信号の直流的な不平衡度は高々±1に抑制されて
いる。また第1ビツトは常に正パルスあるいは負
パルスなので各バーストはバースト同期ビツトを
付加しなくともバースト同期信号を有することが
できる。受信側においてはバースト信号の第1ビ
ツトの正パルスあるいは負パルスによりバースト
同期信号を抽出すると共に、第1ビツトの極性を
判定しさらにこのバースト信号を整流する。そし
て第1ビツトの極性が正の場合そのままにし負の
場合整流後のデイジタル信号の0と1とを反転さ
せ復号する。従つて第7図のc1,c2に示されるバ
ースト信号が受信された場合、第7図のa1,a2に
示すデイジタル信号に復号化される。
の3値を用いた場合について説明する。はじめに
符号化・復号化方式について述べる。前述の規則
はそのまま適用できるが、多値の絶対値は0と1
の2通りしかないのでこの規則を簡単に表わすこ
とができる。送信側においては送信すべきデイジ
タル信号の第1ビツトのときはそのまま第1ビツ
トを正パルスにしAMI符号(Alternate Mark
Tnverse符号の略称で詳細は猪瀬博編「PCM通
信の基礎と新技術」産報刊第3章にバイポーラ方
式として記載されている。)化し、第1ビツトが
0の場合はデイジタル信号の0と1とを反転させ
第1ビツトに負パルスを与えると共に反転後のデ
イジタル信号をAMI符号化する。従つて第7図
a1,a2に示すデイジタル信号は一旦第7図のb1,
b2に示すデイジタル信号に変換されたのち第7図
のc1,c2に示す3値信号に符号化される。第7図
のc1,c2に示す例からもわかるように各バースト
信号の直流的な不平衡度は高々±1に抑制されて
いる。また第1ビツトは常に正パルスあるいは負
パルスなので各バーストはバースト同期ビツトを
付加しなくともバースト同期信号を有することが
できる。受信側においてはバースト信号の第1ビ
ツトの正パルスあるいは負パルスによりバースト
同期信号を抽出すると共に、第1ビツトの極性を
判定しさらにこのバースト信号を整流する。そし
て第1ビツトの極性が正の場合そのままにし負の
場合整流後のデイジタル信号の0と1とを反転さ
せ復号する。従つて第7図のc1,c2に示されるバ
ースト信号が受信された場合、第7図のa1,a2に
示すデイジタル信号に復号化される。
この3値信号を用いた送信装置1および受信装
置2に例をそれぞれ第8図、第9図に示す。第8
図の送信装置1において送信デイジタル信号は
EORゲート10およびフリツプフロツプ30の
D入力に入力される。フリツプフロツプ30は制
御信号8によりデイジタル信号の第1ビツトをラ
ツチし反転出力をEORゲート10の今1つの
入力に供給する。従つてデイジタル信号の第1ビ
ツトが1の場合はそのまま0の場合は反転されて
EORゲート10より出力される。また1ビツト
のカウンタ34は、第1ビツトを制御信号8によ
り初期値としてロードする。EORゲート10の
出力はANDゲート32において制御信号7によ
りバースト長を制限されANDゲート35および
36に供給される。ANDゲート33は制御信号
31によりANDゲート32の出力をRZ符号化し
たカウンタ34のクロツク入力Cpへ供給する。
カウンタ34はデイジタル信号の第1ビツトを初
期値とし第2ビツト以降ANDゲート32より出
力される31の数をカウントする。デイジタル信
号の第1ビツトが1の場合カウンタ34の非反転
出力Q、反転出力はそれぞれ1、0となるので
ANDゲート35および36の出力はドライバ3
7および38を介しトランス39の1次側に供給
される。トランス39の1次側の中間点は電源V
につながれており、この第1ビツトに対応し正パ
ルスが伝送路3に供給される。デイジタル信号の
第1ビツトが0の場合はカウンタ32の非反転出
力Qは0、反転出力は1となりANDゲート3
6の出力は0、ANDゲート35の出力は1とな
るので伝送路3に負パルスが供給される。AND
ゲート32の出力が0のときはカウンタ34はカ
ウントを進めずANDゲート36および35の出
力は0となる。よつて伝送路3には零レベルが供
給される。ANDゲート32の出力に1があらわ
れるとカウンタ34はこれをカウントし交互に
ANDゲート35および36に1を供給する。従
つて伝送路3にはANDゲート32の出力の1に
対応して交互に正パルスおよび負パルスを供給す
る。第7図のa1,a2に示すデイジタル信号を
EORゲート10に入力させるとEORゲート10
の出力には第7図のb1,b2に示す信号が現われ、
第7図のc1,c2に示す信号が伝送路3に供給され
る。第9図の受信装置2においては、伝送路3よ
り受信されるバースト信号はトランス27および
レシーバ24を介し比較器42および43に入力
される。比較器42は負入力につながれた正規準
電圧と正入力につながれたレシーバ24の出力と
の比較を行い受信バースト信号が正パルスのとき
1を出力する。比較器43は正入力につながれた
負規準電圧と負入力につながれたレシーバ24の
出力との比較を行い受信バースト信号が負パルス
のとき1を出力する。ORゲート41は比較器4
2および43の出力を入力し、その出力をEOR
ゲート20および同期回路45に送る。このOR
ゲート41の出力は受信されたバースト信号の整
流信号となる。同期回路41はORゲート41よ
り出力されるデイジタル信号の第1ビツトの1を
検出しバースト同期信号をANDゲート46およ
び47へ供給する。同期回路41としては例えば
特許出願番号昭54−136158に示されるものを用い
ればよい。ANDゲート46および47はバース
ト同期信号を入力すると共にそれぞれ比較器42
および43の出力を入力する。従つてフリツプフ
ロツプ48は受信バースト信号の第1ビツトが正
パルスのときはANDゲート46によりセツトさ
れ出力Qは0となり負パルスのときはANDゲー
ト47によりセツトされ出力Qは1となる。よつ
てEORゲートは受信バースト信号の第1ビツト
が正パルスの場合はORゲート41の出力をその
まま負パルスの場合はORゲート41の出力の0
と1とを反転させて出力する。第7図のc1,c2に
示すバースト信号が伝送路3より受信されたと
き、ORゲート41には第7図のb1,b2に示す信
号があらわれ、EORゲート20により第7図の
a1,a2に示す信号に復号される。
置2に例をそれぞれ第8図、第9図に示す。第8
図の送信装置1において送信デイジタル信号は
EORゲート10およびフリツプフロツプ30の
D入力に入力される。フリツプフロツプ30は制
御信号8によりデイジタル信号の第1ビツトをラ
ツチし反転出力をEORゲート10の今1つの
入力に供給する。従つてデイジタル信号の第1ビ
ツトが1の場合はそのまま0の場合は反転されて
EORゲート10より出力される。また1ビツト
のカウンタ34は、第1ビツトを制御信号8によ
り初期値としてロードする。EORゲート10の
出力はANDゲート32において制御信号7によ
りバースト長を制限されANDゲート35および
36に供給される。ANDゲート33は制御信号
31によりANDゲート32の出力をRZ符号化し
たカウンタ34のクロツク入力Cpへ供給する。
カウンタ34はデイジタル信号の第1ビツトを初
期値とし第2ビツト以降ANDゲート32より出
力される31の数をカウントする。デイジタル信
号の第1ビツトが1の場合カウンタ34の非反転
出力Q、反転出力はそれぞれ1、0となるので
ANDゲート35および36の出力はドライバ3
7および38を介しトランス39の1次側に供給
される。トランス39の1次側の中間点は電源V
につながれており、この第1ビツトに対応し正パ
ルスが伝送路3に供給される。デイジタル信号の
第1ビツトが0の場合はカウンタ32の非反転出
力Qは0、反転出力は1となりANDゲート3
6の出力は0、ANDゲート35の出力は1とな
るので伝送路3に負パルスが供給される。AND
ゲート32の出力が0のときはカウンタ34はカ
ウントを進めずANDゲート36および35の出
力は0となる。よつて伝送路3には零レベルが供
給される。ANDゲート32の出力に1があらわ
れるとカウンタ34はこれをカウントし交互に
ANDゲート35および36に1を供給する。従
つて伝送路3にはANDゲート32の出力の1に
対応して交互に正パルスおよび負パルスを供給す
る。第7図のa1,a2に示すデイジタル信号を
EORゲート10に入力させるとEORゲート10
の出力には第7図のb1,b2に示す信号が現われ、
第7図のc1,c2に示す信号が伝送路3に供給され
る。第9図の受信装置2においては、伝送路3よ
り受信されるバースト信号はトランス27および
レシーバ24を介し比較器42および43に入力
される。比較器42は負入力につながれた正規準
電圧と正入力につながれたレシーバ24の出力と
の比較を行い受信バースト信号が正パルスのとき
1を出力する。比較器43は正入力につながれた
負規準電圧と負入力につながれたレシーバ24の
出力との比較を行い受信バースト信号が負パルス
のとき1を出力する。ORゲート41は比較器4
2および43の出力を入力し、その出力をEOR
ゲート20および同期回路45に送る。このOR
ゲート41の出力は受信されたバースト信号の整
流信号となる。同期回路41はORゲート41よ
り出力されるデイジタル信号の第1ビツトの1を
検出しバースト同期信号をANDゲート46およ
び47へ供給する。同期回路41としては例えば
特許出願番号昭54−136158に示されるものを用い
ればよい。ANDゲート46および47はバース
ト同期信号を入力すると共にそれぞれ比較器42
および43の出力を入力する。従つてフリツプフ
ロツプ48は受信バースト信号の第1ビツトが正
パルスのときはANDゲート46によりセツトさ
れ出力Qは0となり負パルスのときはANDゲー
ト47によりセツトされ出力Qは1となる。よつ
てEORゲートは受信バースト信号の第1ビツト
が正パルスの場合はORゲート41の出力をその
まま負パルスの場合はORゲート41の出力の0
と1とを反転させて出力する。第7図のc1,c2に
示すバースト信号が伝送路3より受信されたと
き、ORゲート41には第7図のb1,b2に示す信
号があらわれ、EORゲート20により第7図の
a1,a2に示す信号に復号される。
なお、伝送路3における本発明による伝送符号
としてNRZ符号を用いて説明してきたが本発明
はRZ符号に対しても同様に適用できる。この場
合第5図の送信装置1においてはデイジタルアナ
ログ変換器13の出力信号のパルス幅を狭くし、
第8図の送信装置1においてはANDゲート32
の出力信号をRZ符号化すればよい。後者におけ
る送信装置1の構成の一部を第10図に示す。第
10図においてANDゲート132はEORゲート
10の出力信号のバースト長を制御すると共に制
御信号31によりRZ符号化して出力するので
ANDゲート35および36を経て伝送路3に供
給される符号はRZ符号となる。
としてNRZ符号を用いて説明してきたが本発明
はRZ符号に対しても同様に適用できる。この場
合第5図の送信装置1においてはデイジタルアナ
ログ変換器13の出力信号のパルス幅を狭くし、
第8図の送信装置1においてはANDゲート32
の出力信号をRZ符号化すればよい。後者におけ
る送信装置1の構成の一部を第10図に示す。第
10図においてANDゲート132はEORゲート
10の出力信号のバースト長を制御すると共に制
御信号31によりRZ符号化して出力するので
ANDゲート35および36を経て伝送路3に供
給される符号はRZ符号となる。
以上一方向のバースト通信を例にして説明を行
なつてきたが本発明は時間分割による双方向のバ
ースト通信においても適用できる。この場合通信
装置は送信部と受信部とを併せて有し伝送路3に
接続され、送信路と受信路を分離する伝送路イン
タフエイス回路を有する。第11図に3値信号を
用いた場合の伝送路インタフエイス回路の一例を
示す。なお、第11図の伝送路インタフエイス回
路においてはレシーバ24は自己の送信信号を受
信しないように制御信号29により送信時におい
ては受信動作を停止する。
なつてきたが本発明は時間分割による双方向のバ
ースト通信においても適用できる。この場合通信
装置は送信部と受信部とを併せて有し伝送路3に
接続され、送信路と受信路を分離する伝送路イン
タフエイス回路を有する。第11図に3値信号を
用いた場合の伝送路インタフエイス回路の一例を
示す。なお、第11図の伝送路インタフエイス回
路においてはレシーバ24は自己の送信信号を受
信しないように制御信号29により送信時におい
ては受信動作を停止する。
なお、バースト信号の直流成分をさらに抑制す
るには特許公開番号昭54−163612に示されるよう
に平衡用ビツトを付加すればよい。このように平
衡用ビツトを付加した場合でもバースト同期ビツ
トは不要でありバースト長が短くなるという本発
明の有効性は損なわれない。このように本発明に
よれば、バースト信号の直流成分を抑制すると共
にバースト長を短かくすることができ、低域遮断
特性を有しかつ帯域の狭い伝送路を使用すること
ができ、デイジタル通信の経済化に寄与する。
るには特許公開番号昭54−163612に示されるよう
に平衡用ビツトを付加すればよい。このように平
衡用ビツトを付加した場合でもバースト同期ビツ
トは不要でありバースト長が短くなるという本発
明の有効性は損なわれない。このように本発明に
よれば、バースト信号の直流成分を抑制すると共
にバースト長を短かくすることができ、低域遮断
特性を有しかつ帯域の狭い伝送路を使用すること
ができ、デイジタル通信の経済化に寄与する。
第1図は従来のバースト信号の構成を示す図、
第2図は本発明を用いた通信システムの一構成
例、第3図は2値信号と7値シンボルの関係の一
例、第4図は本発明による多値符号における符号
化および復号化の例、第5図および第6図は本発
明に用いる送信装置および受信装置の一実施例、
第7図は本発明による3値符号における符号化お
よび復号化の例、第8図および第9図は本発明に
用いる送信装置および受信装置の別の実施例、第
10図は送信装置の別の例、第11図は伝送路イ
ンタフエイス回路の一例を示す。 図において、1は送信装置、2は受信装置、3
は伝送路、10,20,32,33,35,3
6,41,46,47および132はゲート、1
1,15はレジスタ、12,27および39はト
ランス、13はデイジタルアナログ変換器、21
はアナログデイジタル変換器、17は演算ユニツ
ト、14は選択回路、12,25,30および4
8はフリツプフロツプ、23は整流回路、22お
よび45は同期回路、34はカウンタ、16,3
7および38はドライバ、24はレシーバ、2
6,42および43は比較器、28は負荷を示
す。
第2図は本発明を用いた通信システムの一構成
例、第3図は2値信号と7値シンボルの関係の一
例、第4図は本発明による多値符号における符号
化および復号化の例、第5図および第6図は本発
明に用いる送信装置および受信装置の一実施例、
第7図は本発明による3値符号における符号化お
よび復号化の例、第8図および第9図は本発明に
用いる送信装置および受信装置の別の実施例、第
10図は送信装置の別の例、第11図は伝送路イ
ンタフエイス回路の一例を示す。 図において、1は送信装置、2は受信装置、3
は伝送路、10,20,32,33,35,3
6,41,46,47および132はゲート、1
1,15はレジスタ、12,27および39はト
ランス、13はデイジタルアナログ変換器、21
はアナログデイジタル変換器、17は演算ユニツ
ト、14は選択回路、12,25,30および4
8はフリツプフロツプ、23は整流回路、22お
よび45は同期回路、34はカウンタ、16,3
7および38はドライバ、24はレシーバ、2
6,42および43は比較器、28は負荷を示
す。
Claims (1)
- 【特許請求の範囲】 1 送信側から受信側へ伝送路を介してバースト
信号の伝送を行い、 前記送信側では、2値の送信すべきデジタル信
号列をその1以上のビツト毎に零レベルを含む多
値シンボルの絶対値に変換する変換則に従つて変
換し、前記多値シンボルの絶対値のうち零レベル
のシンボルは零レベルで、零レベル以外のシンボ
ルは互いに逆極性である第1または第2の極性を
それぞれ与えて信号列を作り、この信号列を前記
バースト信号として前記伝送路へ送信し、 前記変換則は、前記1以上のビツトの最初のビ
ツトが「0」であるときに多値シンボルの絶対値
が零レベルになり得るものであるバースト信号の
伝送方式において、 前記送信側では、前記送信すべきデジタル信号
の第1ビツトが「1」の場合には、その送信すべ
きデジタル信号を前記変換則にしたがつて多値シ
ンボルの絶対値に変換しかつバースト信号の第1
シンボルに前記第1の極性を与え、 前記第1ビツトが「0」の場合には、前記送信
すべきデジタル信号列のすべてのビツトを反転さ
せた信号を前記変換則にしたがつて多値シンボル
の絶対値に変換しかつバースト信号の第1のシン
ボルに前記第2の極性を与え、 各バースト信号の第2シンボル以降の各シンボ
ルに対してはそれぞれのシンボル以前における平
均レベル極性の逆極性を与え、その平均レベルが
零レベルの場合にはその零レベルのシンボルを除
く直前のシンボルの極性の逆極性を与えて送信
し、 前記受信側では、前記伝送路から受信されるバ
ースト信号の第1シンボルよりバースト同期信号
を抽出するとともに、それぞれのシンボルの絶対
値を検出して前記変換則に対応する逆変換を行つ
て再生された2値のデジタル信号を得て、 前記第1シンボルの極性が前記第1の極性のと
きはその再生された2値のデジタル信号を復号化
された信号とし、前記第1シンボルの極性が前記
第2の極性であるときにはその再生された2値の
デジタル信号のビツトをすべて反転した信号を復
号化された信号とすることを特徴とするバースト
信号の伝送方式。 2 前記変換則は、前記送信すべきデジタル信号
列をその2ビツト毎に零レベルを含む多値シンボ
ルの絶対値に変換する変換則であり、 前記多値シンボルは、その絶対値が、0、1、
2、3のいずれかをとる多値シンボルである特許
請求の範囲第1項に記載のバースト信号の伝送方
式。 3 前記変換則は、前記送信すべきデジタル信号
列をその1ビツト毎に2値の信号列に変換する変
換則であり、 前記多値シンボルは、0、+1、−1のいずれか
をとる多値シンボルである特許請求の範囲第1項
に記載のバースト信号の伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8537680A JPS5711564A (en) | 1980-06-24 | 1980-06-24 | Transmission system for burst signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8537680A JPS5711564A (en) | 1980-06-24 | 1980-06-24 | Transmission system for burst signal |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5711564A JPS5711564A (en) | 1982-01-21 |
| JPH0136294B2 true JPH0136294B2 (ja) | 1989-07-31 |
Family
ID=13856998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8537680A Granted JPS5711564A (en) | 1980-06-24 | 1980-06-24 | Transmission system for burst signal |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5711564A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818537B2 (en) | 2018-12-21 | 2023-11-14 | Sony Group Corporation | Acoustic reproduction device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4729043A (en) * | 1985-12-11 | 1988-03-01 | American Telephone And Telegraph Company, At&T Bell Laboratories | Digital information storage and retrieval using video signals |
-
1980
- 1980-06-24 JP JP8537680A patent/JPS5711564A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11818537B2 (en) | 2018-12-21 | 2023-11-14 | Sony Group Corporation | Acoustic reproduction device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5711564A (en) | 1982-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0124387B2 (ja) | ||
| KR100303581B1 (ko) | 데이타코딩및디코딩시스템 | |
| EP0808028B1 (en) | Pulse modulating method, pulse modulator, and pulse demodulator | |
| US4528550A (en) | Method and apparatus for code conversion of binary of multilevel signals | |
| US4387460A (en) | Supplementary information transmitting arrangement for a digital data transmission system | |
| EP0181346A1 (en) | High-speed digital loop transceiver | |
| US6115395A (en) | Method of detecting network impairments for high speed data communication over conventional subscriber lines | |
| US6031472A (en) | Encoding/detection method for digital data transmitter with a signal having multiple levels | |
| US4596023A (en) | Balanced biphase transmitter using reduced amplitude of longer pulses | |
| EP1503501A1 (en) | Duobinary to binary decoder | |
| JPH0136294B2 (ja) | ||
| US4346367A (en) | Circuit for converting binary digital signals into pseudoternary A.C. pulses | |
| EP0065849B1 (en) | Apparatus for code conversion of binary to multi-level signals | |
| US4688226A (en) | Code error overlaying in digital transmission signals | |
| JPS6222293B2 (ja) | ||
| US6028540A (en) | Encoding/detection method for digital data | |
| JPH0611149B2 (ja) | ディジタル加入者伝送回路 | |
| US20260088820A1 (en) | Isolator | |
| US7912143B1 (en) | Biphase multiple level communications | |
| JPH0145788B2 (ja) | ||
| JPH0128550B2 (ja) | ||
| JP2026057440A (ja) | アイソレータ | |
| RU2121763C1 (ru) | Способ передачи и приема цифровой информации | |
| KR100390582B1 (ko) | 펄스폭 비트 반전을 이용한 송신장치, 수신장치 및 이를이용한 전송장치 및 선로 부호화 방법 | |
| JPS60199235A (ja) | 符号変換回路 |