JPH0136362Y2 - - Google Patents
Info
- Publication number
- JPH0136362Y2 JPH0136362Y2 JP1984150788U JP15078884U JPH0136362Y2 JP H0136362 Y2 JPH0136362 Y2 JP H0136362Y2 JP 1984150788 U JP1984150788 U JP 1984150788U JP 15078884 U JP15078884 U JP 15078884U JP H0136362 Y2 JPH0136362 Y2 JP H0136362Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- circuit
- amplifier
- potential point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Description
【考案の詳細な説明】
「産業上の利用分野」
この考案は電圧又は電流測定器等に利用するこ
とができるAD変換装置に関する。
とができるAD変換装置に関する。
「従来技術」
第３図に従来のAD変換装置を示す。この例で
はICテスタの直流動作試験に用いる電圧、電流
測定用AD変換装置の場合を例示して示す。
はICテスタの直流動作試験に用いる電圧、電流
測定用AD変換装置の場合を例示して示す。
図中１００はパフオーマンスボードを示す。こ
のパフオーマンスボード１００に被試験IC１０
１が装着され、この被試験IC１０１の直流特性
を試験する状態を示す。
のパフオーマンスボード１００に被試験IC１０
１が装着され、この被試験IC１０１の直流特性
を試験する状態を示す。
ICの直流特性試験は大別すると電流印加電圧
測定モードと、電圧印加電流測定モードとがあ
る。
測定モードと、電圧印加電流測定モードとがあ
る。
電流印加電圧測定モードは被試験ICの端子間
（一方の端子はコモン端子の場合が多い）に電流
源を接続し、端子間に所定の電流を流したときそ
の端子間に予定した電圧が発生するか否かを試験
する試験モードを指す。
（一方の端子はコモン端子の場合が多い）に電流
源を接続し、端子間に所定の電流を流したときそ
の端子間に予定した電圧が発生するか否かを試験
する試験モードを指す。
また電圧印加電流測定モードは被試験ICの端
子間に所定の電圧を印加した状態でICに流入す
る電流値が予定した値となつているか否かを判定
する試験モードを指す。
子間に所定の電圧を印加した状態でICに流入す
る電流値が予定した値となつているか否かを判定
する試験モードを指す。
図の例では電圧印加電流測定モードの接続状態
を示す。つまり第３図において２００はDA変換
部、３００は被試験IC１０１に所定の電圧を印
加する電圧発生回路、４００は電圧発生回路３０
０から被試験IC１０１に流入する電流値をAD変
換するためのAD変換部を示す。
を示す。つまり第３図において２００はDA変換
部、３００は被試験IC１０１に所定の電圧を印
加する電圧発生回路、４００は電圧発生回路３０
０から被試験IC１０１に流入する電流値をAD変
換するためのAD変換部を示す。
DA変換部２００は制御器５００から与えられ
るデイジタル信号を変換し、そのDA変換出力を
電圧発生回路３００に与える。電圧発生回路３０
０は増幅器３０１と、この増幅器３０１の帰還回
路に接続したバツフア増幅器３０２と、共通電位
点CMの電位を決めるバツフア増幅器３０３と、
増幅器３０１から流出する電流値を検出する電流
検出用抵抗器３０４とによつて構成される。
るデイジタル信号を変換し、そのDA変換出力を
電圧発生回路３００に与える。電圧発生回路３０
０は増幅器３０１と、この増幅器３０１の帰還回
路に接続したバツフア増幅器３０２と、共通電位
点CMの電位を決めるバツフア増幅器３０３と、
増幅器３０１から流出する電流値を検出する電流
検出用抵抗器３０４とによつて構成される。
増幅器３０１は電流検出用抵抗器３０４を介し
て端子T1とT2間に所定の電圧を印加する。端子
T1とT2に印加された電圧はケーブル６００を通
じてパフオーマンスボード１００に与えられる。
バツフア増幅器３０２は端子T2とT3の間に発生
した電圧を高インピーダンスで取り出して増幅器
３０１の反転入力端子に帰還し、増幅器３０１が
DA変換部２００から与えられた電圧と対応した
電圧を正確に出力するように動作する。端子T4
は電源Ｅの共通電位点ECMに接続されて増幅器
３０１の出力電流の帰路を構成する。
て端子T1とT2間に所定の電圧を印加する。端子
T1とT2に印加された電圧はケーブル６００を通
じてパフオーマンスボード１００に与えられる。
バツフア増幅器３０２は端子T2とT3の間に発生
した電圧を高インピーダンスで取り出して増幅器
３０１の反転入力端子に帰還し、増幅器３０１が
DA変換部２００から与えられた電圧と対応した
電圧を正確に出力するように動作する。端子T4
は電源Ｅの共通電位点ECMに接続されて増幅器
３０１の出力電流の帰路を構成する。
この回路において回路網の共通電位点CMの電
位は被試験IC１０１の一方の端子PCMと等しい
電位に保持しなければならない。ケーブル６００
は比較的長くなるためそこにはわずかな線路抵抗
が存在する。このためにバツフア増幅器３０３に
よつて高インピーダンスで端子PCMの電位を取
り込み、ケーブルの直流抵抗に影響されることな
く回路網の共通電位点CMの電位を端子PCMの
電位と等しくなるように制御している。このよう
なバツフア増幅器は電圧発生回路３００のほかに
DA変換部２００及びAD変換部４００にもバツ
フア増幅器２０１及び４０１として設けられてい
る。
位は被試験IC１０１の一方の端子PCMと等しい
電位に保持しなければならない。ケーブル６００
は比較的長くなるためそこにはわずかな線路抵抗
が存在する。このためにバツフア増幅器３０３に
よつて高インピーダンスで端子PCMの電位を取
り込み、ケーブルの直流抵抗に影響されることな
く回路網の共通電位点CMの電位を端子PCMの
電位と等しくなるように制御している。このよう
なバツフア増幅器は電圧発生回路３００のほかに
DA変換部２００及びAD変換部４００にもバツ
フア増幅器２０１及び４０１として設けられてい
る。
電圧発生回路３００において電流検出用抵抗器
３０４に発生する電圧を差動増幅器３０５によつ
て取出してその電圧をAD変換部４００に与え
る。
３０４に発生する電圧を差動増幅器３０５によつ
て取出してその電圧をAD変換部４００に与え
る。
AD変換部４００は入力切換スイツチ４０２，
４０３とバツフア増幅器４０４，４０５及びAD
変換器４０６と、オフセツトデータ取込用レジス
タ４０７と測定データ取込用レジスタ４０８と、
演算器４０９とから構成される。
４０３とバツフア増幅器４０４，４０５及びAD
変換器４０６と、オフセツトデータ取込用レジス
タ４０７と測定データ取込用レジスタ４０８と、
演算器４０９とから構成される。
入力切換スイツチ４０２はバツフア増幅器４０
４の入力端子をAD変換部４００の共通電位点
CMに接続するスイツチを示す。この入力切換ス
イツチ４０２をオンにすることによりバツフア増
幅器４０４に共通電位点CMの電位を与え、この
ときAD変換器４０６に与えられる電圧をAD変
換する。このAD変換出力はバツフア増幅器４０
４，４０５とAD変換器４０６のオフセツト電圧
に相当し、そのAD変換出力をオフセツトデータ
取込用レジスタ４０７に収納する。
４の入力端子をAD変換部４００の共通電位点
CMに接続するスイツチを示す。この入力切換ス
イツチ４０２をオンにすることによりバツフア増
幅器４０４に共通電位点CMの電位を与え、この
ときAD変換器４０６に与えられる電圧をAD変
換する。このAD変換出力はバツフア増幅器４０
４，４０５とAD変換器４０６のオフセツト電圧
に相当し、そのAD変換出力をオフセツトデータ
取込用レジスタ４０７に収納する。
スイツチ４０２をオフにし、スイツチ４０３を
オンにすることによりバツフア増幅器４０４に電
圧発生回路３００に設けた差動増幅器３０５の出
力電圧を与え、AD変換器４０６において、電流
検出用抵抗器３０４を流れる電流量に対応した電
圧値をAD変換し、そのAD変換出力を測定デー
タ取込用レジスタ４０８に収納する。
オンにすることによりバツフア増幅器４０４に電
圧発生回路３００に設けた差動増幅器３０５の出
力電圧を与え、AD変換器４０６において、電流
検出用抵抗器３０４を流れる電流量に対応した電
圧値をAD変換し、そのAD変換出力を測定デー
タ取込用レジスタ４０８に収納する。
ここで真の測定値は測定データ取込用レジスタ
４０８に収納したデータ値X1とオフセツトデー
タ取込用レジスタ４０７に収納したデータ値X2
の差の値X1−X2となる。この演算を演算器４０
９によつて実行し、真の電流測定値を求める。
４０８に収納したデータ値X1とオフセツトデー
タ取込用レジスタ４０７に収納したデータ値X2
の差の値X1−X2となる。この演算を演算器４０
９によつて実行し、真の電流測定値を求める。
「考案が解決しようとする問題点」
上述したように各部の回路２００，３００，４
００はバツフア増幅器２０１，３０３，４０１に
よつて共通電位点CMの電位が遠隔点に位置する
被試験IC１０１の端子PCMの電位となるように
制御されている。
００はバツフア増幅器２０１，３０３，４０１に
よつて共通電位点CMの電位が遠隔点に位置する
被試験IC１０１の端子PCMの電位となるように
制御されている。
この状態において特にAD変換器４０６のコモ
ン端子電流ICMはAD変換出力の変化に伴なつて
変化する。この電流変化は共通電位点CMを通じ
てバツフア増幅器４０１に吸収され、共通電位点
CMの電位変動を抑制している。
ン端子電流ICMはAD変換出力の変化に伴なつて
変化する。この電流変化は共通電位点CMを通じ
てバツフア増幅器４０１に吸収され、共通電位点
CMの電位変動を抑制している。
然し乍らコモン端子電流ICMが高速度に変化
したとするとバツフア増幅器４０１も高速度で変
化しなければならない。このためバツフア増幅器
４０１は高速応答が可能な増幅器を用いなければ
ならないが、高速応答が可能な増幅器は高価なも
のとなる。
したとするとバツフア増幅器４０１も高速度で変
化しなければならない。このためバツフア増幅器
４０１は高速応答が可能な増幅器を用いなければ
ならないが、高速応答が可能な増幅器は高価なも
のとなる。
またオフセツト電圧の測定値を被測定電圧の測
定値から減算する場合、オフセツト電圧の測定時
点と被測定電圧の測定時点に大きな時間差が有る
と誘導ノイズ等の影響により誤差が大きく発生す
る欠点がある。
定値から減算する場合、オフセツト電圧の測定時
点と被測定電圧の測定時点に大きな時間差が有る
と誘導ノイズ等の影響により誤差が大きく発生す
る欠点がある。
つまり第４図に示すようにバツフア増幅器４０
４においてオフセツト電圧に誘導ノイズNSが混
入したとすると、時点t1でオフセツト電圧を測定
し、続いて時点t2で被測定電圧を測定したとする
と、その間の測定誤差は小さい。然し乍ら時点t3
で被測定電圧を測定したとすると大きな誤差が発
生する。
４においてオフセツト電圧に誘導ノイズNSが混
入したとすると、時点t1でオフセツト電圧を測定
し、続いて時点t2で被測定電圧を測定したとする
と、その間の測定誤差は小さい。然し乍ら時点t3
で被測定電圧を測定したとすると大きな誤差が発
生する。
このようにオフセツト電圧の測定と被測定電圧
の測定の時間差を小さくすれば誘導ノイズによる
影響を受けることなく精度よく被測定電圧をAD
変換することができる。
の測定の時間差を小さくすれば誘導ノイズによる
影響を受けることなく精度よく被測定電圧をAD
変換することができる。
然し乍らオフセツト電圧測定と被測定電圧測定
を短かい時間間隔で行なうにはバツフア増幅器４
０１として高価な高速応答形の増幅器を用いなけ
ればならない。
を短かい時間間隔で行なうにはバツフア増幅器４
０１として高価な高速応答形の増幅器を用いなけ
ればならない。
「問題点を解決するための手段」
この考案においては、AD変換器のコモン端子
を電源の共通電位点に接続するとともに、それぞ
れ実用新案登録請求の範囲で示したような、第１
および第２のバツフア増幅器、スイツチ回路、ア
ナログ演算回路およびデータ処理回路を設ける。
を電源の共通電位点に接続するとともに、それぞ
れ実用新案登録請求の範囲で示したような、第１
および第２のバツフア増幅器、スイツチ回路、ア
ナログ演算回路およびデータ処理回路を設ける。
「実施例」
第１図は、この考案のAD変換装置の一例を用
いた測定システムの一例で、この考案のAD変換
装置の一例であるAD変換部４００以外は基本的
に第３図に示した従来のものと同じである。
いた測定システムの一例で、この考案のAD変換
装置の一例であるAD変換部４００以外は基本的
に第３図に示した従来のものと同じである。
AD変換部４００は、バツフア増幅器４０１、
一対のバツフア増幅器４１１，４１２、スイツチ
回路４２０、アナログ演算回路４３０、AD変換
器４４０およびデータ処理回路４５０を備える。
一対のバツフア増幅器４１１，４１２、スイツチ
回路４２０、アナログ演算回路４３０、AD変換
器４４０およびデータ処理回路４５０を備える。
バツフア増幅器４０１は、第３図に示したそれ
と同様に、回路網の共通電位点CMの電位が遠隔
点に位置する被試験IC１０１の端子PCMの電位
と同じになるようにするものである。
と同様に、回路網の共通電位点CMの電位が遠隔
点に位置する被試験IC１０１の端子PCMの電位
と同じになるようにするものである。
バツフア増幅器４１１および４１２は、第１図
の例においては、それぞれ非反転増幅器である。
の例においては、それぞれ非反転増幅器である。
スイツチ回路４２０は、バツフア増幅器４１
１，４１２の入力側を、それぞれ回路網の共通電
位点CMに接続するスイツチ４２１，４２２と、
バツフア増幅器４１１の入力側を電圧発生回路３
００の差動増幅器３０５の出力側に接続するスイ
ツチ４２３と、バツフア増幅器４１２の入力側を
電圧発生回路３００における回路網の共通電位点
CMに接続するスイツチ４２４とによつて構成さ
れる。
１，４１２の入力側を、それぞれ回路網の共通電
位点CMに接続するスイツチ４２１，４２２と、
バツフア増幅器４１１の入力側を電圧発生回路３
００の差動増幅器３０５の出力側に接続するスイ
ツチ４２３と、バツフア増幅器４１２の入力側を
電圧発生回路３００における回路網の共通電位点
CMに接続するスイツチ４２４とによつて構成さ
れる。
アナログ演算回路４３０は、第１図の例におい
ては、減算回路で、バツフア増幅器４１１の出力
側が抵抗４３１を介して差動増幅器４３３の反転
入力端子に接続され、バツフア増幅器４１２の出
力側が抵抗４３２を介して差動増幅器４３３の非
反転入力端子に接続されて構成される。なお、差
動増幅器４３３の非反転入力端子側は電源Ｅの共
通電位点ECMに接続される。
ては、減算回路で、バツフア増幅器４１１の出力
側が抵抗４３１を介して差動増幅器４３３の反転
入力端子に接続され、バツフア増幅器４１２の出
力側が抵抗４３２を介して差動増幅器４３３の非
反転入力端子に接続されて構成される。なお、差
動増幅器４３３の非反転入力端子側は電源Ｅの共
通電位点ECMに接続される。
AD変換器４４０は、アナログ演算回路４３０
の差動増幅器４３３の出力電圧をAD変換するも
ので、そのコモン端子を電源Ｅの共通電位点
ECMに接続する。
の差動増幅器４３３の出力電圧をAD変換するも
ので、そのコモン端子を電源Ｅの共通電位点
ECMに接続する。
データ処理回路４５０は、後述するオフセツト
データと測定データとの差を求めるもので、オフ
セツトデータ取込用レジスタ４５７、測定データ
取込用レジスタ４５８および演算器４５９によつ
て構成される。
データと測定データとの差を求めるもので、オフ
セツトデータ取込用レジスタ４５７、測定データ
取込用レジスタ４５８および演算器４５９によつ
て構成される。
以上の構成において、最初に、スイツチ４２１
および４２２がオンにされ、スイツチ４２３およ
び４２４がオフにされて、バツフア増幅器４１１
および４１２に、それぞれ回路網の共通電位点
CMの電位が供給され、AD変換器４４０から、
バツフア増幅器４１１，４１２、差動増幅器４３
３およびAD変換器４４０のオフセツト電圧が
AD変換されたオフセツトデータが得られて、そ
のオフセツトデータがオフセツトデータ取込用レ
ジスタ４５７に取り込まれる。
および４２２がオンにされ、スイツチ４２３およ
び４２４がオフにされて、バツフア増幅器４１１
および４１２に、それぞれ回路網の共通電位点
CMの電位が供給され、AD変換器４４０から、
バツフア増幅器４１１，４１２、差動増幅器４３
３およびAD変換器４４０のオフセツト電圧が
AD変換されたオフセツトデータが得られて、そ
のオフセツトデータがオフセツトデータ取込用レ
ジスタ４５７に取り込まれる。
次に、スイツチ４２１および４２２がオフにさ
れ、スイツチ４２３および４２４がオンにされ
て、バツフア増幅器４１１とバツフア増幅器４１
２との間に電圧発生回路３００の差動増幅器３０
５の出力側と回路網の共通電位点CMとの間に得
られる被測定電圧が供給され、AD変換器４４０
から、その被測定電圧に対して上述したオフセツ
ト電圧が重畳された電圧がAD変換された測定デ
ータが得られて、その測定データが測定データ取
込用レジスタ４５８に取り込まれる。
れ、スイツチ４２３および４２４がオンにされ
て、バツフア増幅器４１１とバツフア増幅器４１
２との間に電圧発生回路３００の差動増幅器３０
５の出力側と回路網の共通電位点CMとの間に得
られる被測定電圧が供給され、AD変換器４４０
から、その被測定電圧に対して上述したオフセツ
ト電圧が重畳された電圧がAD変換された測定デ
ータが得られて、その測定データが測定データ取
込用レジスタ４５８に取り込まれる。
その後、データ処理回路４５０の演算器４５９
において上述した測定データから上述したオフセ
ツトデータが減算されて、演算器４５９から上述
した被測定電圧に相当する真の測定データが得ら
れる。
において上述した測定データから上述したオフセ
ツトデータが減算されて、演算器４５９から上述
した被測定電圧に相当する真の測定データが得ら
れる。
第２図は、この考案のAD変換装置の他の例
で、バツフア増幅器４１１は非反転増幅器とされ
るが、バツフア増幅器４１２が反転増幅器とさ
れ、これに伴なつてアナログ演算回路４３０が加
算回路とされる、すなわちバツフア増幅器４１１
および４１２の出力側が抵抗４３５および４３６
を介して差動増幅器４３３の反転入力端子に接続
される場合である。
で、バツフア増幅器４１１は非反転増幅器とされ
るが、バツフア増幅器４１２が反転増幅器とさ
れ、これに伴なつてアナログ演算回路４３０が加
算回路とされる、すなわちバツフア増幅器４１１
および４１２の出力側が抵抗４３５および４３６
を介して差動増幅器４３３の反転入力端子に接続
される場合である。
「考案の効果」
この考案によれば、AD変換器４４０のコモン
端子を電源Ｅの共通電位点ECMに接続し、AD変
換器４４０のコモン端子電流ICMを電源Ｅに直
接帰路させるので、バツフア増幅器４０１として
高価な高速応答形のものを用いなくても、コモン
端子電流ICMを高速で変化させることができ、
AD変換器４４０を高速で動作させることができ
る。したがつて、オフセツト電圧の測定と被測定
電圧の測定を短かい時間間隔で行うことができ、
誘導ノイズNSの影響を受けない高精度の測定結
果を得ることができる。
端子を電源Ｅの共通電位点ECMに接続し、AD変
換器４４０のコモン端子電流ICMを電源Ｅに直
接帰路させるので、バツフア増幅器４０１として
高価な高速応答形のものを用いなくても、コモン
端子電流ICMを高速で変化させることができ、
AD変換器４４０を高速で動作させることができ
る。したがつて、オフセツト電圧の測定と被測定
電圧の測定を短かい時間間隔で行うことができ、
誘導ノイズNSの影響を受けない高精度の測定結
果を得ることができる。
第１図はこの考案の一実施例を示す接続図、第
２図はこの考案の変形実施例を説明するための接
続図、第３図は従来技術を説明するための接続
図、第４図は従来技術の不都合を説明するための
波形図である。 ４００はAD変換部、４１１および４１２は第
１および第２のバツフア増幅器、４２０はスイツ
チ回路、CMは回路網の共通電位点、４３０はア
ナログ演算回路、４４０はAD変換器、ECMは電
源の共通電位点、４５０はデータ処理回路であ
る。
２図はこの考案の変形実施例を説明するための接
続図、第３図は従来技術を説明するための接続
図、第４図は従来技術の不都合を説明するための
波形図である。 ４００はAD変換部、４１１および４１２は第
１および第２のバツフア増幅器、４２０はスイツ
チ回路、CMは回路網の共通電位点、４３０はア
ナログ演算回路、４４０はAD変換器、ECMは電
源の共通電位点、４５０はデータ処理回路であ
る。
Claims (1)
- 【実用新案登録請求の範囲】 第１および第２のバツフア増幅器と、 この第１および第２のバツフア増幅器の入力側
を、それぞれ回路網の共通電位点に接続する第１
の切換状態と、上記第１のバツフア増幅器の入力
側を回路網の共通電位点との間に被測定電圧が供
給される端子に接続し、かつ上記第２のバツフア
増幅器の入力側を回路網の共通電位点に接続する
第２の切換状態とをとるスイツチ回路と、 上記第１のバツフア増幅器の出力と上記第２の
バツフア増幅器の出力を、上記第１および第２の
バツフア増幅器のいずれか一方が反転増幅器であ
るか否かに応じて加算または減算するアナログ演
算回路と、 このアナログ演算回路の出力をAD変換する、
コモン端子が電源の共通電位点に接続されたAD
変換器と、 上記スイツチ回路が上記第１の切換状態をとる
ときの上記AD変換器の出力データと上記スイツ
チ回路が上記第２の切換状態をとるときの上記
AD変換器の出力データとの差を求めるデータ処
理回路と、 を備えるAD変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984150788U JPH0136362Y2 (ja) | 1984-10-05 | 1984-10-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984150788U JPH0136362Y2 (ja) | 1984-10-05 | 1984-10-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6168533U JPS6168533U (ja) | 1986-05-10 |
| JPH0136362Y2 true JPH0136362Y2 (ja) | 1989-11-06 |
Family
ID=30708921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984150788U Expired JPH0136362Y2 (ja) | 1984-10-05 | 1984-10-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0136362Y2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0789144B2 (ja) * | 1988-06-01 | 1995-09-27 | 株式会社東芝 | 集積回路の検査方法 |
| US4888725A (en) * | 1988-10-13 | 1989-12-19 | Tektronix, Inc. | Subtraction of wide band signals |
| US7429856B1 (en) * | 2007-11-20 | 2008-09-30 | Qualitau, Inc. | Voltage source measurement unit with minimized common mode errors |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5825717A (ja) * | 1981-08-07 | 1983-02-16 | Hitachi Ltd | Ａｄ変換器 |
-
1984
- 1984-10-05 JP JP1984150788U patent/JPH0136362Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6168533U (ja) | 1986-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0136362Y2 (ja) | ||
| CN114062764A (zh) | 一种基于标准电流的直流小电流测量系统及方法 | |
| JPH0645909Y2 (ja) | Ｉｃ試験装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JPH0438303Y2 (ja) | ||
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| JP3461258B2 (ja) | 導電率またはｐＨを測定する装置 | |
| JPS63190975U (ja) | ||
| JPH0634705Y2 (ja) | Ｉｃ試験装置 | |
| JP3495545B2 (ja) | 溶存酸素またはｐＨを測定する装置 | |
| JP3152726B2 (ja) | 温度検知装置 | |
| JP2565866Y2 (ja) | Ｉｃテスタの並列接続デバイス電源 | |
| JP3690583B2 (ja) | 測定装置 | |
| JP2827233B2 (ja) | 半導体試験装置 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JP3469369B2 (ja) | 電気計測器 | |
| JP2968380B2 (ja) | 入力測定装置 | |
| JPH0875817A (ja) | 電圧印加電流測定装置 | |
| SU1122983A1 (ru) | Устройство дл измерени коэффициента усилени по току транзисторов | |
| JPH0446385B2 (ja) | ||
| JPH0448537Y2 (ja) | ||
| JPH05870Y2 (ja) | ||
| JP3209753B2 (ja) | 半導体素子の検査方法 | |
| JPS6348478A (ja) | 電子回路 | |
| JPS5931011B2 (ja) | 半導体集積線形回路の入力オフセツト電圧測定方法 |