JPH0138377B2 - - Google Patents
Info
- Publication number
- JPH0138377B2 JPH0138377B2 JP57132717A JP13271782A JPH0138377B2 JP H0138377 B2 JPH0138377 B2 JP H0138377B2 JP 57132717 A JP57132717 A JP 57132717A JP 13271782 A JP13271782 A JP 13271782A JP H0138377 B2 JPH0138377 B2 JP H0138377B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- collector
- emitter
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はアナログ信号の乗算処理、すなわち信
号の変調、復調、周波数変換などを容易ならしめ
る半導体可変抵抗素子に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor variable resistance element that facilitates analog signal multiplication processing, that is, signal modulation, demodulation, frequency conversion, etc.
従来、アナログ信号を処理するために使用され
ている半導体可変抵抗素子として、バイポーラト
ランジスタあるいは電界効果トランジスタが用い
られている。これらは、そのコレクタ、エミツタ
間インピーダンス、あるいは、ドレイン、ソース
間インピーダンスが、ベース電流あるいはゲー
ト、ソース間電圧により変化する特性を有してお
り、一般には、可変減衰器、周波数変換器などに
利用されている。 Conventionally, bipolar transistors or field effect transistors have been used as semiconductor variable resistance elements used to process analog signals. These have characteristics that the impedance between the collector and emitter or the impedance between the drain and source changes depending on the base current or the voltage between the gate and source, and are generally used for variable attenuators, frequency converters, etc. has been done.
しかし、上記の可変インピーダンス(この場合
コレクタ、エミツタ間インピーダンスあるいはド
レイン、ソース間インピーダンス)の大きさと、
制御信号(この場合、ベース電流あるいはゲー
ト、ソース間電圧)の大きさとの間には単純な関
係式で結びつけられるような関係がなく、アナロ
グ信号の乗算処理を行なう素子としては不適切で
ある。 However, the size of the variable impedance (in this case, the impedance between the collector and emitter or the impedance between the drain and source),
There is no relationship between the magnitude of the control signal (in this case, the base current or the voltage between the gate and the source) that can be established by a simple relational expression, and the device is inappropriate as an element that performs analog signal multiplication processing.
第1図は、アナログ信号の乗算処理に適用しう
る可変抵抗素子の持つべき特性を概念的に説明す
るためのものである。 FIG. 1 is for conceptually explaining the characteristics that a variable resistance element that can be applied to analog signal multiplication processing should have.
第1図において、可変抵抗素子1は端子2より
加えられる制御電圧Vcまたは制御電流Icにより、
その抵抗値Rが制御されているものとする。この
可変抵抗素子1には信号源3により別の信号電圧
Vsが加えられているため、可変抵抗素子1に流
れる電流Is(Vs/R)で示される。いまここで、
可変抵抗素子1の抵抗値Rが制御電圧Vcまたは
制御電流Icに反比例するものとすれば、上記の電
流IsはVsとVcまたは、VsとIcの積に比例する。 In FIG. 1, variable resistance element 1 is controlled by control voltage Vc or control current Ic applied from terminal 2.
It is assumed that the resistance value R is controlled. This variable resistance element 1 is supplied with another signal voltage by a signal source 3.
Since Vs is applied, the current flowing through the variable resistance element 1 is expressed as Is (Vs/R). Here and now,
If the resistance value R of the variable resistance element 1 is inversely proportional to the control voltage Vc or the control current Ic, the above-mentioned current Is is proportional to the product of Vs and Vc or Vs and Ic.
本発明は上述のように、その抵抗値が制御信号
の大きさに反比例する可変抵抗素子を得んとする
ものである。 As described above, the present invention aims to obtain a variable resistance element whose resistance value is inversely proportional to the magnitude of a control signal.
以下図面を用いて本発明の実施例につき説明す
る。 Embodiments of the present invention will be described below with reference to the drawings.
第2図は本発明をバイポーラICプロセスに適
用した場合の素子を上面から見た平面図、すなわ
ち、いわゆるコンポジツトマスク図面であり、第
3図は第2図に示すA−A′部の断面図を示すも
のである。 FIG. 2 is a top plan view of an element when the present invention is applied to a bipolar IC process, that is, a so-called composite mask drawing, and FIG. 3 is a cross-sectional view taken along the line A-A' shown in FIG. The figure is shown below.
第2図において、4はN型エミツタ拡散層(エ
ミツタ領域)を、5はP型ベース拡散層(ベース
領域)を、6はN型コレクタエピタキシヤル層
(コレクタ領域)を、7はP型分離拡散層または
誘電体分離層を、そして10はアルミ配線層を示
す。また、8は半導体部とアルミ配線部10を接
続するための半導体表面に設けられた酸化物絶縁
体9に空けられた窓部を示す。 In Figure 2, 4 is the N-type emitter diffusion layer (emitter region), 5 is the P-type base diffusion layer (base region), 6 is the N-type collector epitaxial layer (collector region), and 7 is the P-type isolation layer. A diffusion layer or a dielectric isolation layer is shown, and 10 is an aluminum wiring layer. Further, reference numeral 8 indicates a window portion formed in an oxide insulator 9 provided on the semiconductor surface for connecting the semiconductor portion and the aluminum wiring portion 10.
また、E,B,Coはそれぞれエミツタ、ベー
ス、コレクタ電極を、そしてCR1,CR2は可変抵抗
素子として使用する場合の抵抗素子用電極を示
す。 Furthermore, E, B, and Co represent emitter, base, and collector electrodes, respectively, and C R1 and CR2 represent resistance element electrodes when used as a variable resistance element.
一方、第3図は第2図に示すA−A′線の部分
の断面図を示すものである。 On the other hand, FIG. 3 is a sectional view taken along line A-A' shown in FIG. 2.
次に本発明の動作原理につき、第3図を用いて
説明する。 Next, the operating principle of the present invention will be explained using FIG. 3.
本発明では、通常のバイポーラトランジスタと
同様、エミツタ領域4のキヤリヤー濃度(不純物
濃度)をベース領域5のそれよりはるかに濃くし
ておき、エミツタ、ベース間に順方向バイアス電
圧を加えることにより、エミツタ直下のベース領
域5にエミツタ電流に比例した少数キヤリヤーを
注入する。この注入された少数キヤリヤーは主と
して下方のコレクタ、ベース接合部に向つて拡散
し、コレクタ接合部が零バイアスまたは逆バイア
スされている場合、この接合部を介してコレクタ
領域6に達する。いまここで、通常のバイポーラ
トランジスタと同様、エミツタ直下のエミツタ、
ベース接合面と、この接合面直下のコレクタ、ベ
ース接合面の距離、いわゆるベース幅を、ベース
に注入された少数キヤリヤーの拡散長より十分短
かい距離に保てば、エミツタ領域4よりベース領
域5に注入された少数キヤリヤーは、ベース領域
5にてほとんど消滅することなく、コレクタ領域
6に達する。 In the present invention, as in a normal bipolar transistor, the carrier concentration (impurity concentration) in the emitter region 4 is made much higher than that in the base region 5, and by applying a forward bias voltage between the emitter and the base, the emitter A minority carrier proportional to the emitter current is injected into the base region 5 immediately below. This injected minority carrier mainly diffuses downward towards the collector-base junction and reaches the collector region 6 via this junction if the collector junction is zero-biased or reverse-biased. Now, just like a normal bipolar transistor, the emitter just below the emitter,
If the distance between the base bonding surface, the collector directly below the bonding surface, and the base bonding surface, the so-called base width, is kept sufficiently shorter than the diffusion length of the minority carrier injected into the base, the base region 5 will be smaller than the emitter region 4. The minority carriers injected into the base region 5 reach the collector region 6 without almost disappearing in the base region 5.
このようにして、コレクタ領域に達したキヤリ
ヤは、コレクタ領域中では多数キヤリヤとなり、
ベース、コレクタ接合面直下のコレクタ領域の電
気伝導度を増加させる。 In this way, the carriers that reach the collector area become the majority carriers in the collector area, and
Increases the electrical conductivity of the collector region directly below the base-collector interface.
いまここで、通常のバイポーラプロセスではエ
ピタキシヤル層で形成されるコレクタ領域のキヤ
リヤー濃度(不純物濃度)を十分低くしておけば
上記ベース、コレクタ接合面直下のコレクタ領域
の電気伝導度はエミツタよりベースを介してもた
らされた多数キヤリヤにほぼ比例して、すなわ
ち、エミツタ電流に比例して変化することにな
る。 Now, in a normal bipolar process, if the carrier concentration (impurity concentration) in the collector region formed by the epitaxial layer is made low enough, the electrical conductivity of the collector region directly below the base and collector junction surface will be lower than that of the emitter. It will vary approximately in proportion to the majority carrier provided through the emitter current, i.e. in proportion to the emitter current.
本発明は、このようなベース、コレクタ接合面
直下のコレクタ領域の電気伝導度をエミツタ電流
に比例して、すなわち、同領域の抵抗値がエミツ
タ電流に反比例して変化させることにより、その
抵抗値が制御信号に反比例する可変抵抗素子を得
んとするものである。 The present invention changes the electrical conductivity of the collector region immediately below the base-collector junction surface in proportion to the emitter current, that is, the resistance value of the region is inversely proportional to the emitter current. The objective is to obtain a variable resistance element whose resistance is inversely proportional to a control signal.
この目的を達するためには、可変抵抗素子を実
現する際に生ずる種々の寄生素子を極力排除しな
ければならない。 In order to achieve this objective, it is necessary to eliminate as much as possible the various parasitic elements that occur when realizing a variable resistance element.
第2図のパターン配置は、上記の寄生素子を考
慮した結果得られたパターン配置の一実施例であ
る。 The pattern arrangement shown in FIG. 2 is an example of a pattern arrangement obtained by taking the above parasitic elements into consideration.
すなわち、第2図において生ずることが望まし
くない寄生素子として、抵抗素子用電極CR1,CR2
と、ベース領域5におおわれない部分のコレクタ
拡散領域6にて形成される抵抗部があり、この抵
抗部は望ましいベース領域直下のコレクタ領域で
形成される可変抵抗部と並列に入る。 In other words, as parasitic elements that are undesirable to occur in FIG. 2, the resistance element electrodes C R1 and C R2
Then, there is a resistance section formed in the collector diffusion region 6 which is not covered by the base region 5, and this resistance section is arranged in parallel with the variable resistance section formed in the collector region directly under the base region.
また、上記のベース領域直下のコレクタ領域か
ら抵抗素子用電極CR1,CR2までの抵抗部も望まし
くなり寄生素子であり、この抵抗部は望ましいベ
ース領域直下のコレクタ領域で形成される可変抵
抗部と直列に入る。 In addition, the resistance section from the collector region directly under the base region to the resistance element electrodes CR1 and CR2 is also desirable and is a parasitic element, and this resistance section is a variable resistance section formed in the collector region directly below the base region. and enter in series.
これらの寄生素子の影響を極力さける具体的手
段につき若干説明する。すなわち、直列に入る寄
生抵抗素子はその抵抗値が極力小さくなるように
パターン上の工夫をしたり、また、抵抗素子用電
極CR1,CR2を含む周辺のコレクタ領域のキヤリヤ
濃度(不純物濃度)を濃くするコレクタウオール
のプロセスを付加するなどの工夫が有効であり、
また、並列に入る寄生抵抗素子に対しては、その
抵抗値が極力大きくなるように、ベース領域でお
おわれないコレクタ領域の幅を極力短かくし、そ
の長さを長くするようなパターン上の工夫が有効
となる。 Some specific means for avoiding the influence of these parasitic elements as much as possible will be explained below. In other words, the parasitic resistance elements that are connected in series are patterned so that their resistance values are as small as possible, and the carrier concentration (impurity concentration) of the collector region around the resistance element electrodes CR1 and CR2 is adjusted. It is effective to add a collector-all process to thicken the
In addition, for parasitic resistance elements that are connected in parallel, in order to increase the resistance value as much as possible, the width of the collector region that is not covered by the base region is made as short as possible, and the length of the collector region is made as long as possible. It becomes effective.
また、コレクタ領域に抵抗素子用電極CR1,CR2
と別個にコレクタ電極Coを設けた理由は、制御
信号であるエミツタ電流がこのコレクタ電極Co
を介して外部に取り去られ、抵抗素子用電極CR1,
CR2に制御信号による悪影響を与えないようにす
るためであり、図示のように、電極CR1,CR2と対
称的な位置に電極Coを配置するのが望ましい。 In addition, resistive element electrodes C R1 and C R2 are placed in the collector area.
The reason for providing a separate collector electrode Co is that the emitter current, which is a control signal, is connected to this collector electrode Co.
is removed to the outside through the resistive element electrode C R1 ,
This is to prevent the control signal from having an adverse effect on C R2 , and it is desirable to arrange the electrode Co at a position symmetrical to the electrodes C R1 and C R2 , as shown in the figure.
同様の意味でベース電極Bも、電極CR1,CR2と
称対的な位置に配置するのが望ましいのは勿論で
ある。 In the same sense, it is of course preferable that the base electrode B is placed at a position symmetrical to the electrodes C R1 and C R2 .
以上に詳述したように、本発明によれば、従来
のバイポーラICプロセスにより簡単に、制御信
号に反比例してその抵抗値が変化する可変抵抗素
子を得ることができ、種々のアナログ信号の乗算
処理に応用することができ、その実用的効果は極
めて大きいものである。 As described in detail above, according to the present invention, it is possible to easily obtain a variable resistance element whose resistance value changes in inverse proportion to a control signal by using a conventional bipolar IC process. It can be applied to processing, and its practical effects are extremely large.
第1図はアナログ信号の乗算処理に適用しうる
可変抵抗素子の特性を概念的に説明するための回
路図、第2図は本発明の一実施例の半導体可変抵
抗素子の平面図、第3図は第2図のA−A′線に
よる断面図である。
4……エミツタ領域、5……ベース領域、6…
…コレクタ領域、7……P型分離拡散層とサブス
トレートあるいは誘電体分離層、9……酸化物絶
縁層、10……アルミ配線層、E……エミツタ電
極、B……ベース電極、Co……コレクタ電極、
CR1,CR2……抵抗素子用電極。
FIG. 1 is a circuit diagram for conceptually explaining the characteristics of a variable resistance element that can be applied to analog signal multiplication processing, FIG. 2 is a plan view of a semiconductor variable resistance element according to an embodiment of the present invention, and FIG. The figure is a sectional view taken along line A-A' in FIG. 2. 4... Emitter area, 5... Base area, 6...
... Collector region, 7 ... P-type isolation diffusion layer and substrate or dielectric separation layer, 9 ... Oxide insulating layer, 10 ... Aluminum wiring layer, E ... Emitter electrode, B ... Base electrode, Co ... ...Collector electrode,
C R1 , C R2 ...Electrodes for resistance elements.
Claims (1)
純物濃度)の濃いN型(またはP型)半導体部
と、このエミツタ領域と接してベース領域を形成
するキヤリヤー濃度(不純物濃度)の薄いP型
(またはN型)半導体部と、このベース領域と接
してコレクタ領域を形成するキヤリヤー濃度(不
純物濃度)の薄いN型(またはP型)半導体部と
から成り、上記エミツタ領域からベース領域に注
入された少数キヤリヤーがほとんど消滅すること
なしにコレクタ領域に達するよう上記ベース幅を
十分狭くしておき上記コレクタ領域部を上記ベー
ス領域部と接する部分の両側に拡張し、この拡張
して設けたコレクタ領域部に、上記コレクタ領域
部の上記エミツタ直下の上記ベース領域部と接す
る部分を抵抗素子として使用するための2つの抵
抗用電極を設け、さらに、上記コレクタ領域部
を、上記2つの抵抗用電極を形成するために拡張
した方向と別の方向に拡張し、この部分にコレク
タ電極を設け、さらに、上記ベース領域部、エミ
ツタ領域部に夫々、ベース電極、エミツタ電極を
設けたことを特徴とする半導体可変抵抗素子。 2 ベース領域部と接するコレクタ領域部の両側
に拡張して設けたコレクタ領域部のキヤリヤー濃
度(不純物濃度)を、ベース領域部と接する上記
コレクタ領域部のキヤリヤー濃度(不純物濃度)
より濃くしたことを特徴とする特許請求の範囲第
1項記載の半導体可変抵抗素子。 3 エミツタ電極、ベース電極間に順方向バイア
スを与え、ベース電極、コレクタ電極間に零バイ
アスまたは逆方向バイアスを与え、上記エミツ
タ、ベース間に与えた順方向バイアスを変化さ
せ、あるいはエミツタ電流を変化させ、エミツタ
領域からベース領域に注入されたキヤリヤーがベ
ース領域を介してコレクタ領域に達し、上記ベー
ス領域に接するコレクタ領域の伝導度を可変にす
ることにより、上記2つの抵抗用電極間の抵抗値
を可変にすることを特徴とする特許請求の範囲第
1項記載の半導体可変抵抗素子。[Claims] 1. An N-type (or P-type) semiconductor region with a high carrier concentration (impurity concentration) forming an emitter region, and a low carrier concentration (impurity concentration) forming a base region in contact with the emitter region. It consists of a P-type (or N-type) semiconductor part and an N-type (or P-type) semiconductor part with a low carrier concentration (impurity concentration) that contacts this base region to form a collector region, and from the emitter region to the base region. The base width is made sufficiently narrow so that the injected minority carriers reach the collector region without almost disappearing, and the collector region is expanded to both sides of the portion in contact with the base region. The collector region is provided with two resistance electrodes for using the portion of the collector region directly below the emitter that is in contact with the base region as a resistance element, and the collector region is further provided with two resistance electrodes for use as a resistance element. The electrode is expanded in a direction different from the direction in which it is expanded to form the electrode, a collector electrode is provided in this portion, and a base electrode and an emitter electrode are provided in the base region and emitter region, respectively. Semiconductor variable resistance element. 2 The carrier concentration (impurity concentration) of the collector region extending on both sides of the collector region in contact with the base region is calculated as the carrier concentration (impurity concentration) of the collector region in contact with the base region.
The semiconductor variable resistance element according to claim 1, characterized in that the semiconductor variable resistance element is made darker. 3 Apply forward bias between the emitter electrode and base electrode, apply zero bias or reverse bias between the base electrode and collector electrode, change the forward bias applied between the emitter and base, or change the emitter current. The carrier injected from the emitter region into the base region reaches the collector region via the base region, and by varying the conductivity of the collector region in contact with the base region, the resistance value between the two resistor electrodes is changed. 2. The semiconductor variable resistance element according to claim 1, wherein the semiconductor variable resistance element is made variable.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132717A JPS5922362A (en) | 1982-07-28 | 1982-07-28 | Semiconductor variable resistance element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57132717A JPS5922362A (en) | 1982-07-28 | 1982-07-28 | Semiconductor variable resistance element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5922362A JPS5922362A (en) | 1984-02-04 |
| JPH0138377B2 true JPH0138377B2 (en) | 1989-08-14 |
Family
ID=15087926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57132717A Granted JPS5922362A (en) | 1982-07-28 | 1982-07-28 | Semiconductor variable resistance element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5922362A (en) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS593863B2 (en) * | 1975-03-31 | 1984-01-26 | 富士通株式会社 | hand tai souchi no seizou houhou |
| JPS586310B2 (en) * | 1975-03-31 | 1983-02-03 | 富士通株式会社 | Hand tie souchi |
| JPS593866B2 (en) * | 1975-03-31 | 1984-01-26 | 富士通株式会社 | hand tai souchi no seizou houhou |
-
1982
- 1982-07-28 JP JP57132717A patent/JPS5922362A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5922362A (en) | 1984-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5304821A (en) | MOS-gate-turnoff thyristor | |
| JPH0230588B2 (en) | ||
| US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
| US3488564A (en) | Planar epitaxial resistors | |
| US3624454A (en) | Mesa-type semiconductor device | |
| EP0017919B1 (en) | Diffused resistor | |
| US5448104A (en) | Bipolar transistor with base charge controlled by back gate bias | |
| US4157561A (en) | High power transistor | |
| US3430112A (en) | Insulated gate field effect transistor with channel portions of different conductivity | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| US3946425A (en) | Multi-emitter transistor having heavily doped N+ regions surrounding base region of transistors | |
| JPH0131706B2 (en) | ||
| US4178603A (en) | Schottky transistor with low residual voltage | |
| JPH0138377B2 (en) | ||
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPH0231426A (en) | Bipolar transistor | |
| US3471755A (en) | Distributed variable attenuator network | |
| JPS6133261B2 (en) | ||
| JPH01171281A (en) | voltage drop control diode | |
| US4958210A (en) | High voltage integrated circuits | |
| US3955148A (en) | Sampling circuit | |
| JPH05864B2 (en) | ||
| KR940008215B1 (en) | Bidirectional transistor device | |
| JPS6116569A (en) | Semiconductor integrated circuit device | |
| JPS586310B2 (en) | Hand tie souchi |