JPH0140377B2 - - Google Patents
Info
- Publication number
- JPH0140377B2 JPH0140377B2 JP57011256A JP1125682A JPH0140377B2 JP H0140377 B2 JPH0140377 B2 JP H0140377B2 JP 57011256 A JP57011256 A JP 57011256A JP 1125682 A JP1125682 A JP 1125682A JP H0140377 B2 JPH0140377 B2 JP H0140377B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- image signal
- amplifier
- output
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V10/00—Arrangements for image or video recognition or understanding
- G06V10/10—Image acquisition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Picture Signal Circuits (AREA)
- Image Analysis (AREA)
- Investigating Or Analysing Biological Materials (AREA)
- Investigating Or Analysing Materials By Optical Means (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】
本発明は、ラインセンサやエリヤセンサ等から
得られる画像信号を入力し、シユーデング等の影
響を受けない画像信号に変換する信号処理回路に
関するものである。
得られる画像信号を入力し、シユーデング等の影
響を受けない画像信号に変換する信号処理回路に
関するものである。
第１図は、血液標本上に散在する血球の顕微鏡
画像を、TVカメラ等を通して電気信号として取
り出した場合の画像信号の一例を示す波形図であ
る。この波形図において、点は白血球であり、
点は赤血球を示している。このような画像信号
においては、両端部分で、入射光が角度をもつこ
とからシユーデングの影響を受け、基準レベルが
一定でない。このため、画像信号を処理し、この
中から、例えば白血球を検出するような場合、最
適なスレツシヨルドを位置によつて異ならしめな
ければならない。
画像を、TVカメラ等を通して電気信号として取
り出した場合の画像信号の一例を示す波形図であ
る。この波形図において、点は白血球であり、
点は赤血球を示している。このような画像信号
においては、両端部分で、入射光が角度をもつこ
とからシユーデングの影響を受け、基準レベルが
一定でない。このため、画像信号を処理し、この
中から、例えば白血球を検出するような場合、最
適なスレツシヨルドを位置によつて異ならしめな
ければならない。
従来、この種の装置においては、マイクロコン
ピユータやメモリ手段を用い、各位置での最適な
スレツシヨルドをメモリ手段にあらかじめ記憶さ
せておいて補正するようにしている。しかしなが
ら、このような手法は、構成が複雑となるうえ
に、予じめ最適なスレツシヨルドを設定しなけれ
ばならないという欠点がある。
ピユータやメモリ手段を用い、各位置での最適な
スレツシヨルドをメモリ手段にあらかじめ記憶さ
せておいて補正するようにしている。しかしなが
ら、このような手法は、構成が複雑となるうえ
に、予じめ最適なスレツシヨルドを設定しなけれ
ばならないという欠点がある。
ここにおいて、本発明は、簡単な構成でシエー
デングの影響を受けない画像信号を得ることので
きる信号処理回路を実現しようとするものであ
る。
デングの影響を受けない画像信号を得ることので
きる信号処理回路を実現しようとするものであ
る。
本発明に係る装置は、可変利得増幅器と、画像
信号の中の背景を抽出する回路とを備え、増幅器
の利得を、背景を示す信号時においてはその出力
が一定になるように制御し、背景以外を示す信号
時には、直前の利得を保持するように制御するよ
うにした点に特徴がある。
信号の中の背景を抽出する回路とを備え、増幅器
の利得を、背景を示す信号時においてはその出力
が一定になるように制御し、背景以外を示す信号
時には、直前の利得を保持するように制御するよ
うにした点に特徴がある。
本発明は、透過光利用の顕微鏡画像などでは、
明るい背景の中に目的画像が散在している場合が
多く、このような場合、通常背景は意味を持た
ず、得られる画像信号は所定レベルの信号でよい
という点に着目してなされている。
明るい背景の中に目的画像が散在している場合が
多く、このような場合、通常背景は意味を持た
ず、得られる画像信号は所定レベルの信号でよい
という点に着目してなされている。
第２図は、本発明に係る装置の一例を示す構成
ブロツク図である。図において、T1は画像信号
が印加される入力端子、A1は入力端子T1に印加
される画像信号eiを増幅する増幅器、Rfは抵抗、
FETは可変抵抗として作用する電界効果トラン
ジスタ、T0は出力端子である。FETは、そのゲ
ートに印加される信号に応じて抵抗が変わり、こ
れによつて増幅器A1の帰還電圧が変つてその利
得が制御できるようになつている。
ブロツク図である。図において、T1は画像信号
が印加される入力端子、A1は入力端子T1に印加
される画像信号eiを増幅する増幅器、Rfは抵抗、
FETは可変抵抗として作用する電界効果トラン
ジスタ、T0は出力端子である。FETは、そのゲ
ートに印加される信号に応じて抵抗が変わり、こ
れによつて増幅器A1の帰還電圧が変つてその利
得が制御できるようになつている。
GCは、その出力端がFETのゲート極に接続さ
れた利得制御回路で、一方の入力端にスイツチＳ
を介して増幅器A1の出力信号が印加され、他方
の入力端に所定出力レベルを決める基準電圧VS
が印加された演算増幅器A2、及びこの演算増幅
器の入出力端間に接続されたコンデンサＣで構成
されている。
れた利得制御回路で、一方の入力端にスイツチＳ
を介して増幅器A1の出力信号が印加され、他方
の入力端に所定出力レベルを決める基準電圧VS
が印加された演算増幅器A2、及びこの演算増幅
器の入出力端間に接続されたコンデンサＣで構成
されている。
BPは、入力端子T1に印加される画像信号を入
力とし、この画像信号中の背景を示す部分を抽出
する背景抽出回路である。この背景抽出回路は、
画像信号eiを一方の入力とする演算増幅器A3、画
像信号eiを積分する積分器INT、この積分器INT
の出力が一端に印加されるコンデンサC1、この
コンデンサC1の他端と増幅器A3の出力端間に接
続されたダイオードD1及びダイオードD2、抵抗
R1とで構成されている。ここで、演算増幅器A3、
ダイオードD1，D2、抵抗R1及びコンデンサC1は、
画像信号eiのピークトラツキング回路を構成して
いる。積分器INTは、抵抗Ｒ、コンデンサC2、
演算増幅器A4で構成されている。ここで、S1，
S2は、コンデンサC1，C2に貯えられた電荷を放
電させるためのスイツチである。COPは、画像
信号eiと、増幅器A3の出力信号とを比較する比較
器、Ｇは比較器COPの出力側に設けたゲート回
路である。
力とし、この画像信号中の背景を示す部分を抽出
する背景抽出回路である。この背景抽出回路は、
画像信号eiを一方の入力とする演算増幅器A3、画
像信号eiを積分する積分器INT、この積分器INT
の出力が一端に印加されるコンデンサC1、この
コンデンサC1の他端と増幅器A3の出力端間に接
続されたダイオードD1及びダイオードD2、抵抗
R1とで構成されている。ここで、演算増幅器A3、
ダイオードD1，D2、抵抗R1及びコンデンサC1は、
画像信号eiのピークトラツキング回路を構成して
いる。積分器INTは、抵抗Ｒ、コンデンサC2、
演算増幅器A4で構成されている。ここで、S1，
S2は、コンデンサC1，C2に貯えられた電荷を放
電させるためのスイツチである。COPは、画像
信号eiと、増幅器A3の出力信号とを比較する比較
器、Ｇは比較器COPの出力側に設けたゲート回
路である。
このように構成した装置の動作を、次に第３図
の波形図を参照しながら説明する。
の波形図を参照しながら説明する。
増幅器A1の入力端には、第３図イに示すよう
な画像信号eiが印加され、ここで増幅される。増
幅器A1の利得Ｇは、FETのチヤンネル抵抗を
RFETとすれば、(1)式で表わされる。
な画像信号eiが印加され、ここで増幅される。増
幅器A1の利得Ｇは、FETのチヤンネル抵抗を
RFETとすれば、(1)式で表わされる。
Ｇ＝Rf／RFET＋１ (1)
背景抽出回路BPにおいて、演算増幅器A3の一
方の入力端には、第３図イに示すような画像信号
eiが印加され、また、積分器INTの入力端にも同
じ画像信号eiが印加されている。ここで、画像信
号eiは、シエーデングの影響を受け中央部が脹ら
んだ信号波形となつている。積分器INTの動作
を制御するコンデンサC2に並列に接続されたス
イツチS2は、第３図ロに示すように、画像信号ei
の中央部（脹らんだ付近）に至るまでオンとなつ
ており、その後オフとなつて、画像信号eiを積分
する動作をなす。演算増幅器A3、ダイオードD1，
D2、抵抗R1及びコンデンサC1は、ピークトラツ
キング回路を構成しており、画像信号eiのピーク
トラツキングを行う。ここで、画像信号eiは、そ
の中央部が脹らんだ信号波形であるところから、
画像信号の左半分、右上り波形部分では、これが
そのまま画像信号中の背景を示す信号となる。と
ころが、画像信号の右半分、右下り波形部分で
は、このままでは常にホールド状態となつて背景
を示す信号が抽出されない。それ故に、この装置
においては、画像信号の右半分に相当する区間、
積分器INTを動作させ、コンデンサC1の一端に
画像信号eiを積分して得られる三角波信号を加え
てコンデンサC1の電圧を逆方向に修正するよう
にし、これによつてピークトラツキングが画像信
号の全区間に亘つて行なえるようにし、画像信号
の中から背景に関連した信号を確実に抽出できる
ようにしている。なお、積分器INTの回路定数
は、その出力端に得られる三角波信号の面積が、
画像信号中のシエーデングの影響程度によつて所
定の最適値になるように設定されるものとする。
方の入力端には、第３図イに示すような画像信号
eiが印加され、また、積分器INTの入力端にも同
じ画像信号eiが印加されている。ここで、画像信
号eiは、シエーデングの影響を受け中央部が脹ら
んだ信号波形となつている。積分器INTの動作
を制御するコンデンサC2に並列に接続されたス
イツチS2は、第３図ロに示すように、画像信号ei
の中央部（脹らんだ付近）に至るまでオンとなつ
ており、その後オフとなつて、画像信号eiを積分
する動作をなす。演算増幅器A3、ダイオードD1，
D2、抵抗R1及びコンデンサC1は、ピークトラツ
キング回路を構成しており、画像信号eiのピーク
トラツキングを行う。ここで、画像信号eiは、そ
の中央部が脹らんだ信号波形であるところから、
画像信号の左半分、右上り波形部分では、これが
そのまま画像信号中の背景を示す信号となる。と
ころが、画像信号の右半分、右下り波形部分で
は、このままでは常にホールド状態となつて背景
を示す信号が抽出されない。それ故に、この装置
においては、画像信号の右半分に相当する区間、
積分器INTを動作させ、コンデンサC1の一端に
画像信号eiを積分して得られる三角波信号を加え
てコンデンサC1の電圧を逆方向に修正するよう
にし、これによつてピークトラツキングが画像信
号の全区間に亘つて行なえるようにし、画像信号
の中から背景に関連した信号を確実に抽出できる
ようにしている。なお、積分器INTの回路定数
は、その出力端に得られる三角波信号の面積が、
画像信号中のシエーデングの影響程度によつて所
定の最適値になるように設定されるものとする。
第３図ニは、演算増幅器A3の出力信号eBの波
形図である。この出力信号eBは、画像信号eiの背
景に関連した信号であつて、そのレベルは、eiに
対してダイオードD1，D2の順方向電圧分だけ低
いものとなる。比較器COPは、一方の入力端に
印加される画像信号eiと、他方の入力端に印加さ
れる演算増幅器A3の出力信号、すなわち、背景
に関連した信号eBとを比較し、第３図ホに示すよ
うに背景区間を示す信号eB0を出力する。この出
力信号eB0は、同期信号区間は出力信号eB0が阻止
されるゲート回路Ｇを介して取り出され、この信
号によつて、スイツチＳが駆動される。
形図である。この出力信号eBは、画像信号eiの背
景に関連した信号であつて、そのレベルは、eiに
対してダイオードD1，D2の順方向電圧分だけ低
いものとなる。比較器COPは、一方の入力端に
印加される画像信号eiと、他方の入力端に印加さ
れる演算増幅器A3の出力信号、すなわち、背景
に関連した信号eBとを比較し、第３図ホに示すよ
うに背景区間を示す信号eB0を出力する。この出
力信号eB0は、同期信号区間は出力信号eB0が阻止
されるゲート回路Ｇを介して取り出され、この信
号によつて、スイツチＳが駆動される。
利得制御回路GCにおいて、スイツチＳは、ゲ
ート回路Ｇから出力される背景区間を示す信号
eB0によつて、背景区間はオン、目的画像のある
区間はオフに駆動される。スイツチＳがオンの状
態では、このスイツチＳ、増幅器A2、FET、増
幅器A1を含んで負帰還ループが構成される。こ
の負帰還ループは、増幅器A1の出力信号e0が、
増幅器A2の他方の入力端に印加されている基準
電圧VSに対応した一定のレベルの信号となるよ
うに、FETのチヤンネル抵抗RFETを変え、増幅
器A1の利得Ｇ（(1)式参照）を制御する。一方、ス
イツチＳがオフの状態（目的画像のある区間）で
は、増幅器A2、コンデンサＣで構成される回路
は、スイツチＳをオフにする直前の出力電圧e0を
保持し、この電圧e0に対応して増幅器A1の利得
を制御する。
ート回路Ｇから出力される背景区間を示す信号
eB0によつて、背景区間はオン、目的画像のある
区間はオフに駆動される。スイツチＳがオンの状
態では、このスイツチＳ、増幅器A2、FET、増
幅器A1を含んで負帰還ループが構成される。こ
の負帰還ループは、増幅器A1の出力信号e0が、
増幅器A2の他方の入力端に印加されている基準
電圧VSに対応した一定のレベルの信号となるよ
うに、FETのチヤンネル抵抗RFETを変え、増幅
器A1の利得Ｇ（(1)式参照）を制御する。一方、ス
イツチＳがオフの状態（目的画像のある区間）で
は、増幅器A2、コンデンサＣで構成される回路
は、スイツチＳをオフにする直前の出力電圧e0を
保持し、この電圧e0に対応して増幅器A1の利得
を制御する。
このような動作によつて、増幅器A1の出力電
圧e0は、入力される画像信号の中の背景区間は、
基準電圧VSで定まる所定レベルになり、全体と
してシエーデングの影響をなくすることができ
る。また、例えば光源の明るさが変つて画像信号
の全体のレベルが変動しても、その影響を受ける
ことはない。また、目的画像区間では、その直前
の背景区間の修正結果によつて利得が制御される
ので、実時間で位置的な補正を行なうことができ
る。
圧e0は、入力される画像信号の中の背景区間は、
基準電圧VSで定まる所定レベルになり、全体と
してシエーデングの影響をなくすることができ
る。また、例えば光源の明るさが変つて画像信号
の全体のレベルが変動しても、その影響を受ける
ことはない。また、目的画像区間では、その直前
の背景区間の修正結果によつて利得が制御される
ので、実時間で位置的な補正を行なうことができ
る。
第４図は、第１図に示す画像信号を第２図回路
の入力端に印加した場合の出力信号e0の波形図で
ある。
の入力端に印加した場合の出力信号e0の波形図で
ある。
なお、上記の実施例では、背景抽出回路BPに
おいて、積分器INTを画像信号の右半分に相当
する時間だけ働かせるものであるが、シエーデン
グの影響の程度に応じて画像信号の全区間あるい
は特定区間だけ働かせるようにしてもよい。ま
た、増幅器A1の利得をFETを用いて制御するも
のであるが、他の回路手段によつて利得を制御す
るようにしてもよい。
おいて、積分器INTを画像信号の右半分に相当
する時間だけ働かせるものであるが、シエーデン
グの影響の程度に応じて画像信号の全区間あるい
は特定区間だけ働かせるようにしてもよい。ま
た、増幅器A1の利得をFETを用いて制御するも
のであるが、他の回路手段によつて利得を制御す
るようにしてもよい。
本発明に係る装置は、CCDラインセンサによ
つて白血球の検出を行う場合、ラインセンサから
の画像信号を処理するための回路あるいは、TV
カメラから得られる映像信号を処理するための回
路等、各種の信号処理回路として適用が可能であ
る。
つて白血球の検出を行う場合、ラインセンサから
の画像信号を処理するための回路あるいは、TV
カメラから得られる映像信号を処理するための回
路等、各種の信号処理回路として適用が可能であ
る。
以上説明したように、本発明によれば、簡単な
構成でシエーデング等の影響を受けない画像信号
（映像信号）が得られる信号処理回路が実現でき
る。
構成でシエーデング等の影響を受けない画像信号
（映像信号）が得られる信号処理回路が実現でき
る。
第１図は画像信号の一例を示す信号波形図、第
２図は本発明に係る装置の一例を示す構成ブロツ
ク図、第３図は第２図装置の動作を説明するため
の動作波形図、第４図は第２図装置において、可
変利得増幅器から得られる信号の波形図である。 A1，A2，A3，A4…増幅器、GC…利得制御回
路、Ｓ，S1，S2…スイツチ、BP…背景抽出回路、
INT…積分器、COP…比較器、Ｇ…ゲート回路。
２図は本発明に係る装置の一例を示す構成ブロツ
ク図、第３図は第２図装置の動作を説明するため
の動作波形図、第４図は第２図装置において、可
変利得増幅器から得られる信号の波形図である。 A1，A2，A3，A4…増幅器、GC…利得制御回
路、Ｓ，S1，S2…スイツチ、BP…背景抽出回路、
INT…積分器、COP…比較器、Ｇ…ゲート回路。
Claims (1)
- 【特許請求の範囲】 １ 画像信号を入力しこの画像信号を増幅する可
変利得増幅器Ａ１、 一方の入力端に前記画像信号が印加されると共
に、他方の入力端と出力端間にダイオードＤ２
と、ダイオードＤ１および抵抗Ｒ１の直列回路が
それぞれ接続された演算増幅器Ａ３、 前記画像信号を積分しその出力がコンデンサＣ
１を介して前記ダイオードＤ１と抵抗Ｒ１の共通
接続点に与えられるようにした積分器INT、 前記画像信号と前記演算増幅器Ａ３からの出力
信号とを比較する比較器、 この比較器の出力端から得られる背景信号を受
け背景を示す区間はオンに、目的画像を示す区間
はオフに駆動されるスイツチ、 一方の入力端に前記スイツチを介して前記可変
利得増幅器Ａ１の出力信号が与えられ、他方の入
力端に所定の基準電圧が印加され、入出力端間に
コンデンサＣが接続された演算増幅器Ａ２を含
み、前記可変利得増幅器Ａ１の利得を制御する利
得制御回路GC を具備し、 前記可変利得増幅器の利得は、その出力信号が
背景区間においては所定の一定値になるように制
御され、背景区間以外の区間ではその直前の利得
を保持するように制御されることを特徴とする信
号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011256A JPS58129587A (ja) | 1982-01-27 | 1982-01-27 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57011256A JPS58129587A (ja) | 1982-01-27 | 1982-01-27 | 信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58129587A JPS58129587A (ja) | 1983-08-02 |
| JPH0140377B2 true JPH0140377B2 (ja) | 1989-08-28 |
Family
ID=11772853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57011256A Granted JPS58129587A (ja) | 1982-01-27 | 1982-01-27 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129587A (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587281A (en) * | 1978-12-26 | 1980-07-01 | Omron Tateisi Electronics Co | Picture-signal processing method |
| JPS56131258A (en) * | 1980-03-19 | 1981-10-14 | Hitachi Ltd | Photoelectric converter |
| JPS56135285A (en) * | 1980-03-25 | 1981-10-22 | Nec Corp | White level tracking circuit |
-
1982
- 1982-01-27 JP JP57011256A patent/JPS58129587A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58129587A (ja) | 1983-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638365A (en) | Image sensing device | |
| KR950006234B1 (ko) | 비디오 카메라의 흑레벨 보정 회로 및 방법 | |
| JP2580576B2 (ja) | 合焦検出装置 | |
| US5381174A (en) | Method of and arrangement for correcting vignetting | |
| JPH0140377B2 (ja) | ||
| JPS61145971A (ja) | 撮像装置 | |
| US4947242A (en) | White balance control with adjusting means responsive to image brightness change | |
| JPH0576829B2 (ja) | ||
| JPH0695764B2 (ja) | 撮像装置 | |
| JP2879569B2 (ja) | 撮像装置 | |
| JP2001309393A (ja) | 撮像装置 | |
| KR890000780B1 (ko) | 비데오 카메라의 자동조리개 조절방법 | |
| JP2554670Y2 (ja) | ビデオカメラ | |
| JP2599124B2 (ja) | ビデオカメラの光学系サーボ回路 | |
| JP2686235B2 (ja) | 撮像装置 | |
| JPS63244979A (ja) | テレビジヨンカメラの自動絞りレンズ制御方法 | |
| JPS6032484A (ja) | 撮像装置 | |
| JP2913226B2 (ja) | カメラの絞り制御装置 | |
| JPH07101256B2 (ja) | 電子内視鏡装置の自動光量制御回路 | |
| JPS6210752Y2 (ja) | ||
| JPH077658A (ja) | テレビジョンカメラ装置 | |
| JPS6035680U (ja) | 逆光補正装置 | |
| JPS63314424A (ja) | カラ−撮像装置 | |
| JPH0815317B2 (ja) | 撮像装置 | |
| JPS61284738A (ja) | テレビカメラ用の絞り制御装置 |