JPH0140508B2 - - Google Patents
Info
- Publication number
- JPH0140508B2 JPH0140508B2 JP4147480A JP4147480A JPH0140508B2 JP H0140508 B2 JPH0140508 B2 JP H0140508B2 JP 4147480 A JP4147480 A JP 4147480A JP 4147480 A JP4147480 A JP 4147480A JP H0140508 B2 JPH0140508 B2 JP H0140508B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- semiconductor
- switching
- voltage
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
Landscapes
- Electronic Switches (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
【発明の詳細な説明】
本発明は光を媒体として電気信号のスイツチン
グを行なうオプトエレクトロニツクスイツチに関
するものである。
グを行なうオプトエレクトロニツクスイツチに関
するものである。
従来において、直流からマイクロ波周波数帯域
（ベースバンド）までの電気信号に関するスイツ
チングは様々な分野で行なわれている。例えば、
電話回線の交換機、ビデオ信号のチヤンネル切換
えおよび分配、マイクロ波回線やデイジタル信号
回線の切換えなどである。その１例を第１図に従
つて説明する。第１図において、ｍ個の入力電気
信号A1、A2……Amをｎ個の出力端子B1、B2、
……Bnへ分配するとき、ｍ×ｎ個のスイツチを
設け、これらのスイツチをオンまたはオフするこ
とによつて任意の入力電気信号を任意の出力端子
へ分配することができる。すなわち、入力電気信
号Ai（ｉ＝１〜ｍ）を出力端子Bj（ｊ＝１〜ｎ）
に送る場合には、スイツチSijをオン状態とし、
スイツチSkj（ｋ≠ｉ、１≦ｋ≦ｍ）をオフ状態
とする。この時、各スイツチに要求される条件
は、(a)オン状態における信号の損失ができるだけ
低損失であること、(b)オフ状態での信号の洩れが
可能な限り小さいこと、(c)高速スイツチングが可
能であること、(d)オンおよびオフ状態での電力消
費が小さいことなどである。
（ベースバンド）までの電気信号に関するスイツ
チングは様々な分野で行なわれている。例えば、
電話回線の交換機、ビデオ信号のチヤンネル切換
えおよび分配、マイクロ波回線やデイジタル信号
回線の切換えなどである。その１例を第１図に従
つて説明する。第１図において、ｍ個の入力電気
信号A1、A2……Amをｎ個の出力端子B1、B2、
……Bnへ分配するとき、ｍ×ｎ個のスイツチを
設け、これらのスイツチをオンまたはオフするこ
とによつて任意の入力電気信号を任意の出力端子
へ分配することができる。すなわち、入力電気信
号Ai（ｉ＝１〜ｍ）を出力端子Bj（ｊ＝１〜ｎ）
に送る場合には、スイツチSijをオン状態とし、
スイツチSkj（ｋ≠ｉ、１≦ｋ≦ｍ）をオフ状態
とする。この時、各スイツチに要求される条件
は、(a)オン状態における信号の損失ができるだけ
低損失であること、(b)オフ状態での信号の洩れが
可能な限り小さいこと、(c)高速スイツチングが可
能であること、(d)オンおよびオフ状態での電力消
費が小さいことなどである。
従来からこの種のスイツチとして、第２図に示
すように、電気−光変換素子１と光−電気変換素
子３とを組合せ、光２を媒体とした光スイツチが
提案されている（Electronics Letters Vol・14、
PP502〜503、1978“Optoelectro−nic
Broadband Switching Array”）。すなわち、半
導体レーザまたは発光ダイオードなどの電気−光
変換素子１を用いて入力電気号Aiに応じた光２
を発生させる。そして、この光２をフオトダイオ
ード（以下、PDと略記する）またはなだれフオ
トダイオード（以下、APDと略記する）などの
光−電気変換素子３に入射させる。よく知られて
いるように、この種の光−電気変換素子は、印加
するバイアス電圧の極性によつて光−電気変換の
作用の程度が異なり、順方向にバイアスしたとき
には変換作用が小さく、逆方向にバイアスしたと
きのみ大きな変換作用を呈する。すなわち、極性
の異なるバイアス電源４Ａおよび４Ｂを電気的ス
イツチ５を用いて切換えることにより、光−電気
変換素子３の作用の程度を切換え、変換作用のオ
ン状態またはオフ状態を実現する。すると、出力
端子Bjには負荷抵抗６を通して信号Ajが上記バ
イアス状態に応じて得られることになる。
すように、電気−光変換素子１と光−電気変換素
子３とを組合せ、光２を媒体とした光スイツチが
提案されている（Electronics Letters Vol・14、
PP502〜503、1978“Optoelectro−nic
Broadband Switching Array”）。すなわち、半
導体レーザまたは発光ダイオードなどの電気−光
変換素子１を用いて入力電気号Aiに応じた光２
を発生させる。そして、この光２をフオトダイオ
ード（以下、PDと略記する）またはなだれフオ
トダイオード（以下、APDと略記する）などの
光−電気変換素子３に入射させる。よく知られて
いるように、この種の光−電気変換素子は、印加
するバイアス電圧の極性によつて光−電気変換の
作用の程度が異なり、順方向にバイアスしたとき
には変換作用が小さく、逆方向にバイアスしたと
きのみ大きな変換作用を呈する。すなわち、極性
の異なるバイアス電源４Ａおよび４Ｂを電気的ス
イツチ５を用いて切換えることにより、光−電気
変換素子３の作用の程度を切換え、変換作用のオ
ン状態またはオフ状態を実現する。すると、出力
端子Bjには負荷抵抗６を通して信号Ajが上記バ
イアス状態に応じて得られることになる。
ところが、上述したようなPDまたはAPDなど
のバイアス電圧の極性を切換えて信号のスイツチ
ングを行なうオプトエレクトロニツクスイツチで
は次のような欠点がある。
のバイアス電圧の極性を切換えて信号のスイツチ
ングを行なうオプトエレクトロニツクスイツチで
は次のような欠点がある。
すなわち、(1)順方向バイアスによつて光−電気
変換素子の変換作用をオフ状態とするためには、
数ｍＡ〜数１０ｍＡの電流を流す必要がある（前
記引用文敵参照）。このため、素子３および抵抗
６での電力消費は数ｍＷから数100ｍＷにも達し、
単体で用いた場合にも大きな容量の電源が必要と
なるばかりでなく、第１図に示したように複数個
のスイツチ必要とする場合、あるいは集積化を行
なう場合には発熱などの問題が生じ、素子構成や
実装上において、さらに寿命などに対しても望ま
しくないという欠点がある。(2)また、バイアス電
源の極性切換えが必要であるため、回路設計が複
雑となり、さらにまた極性の異なる電源が不可欠
となり、回路の設計、製作、経済性、大きさなど
の点で不利である。(3)また、ダイオードのインピ
ーダンスはバイアス電圧の極性によつて大きく変
化する（順方向で低く、逆方向で高い）ため、高
周波でのインピーダンス整合が難しくなるという
欠点がある。(4)さらに、Pn接合のダイオードに
おけるバイアス電圧の極性切換えでは、よく知ら
れているように順方向から逆方向にバイアス電圧
を切換える時、電荷蓄積効果によつてスイツチン
グ速度が制限される。このスイチツング速度は、
通常のPDやAPDでは数10nsecから数10μsecにも
なり、高速スイツチングを必要とする分野では適
用できないという欠点がある。この場合、電荷蓄
積効果を低減させる手段として、シリコンPDへ
金拡散を行なう方法もあるが、製作上の困難さが
伴うと共に、光−電気変換効率の低下を起し、さ
らに上述した(1)、(2)、(3)の欠点は除去できないも
のとなつている。
変換素子の変換作用をオフ状態とするためには、
数ｍＡ〜数１０ｍＡの電流を流す必要がある（前
記引用文敵参照）。このため、素子３および抵抗
６での電力消費は数ｍＷから数100ｍＷにも達し、
単体で用いた場合にも大きな容量の電源が必要と
なるばかりでなく、第１図に示したように複数個
のスイツチ必要とする場合、あるいは集積化を行
なう場合には発熱などの問題が生じ、素子構成や
実装上において、さらに寿命などに対しても望ま
しくないという欠点がある。(2)また、バイアス電
源の極性切換えが必要であるため、回路設計が複
雑となり、さらにまた極性の異なる電源が不可欠
となり、回路の設計、製作、経済性、大きさなど
の点で不利である。(3)また、ダイオードのインピ
ーダンスはバイアス電圧の極性によつて大きく変
化する（順方向で低く、逆方向で高い）ため、高
周波でのインピーダンス整合が難しくなるという
欠点がある。(4)さらに、Pn接合のダイオードに
おけるバイアス電圧の極性切換えでは、よく知ら
れているように順方向から逆方向にバイアス電圧
を切換える時、電荷蓄積効果によつてスイツチン
グ速度が制限される。このスイチツング速度は、
通常のPDやAPDでは数10nsecから数10μsecにも
なり、高速スイツチングを必要とする分野では適
用できないという欠点がある。この場合、電荷蓄
積効果を低減させる手段として、シリコンPDへ
金拡散を行なう方法もあるが、製作上の困難さが
伴うと共に、光−電気変換効率の低下を起し、さ
らに上述した(1)、(2)、(3)の欠点は除去できないも
のとなつている。
本発明は上述した従来におけるオプトエレクト
ロニツクスイツチの欠点を解決するためになされ
たもので、その目的は、低消費電力、構成が簡
単、高速スイツチングが可能なオプトエレクトロ
ニツクスイツチを提供することにある。
ロニツクスイツチの欠点を解決するためになされ
たもので、その目的は、低消費電力、構成が簡
単、高速スイツチングが可能なオプトエレクトロ
ニツクスイツチを提供することにある。
このような目的を達成するために本発明による
オプトエレクトロニツクスイツチは、光−電気変
換素子として、エネルギ禁制帯幅の異なる２種の
半導体を組合せ、禁制帯幅の大きな半導体中に
Pn接合を設け、さらに光エネルギの吸収は禁制
帯幅の小さな判導体中で行なうように構成し、か
つ小数キヤリア側のエネルギがPn接合を構成す
る半導体よりも不連続的に小さなヘテロ接合を有
するフオトダイオードを用い、かつこのフオトダ
イオードの空乏層が禁制帯幅の異なる２種の半導
体の組合わせから成るヘテロ接合に達しないだけ
充分に低い電圧（0Vを含む）と、この空乏層が
ヘテロ接合に達するか、あるいはエネルギ禁制帯
幅の小さい半導体の中にも伸び得るだけ充分に高
い電圧とに切換えることにより、フオトダイオー
ドをスイツチさせるようにしたものである。
オプトエレクトロニツクスイツチは、光−電気変
換素子として、エネルギ禁制帯幅の異なる２種の
半導体を組合せ、禁制帯幅の大きな半導体中に
Pn接合を設け、さらに光エネルギの吸収は禁制
帯幅の小さな判導体中で行なうように構成し、か
つ小数キヤリア側のエネルギがPn接合を構成す
る半導体よりも不連続的に小さなヘテロ接合を有
するフオトダイオードを用い、かつこのフオトダ
イオードの空乏層が禁制帯幅の異なる２種の半導
体の組合わせから成るヘテロ接合に達しないだけ
充分に低い電圧（0Vを含む）と、この空乏層が
ヘテロ接合に達するか、あるいはエネルギ禁制帯
幅の小さい半導体の中にも伸び得るだけ充分に高
い電圧とに切換えることにより、フオトダイオー
ドをスイツチさせるようにしたものである。
以下、図面を用いて本発明を詳細に説明する。
第３図は本発明に用いるフオトダイオードの実
施例を示す構造図である。同図において、ある導
電型の半導体７の上にこれとは反対の導電型の同
種または異種の半導体８を設け、Pn接合９を形
成する。つぎに、半導体８の上に少なくとも半導
体８のエネルギ禁制帯幅よりも小さな禁制帯幅を
有し、かつ半導体８の導電型と同じ導電型の半導
体１０を設け、ヘテロ接合１１を形成する。さら
に、電極１２および１３を半導体１０および７の
表面にそれぞれ形成し、電気的接続を可能となら
しめる。この構成において、入射光は同図の２ま
たは２′で図示するように、半導体１０側または
半導体７側のいずれかの方向から入射させる。入
射光の方向はいずれの方向であつてもほぼ同じ効
果が得られる。そして、これを光スイツチとして
動作させるためには、電極１２が接続されている
端子１４に対して電圧がV1からV2の間で変化す
るパルス電圧Ａを印加する。この場合、電圧V1
は、0Vまたはフオトダイオード１６に対しある
一定電圧よりも低い逆方向電圧となるように、ま
た電圧V2はダイオード１６に逆方向電圧が印加
されるようにそれぞれ選ばれる。入射光２または
２′の波長は、広いエネルギ禁制帯幅の半導体８
ではその光エネルギが吸収されず、狭いエネルギ
禁制帯幅の半導体１０でその光エネルギが吸収さ
れるような波長に選択する。よく知られているよ
うに、逆方向にバイアスされたダイオードでは、
Pn接合部からそのバイアス電圧に応じた長さの
空乏層が広がる。電圧V1は、この空乏層がヘテ
ロ接合１１に達しないだけ充分に低い電圧（前述
のように0Vを含む）に設定する。また、電圧V2
は、空乏層がヘテロ接合に達するか、あるいは半
導体１０の中にも伸び得るだけ充分に高い電圧に
設定する。このようにすると、電圧V1が印加さ
れている時には、出力端子１５には出力信号Ｂは
現われず、電圧V2が印加されたときのみ出力信
号Ｂが得られる。すなわち、印加バイアス電圧の
大きさによつて入力電気信号に応じた出力信号Ｂ
がスイツチングできることになる。
施例を示す構造図である。同図において、ある導
電型の半導体７の上にこれとは反対の導電型の同
種または異種の半導体８を設け、Pn接合９を形
成する。つぎに、半導体８の上に少なくとも半導
体８のエネルギ禁制帯幅よりも小さな禁制帯幅を
有し、かつ半導体８の導電型と同じ導電型の半導
体１０を設け、ヘテロ接合１１を形成する。さら
に、電極１２および１３を半導体１０および７の
表面にそれぞれ形成し、電気的接続を可能となら
しめる。この構成において、入射光は同図の２ま
たは２′で図示するように、半導体１０側または
半導体７側のいずれかの方向から入射させる。入
射光の方向はいずれの方向であつてもほぼ同じ効
果が得られる。そして、これを光スイツチとして
動作させるためには、電極１２が接続されている
端子１４に対して電圧がV1からV2の間で変化す
るパルス電圧Ａを印加する。この場合、電圧V1
は、0Vまたはフオトダイオード１６に対しある
一定電圧よりも低い逆方向電圧となるように、ま
た電圧V2はダイオード１６に逆方向電圧が印加
されるようにそれぞれ選ばれる。入射光２または
２′の波長は、広いエネルギ禁制帯幅の半導体８
ではその光エネルギが吸収されず、狭いエネルギ
禁制帯幅の半導体１０でその光エネルギが吸収さ
れるような波長に選択する。よく知られているよ
うに、逆方向にバイアスされたダイオードでは、
Pn接合部からそのバイアス電圧に応じた長さの
空乏層が広がる。電圧V1は、この空乏層がヘテ
ロ接合１１に達しないだけ充分に低い電圧（前述
のように0Vを含む）に設定する。また、電圧V2
は、空乏層がヘテロ接合に達するか、あるいは半
導体１０の中にも伸び得るだけ充分に高い電圧に
設定する。このようにすると、電圧V1が印加さ
れている時には、出力端子１５には出力信号Ｂは
現われず、電圧V2が印加されたときのみ出力信
号Ｂが得られる。すなわち、印加バイアス電圧の
大きさによつて入力電気信号に応じた出力信号Ｂ
がスイツチングできることになる。
次に、この構成のフオトダイオード１６の動作
原理について詳述する。まず、第３図のような構
成のフオトダイオード１６のエネルギ帯構造は、
0Vバイアス電圧において第４図ａに示すように
なる。第４図ａにおいて、１７は伝導帯端、１８
は価電子帯端、１９はフエルミ準位である。Pn
接合９は半導体７および８との間に形成され、ま
たヘテロ接合１１は半導体８および１０との間に
形成されている。この第４図のエネルギ帯構造図
は、半導体７をＰ型、半導体８および１０をｎ型
として図示したものであり、Ｐとｎを全く逆にし
てもよいことは以下の説明で明らかとなる。その
場合には、ホールを電子と読み替えれば良い。
原理について詳述する。まず、第３図のような構
成のフオトダイオード１６のエネルギ帯構造は、
0Vバイアス電圧において第４図ａに示すように
なる。第４図ａにおいて、１７は伝導帯端、１８
は価電子帯端、１９はフエルミ準位である。Pn
接合９は半導体７および８との間に形成され、ま
たヘテロ接合１１は半導体８および１０との間に
形成されている。この第４図のエネルギ帯構造図
は、半導体７をＰ型、半導体８および１０をｎ型
として図示したものであり、Ｐとｎを全く逆にし
てもよいことは以下の説明で明らかとなる。その
場合には、ホールを電子と読み替えれば良い。
さて、このようなフオトダイオード１６に対し
て、その光エネルギが半導体８では吸収されず、
半導体１０で吸収されるような波長の光を入射す
ると、その光エネルギは半導体１０でのみ吸収さ
れてホール２０が発生する。印加バイアス電圧
V1が充分に低い場合には、空乏層はヘテロ接合
１１に達せず、ホール２０はヘテロ接合１１に形
成されるエネルギ障壁２１を乗り越えることがで
きず、入射光による電流は流れない。すなわち、
光が入射しても出力信号は現われず、スイツチ動
作としてはオフ状態となる。
て、その光エネルギが半導体８では吸収されず、
半導体１０で吸収されるような波長の光を入射す
ると、その光エネルギは半導体１０でのみ吸収さ
れてホール２０が発生する。印加バイアス電圧
V1が充分に低い場合には、空乏層はヘテロ接合
１１に達せず、ホール２０はヘテロ接合１１に形
成されるエネルギ障壁２１を乗り越えることがで
きず、入射光による電流は流れない。すなわち、
光が入射しても出力信号は現われず、スイツチ動
作としてはオフ状態となる。
次に、空乏層をヘテロ接合１１に達すべく印加
バイアス電圧を高くすると、エネルギ帯構造は第
４図ｂに示すようになり、ホール２０はエネルギ
障壁２１を乗り越え得るようになる。このため、
入射光に応じた大きさの出力信号が得られ、スイ
ツチ動作としてはオン状態となる。
バイアス電圧を高くすると、エネルギ帯構造は第
４図ｂに示すようになり、ホール２０はエネルギ
障壁２１を乗り越え得るようになる。このため、
入射光に応じた大きさの出力信号が得られ、スイ
ツチ動作としてはオン状態となる。
第５図は第３図における半導体７としてP+型
Inp、半導体８としてｎ型Inp、半導体１０として
ｎ型In0.53Ga0.47ASを用いて試作したフオトダイ
オード１６の測定結果を表わすグラフであつて、
横軸はバイアス電圧Vi、縦軸は光電流（実線）
および暗電流（破線）の値Ｉを示している。な
お、入射光の波長λはλ＝1.15μｍとしている。
このフオトダイオードは連続した液相エピタキシ
ヤル成長法を用いて製作され、P+型Inpの厚さは
200μｍ、キヤリア濃度は約1018cm-3であり、ｎ型
Inpおよびｎ型In0.53Ga0.47Asの厚さは共に2μｍ、
またキヤリア濃度は共に1016cm-3である。このよ
うなフオトダイオードいおいて、第５図に示すバ
イアス電圧V1の範囲内では光電流は流れず、フ
オトダイオードに流れる電流は暗電流のみで規定
される。すなわち、入射光に対してオフ状態が実
現される。一方、バイアス電圧V2の範囲内では、
図に示すように光電流が流れ、入射光に対してオ
ン状態が実現される。この場合、オン状態とオフ
状態との信号の伝達比は、ヘテロ接合１１に形成
されるエネルギ障壁ΔE（第４図参照）によつてほ
ぼ決められ、その値はほぼexp（−ΔE／RT）で
表わされる。ここで、Ｒはボルツマン定数、Ｔは
絶対温度である。InpとIn0.53Ga0.47Asとを半導体
８および１０のそれぞれに用いた場合、エネルギ
障壁ΔEはΔE＝0.53eVとなり、絶対温度ＴをＴ＝
300Kにするとオン状態とオフ状態の信号の伝達
比は約89dBとなり、従来と同様の切換比を確保
できる。
Inp、半導体８としてｎ型Inp、半導体１０として
ｎ型In0.53Ga0.47ASを用いて試作したフオトダイ
オード１６の測定結果を表わすグラフであつて、
横軸はバイアス電圧Vi、縦軸は光電流（実線）
および暗電流（破線）の値Ｉを示している。な
お、入射光の波長λはλ＝1.15μｍとしている。
このフオトダイオードは連続した液相エピタキシ
ヤル成長法を用いて製作され、P+型Inpの厚さは
200μｍ、キヤリア濃度は約1018cm-3であり、ｎ型
Inpおよびｎ型In0.53Ga0.47Asの厚さは共に2μｍ、
またキヤリア濃度は共に1016cm-3である。このよ
うなフオトダイオードいおいて、第５図に示すバ
イアス電圧V1の範囲内では光電流は流れず、フ
オトダイオードに流れる電流は暗電流のみで規定
される。すなわち、入射光に対してオフ状態が実
現される。一方、バイアス電圧V2の範囲内では、
図に示すように光電流が流れ、入射光に対してオ
ン状態が実現される。この場合、オン状態とオフ
状態との信号の伝達比は、ヘテロ接合１１に形成
されるエネルギ障壁ΔE（第４図参照）によつてほ
ぼ決められ、その値はほぼexp（−ΔE／RT）で
表わされる。ここで、Ｒはボルツマン定数、Ｔは
絶対温度である。InpとIn0.53Ga0.47Asとを半導体
８および１０のそれぞれに用いた場合、エネルギ
障壁ΔEはΔE＝0.53eVとなり、絶対温度ＴをＴ＝
300Kにするとオン状態とオフ状態の信号の伝達
比は約89dBとなり、従来と同様の切換比を確保
できる。
第６図は上記フオトダイオード１６を用いてオ
プトエレクトロニツクスイツチを構成した本発明
の一実施例を示す図である。上記説明で明らかな
ように、フオトダイオード１６に対して該ダイオ
ード１６をオン状態とするために印加するバイア
ス電圧の極性は逆方向のみであり、オフ状態を実
現するためには第６図ａに示すようにスイツチ回
路５によつて印加バイアスを開放にするか、ある
いは第６図ｂに示すように0Vに短絡すればよい。
プトエレクトロニツクスイツチを構成した本発明
の一実施例を示す図である。上記説明で明らかな
ように、フオトダイオード１６に対して該ダイオ
ード１６をオン状態とするために印加するバイア
ス電圧の極性は逆方向のみであり、オフ状態を実
現するためには第６図ａに示すようにスイツチ回
路５によつて印加バイアスを開放にするか、ある
いは第６図ｂに示すように0Vに短絡すればよい。
第７図はスイツチ回路５を含めたオプトエレク
トロニツクスイツチの詳細構成例を示す図であつ
て、同図ａは第６図ａに対応するもので、フオト
ダイオード１６をオフ状態とするために印加バイ
アス電圧をトランジスタ２２によつて開放とし、
オン状態とするためにトリガパルス２３によつて
トランジスタ２２を導通させ逆方向バイアス電圧
を印加するように構成したものである。一方、第
７図ｂは第６図ｂに対応するものであり、フオト
ダイオード１６をオフ状態とするためにトランジ
スタ２２′を導通させて印加バイアス電圧を0Vに
短縮し、またオン状態とするためトランジスタ２
２′をトリガパルス２３′によつて非導通として逆
方向バイアス電圧を印加するように構成したもの
である。第７図ｂに示す回路を用いた試験によれ
ば、スイツチング時間が数nsec以下で、400MHz
の電気信号をスイツチングし得る測定結果が得ら
れている。
トロニツクスイツチの詳細構成例を示す図であつ
て、同図ａは第６図ａに対応するもので、フオト
ダイオード１６をオフ状態とするために印加バイ
アス電圧をトランジスタ２２によつて開放とし、
オン状態とするためにトリガパルス２３によつて
トランジスタ２２を導通させ逆方向バイアス電圧
を印加するように構成したものである。一方、第
７図ｂは第６図ｂに対応するものであり、フオト
ダイオード１６をオフ状態とするためにトランジ
スタ２２′を導通させて印加バイアス電圧を0Vに
短縮し、またオン状態とするためトランジスタ２
２′をトリガパルス２３′によつて非導通として逆
方向バイアス電圧を印加するように構成したもの
である。第７図ｂに示す回路を用いた試験によれ
ば、スイツチング時間が数nsec以下で、400MHz
の電気信号をスイツチングし得る測定結果が得ら
れている。
従つて、第６図または第７図に示すようなオプ
トエレクトロニツクスイツチでは、フオトダイオ
ード１６に対して順方向バイアス電圧を印加する
必要がないため、フオトダイオード１６のオフ状
態における電力消費は雰となる。また、バイアス
用電源としては単一極性の電源のみで構成できる
ため、回路構成が極めて簡単になる。また、フオ
トダイオード１６に対するバイアス電圧を順方向
と逆方向で切換えないものであるため、電荷蓄積
効果を全く考慮する必要がなく、高速スイツチン
グが可能となる。特に、スイツチング速度は、フ
オトダイオード１６の接合容量で決定され、その
値は10nsec以下とすることが容易である。
トエレクトロニツクスイツチでは、フオトダイオ
ード１６に対して順方向バイアス電圧を印加する
必要がないため、フオトダイオード１６のオフ状
態における電力消費は雰となる。また、バイアス
用電源としては単一極性の電源のみで構成できる
ため、回路構成が極めて簡単になる。また、フオ
トダイオード１６に対するバイアス電圧を順方向
と逆方向で切換えないものであるため、電荷蓄積
効果を全く考慮する必要がなく、高速スイツチン
グが可能となる。特に、スイツチング速度は、フ
オトダイオード１６の接合容量で決定され、その
値は10nsec以下とすることが容易である。
以上の説明から明らかなように、本発明によれ
ば、(1)低消費電力で、(2)構成が簡単な、(3)高速ス
イツチ可能な、(4)フオトダイオードは常に高イン
ピーダンスで動作するためインピーダンス整合が
容易な、(5)しかも、信号の切換比が従来と同様に
充分大きなオプトエレクトロニツクスイツチを構
成することができる。従つて、従来におけるオプ
トエレクトロニツクスイツチでは実現し得なかつ
た各種の応用が容易となる。すなわち、低消費電
力のために高密度の集積化が容易となり、複雑な
スイツチ構造においても装置が小型化されて経済
的になると共に、信頼性を一段と向上させること
ができる。また、最も重要な効果として、前述の
ように数nsecの高速スイツチングが可能となるた
め、マイクロ波回線の高速切換え、ミリ波中間周
波数の切換え、デイジタル回線の切換えおよび電
話回線の交換機への応用、衛星通信回線の切換え
やレーダなどで使用される時分割多重方式の信号
切換えスイツチとして利用できる優れた効果があ
る。さらに、インピーダンス整合が容易であるた
め、直流信号から数ＧHzのマイクロ波信号、また
は数Gbit／secのデイジタル信号など極めて高範
囲の周波数帯域における信号を簡単に切換えるこ
とができる。
ば、(1)低消費電力で、(2)構成が簡単な、(3)高速ス
イツチ可能な、(4)フオトダイオードは常に高イン
ピーダンスで動作するためインピーダンス整合が
容易な、(5)しかも、信号の切換比が従来と同様に
充分大きなオプトエレクトロニツクスイツチを構
成することができる。従つて、従来におけるオプ
トエレクトロニツクスイツチでは実現し得なかつ
た各種の応用が容易となる。すなわち、低消費電
力のために高密度の集積化が容易となり、複雑な
スイツチ構造においても装置が小型化されて経済
的になると共に、信頼性を一段と向上させること
ができる。また、最も重要な効果として、前述の
ように数nsecの高速スイツチングが可能となるた
め、マイクロ波回線の高速切換え、ミリ波中間周
波数の切換え、デイジタル回線の切換えおよび電
話回線の交換機への応用、衛星通信回線の切換え
やレーダなどで使用される時分割多重方式の信号
切換えスイツチとして利用できる優れた効果があ
る。さらに、インピーダンス整合が容易であるた
め、直流信号から数ＧHzのマイクロ波信号、また
は数Gbit／secのデイジタル信号など極めて高範
囲の周波数帯域における信号を簡単に切換えるこ
とができる。
なお、実施例において説明したフオトダイオー
ドの材料は、Inp、In0.53Ga0.47Asを例に掲げてい
るが、各半導体材料およびその組成比ならびに結
晶成長法は実施例のものに限定されるものではな
く、エネルギ禁制帯幅の関係を満足するものであ
ればよい。
ドの材料は、Inp、In0.53Ga0.47Asを例に掲げてい
るが、各半導体材料およびその組成比ならびに結
晶成長法は実施例のものに限定されるものではな
く、エネルギ禁制帯幅の関係を満足するものであ
ればよい。
第１図はオプトエレクトロニツクスイツチが適
用されるマトリクススイツチの概念図、第２図は
従来におけるオプトエレクトロニツクスイツチの
構成図、第３図は本発明に用いるフオトダイオー
ドの一例を示す構造図、第４図は第３図に示した
フオトダイオードのエネルギ帯構造を示す図、第
５図は本発明に用いるフオトダイオードの電流−
電圧特性を示すグラフ、第６図および第７図は本
発明によるオプトエレクトロニツクスイツチの実
施例を示す図である。 １……電気−光変換素子、２……光、３……光
−電気変換素子、４Ａ，４Ｂ，４……バイアス電
源、５……スイツチ回路、７，８，１０……半導
体、９……pn接合、１１……ヘテロ接合、１６
……フオトダイオード。
用されるマトリクススイツチの概念図、第２図は
従来におけるオプトエレクトロニツクスイツチの
構成図、第３図は本発明に用いるフオトダイオー
ドの一例を示す構造図、第４図は第３図に示した
フオトダイオードのエネルギ帯構造を示す図、第
５図は本発明に用いるフオトダイオードの電流−
電圧特性を示すグラフ、第６図および第７図は本
発明によるオプトエレクトロニツクスイツチの実
施例を示す図である。 １……電気−光変換素子、２……光、３……光
−電気変換素子、４Ａ，４Ｂ，４……バイアス電
源、５……スイツチ回路、７，８，１０……半導
体、９……pn接合、１１……ヘテロ接合、１６
……フオトダイオード。
Claims (1)
- １ 電気信号によつて駆動される光源と、前記電
気信号によつて変調された光源からの光信号を受
光して電気信号に変換するフオトダイオードと、
該フオトダイオードに印加するバイアス電源とに
よつて構成されるオプトエレクトロニツクスイツ
チの駆動方法において、前記フオトダイオード
は、pn接合を有する第１半導体と、小数キヤリ
ア側のエネルギ禁制帯幅が前記第１半導体よりも
不連続的に小さな第２半導体とで形成されるヘテ
ロ接合を有する構造であり、また前記バイアス電
源の印加電圧を前記フオトダイオードの空乏層が
へテロ接合に達しないだけ充分に低い電圧（0V
を含む）と、上記空乏層がヘテロ接合に達する
か、あるいは上記第２半導体の中にも伸び得るだ
け充分に高い電圧とに切換えることにより前記フ
オトダイオードをそれぞれオフ状態、およびオン
状態にすることを特徴とするオプトエレクトロニ
ツクスイツチの駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147480A JPS56138333A (en) | 1980-03-31 | 1980-03-31 | Optoelectronic switch |
| GB8038944A GB2078440B (en) | 1980-03-31 | 1980-12-04 | An optoelectronic switch |
| CA000366261A CA1153092A (en) | 1980-03-31 | 1980-12-05 | Optoelectronic switches |
| US06/215,614 US4368385A (en) | 1980-03-31 | 1980-12-12 | Optoelectronic switches |
| FR8026356A FR2482386B1 (fr) | 1980-03-31 | 1980-12-12 | Contacteur opto-electronique |
| DE19803047188 DE3047188A1 (de) | 1980-03-31 | 1980-12-15 | Optoelektronischer schalter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4147480A JPS56138333A (en) | 1980-03-31 | 1980-03-31 | Optoelectronic switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56138333A JPS56138333A (en) | 1981-10-28 |
| JPH0140508B2 true JPH0140508B2 (ja) | 1989-08-29 |
Family
ID=12609352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4147480A Granted JPS56138333A (en) | 1980-03-31 | 1980-03-31 | Optoelectronic switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56138333A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7224823B2 (ja) * | 2018-09-19 | 2023-02-20 | キヤノン株式会社 | 光検出装置 |
-
1980
- 1980-03-31 JP JP4147480A patent/JPS56138333A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56138333A (en) | 1981-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368385A (en) | Optoelectronic switches | |
| Ishibashi et al. | InP/InGaAs uni-traveling-carrier photodiodes | |
| Ito et al. | High-speed and high-output InP-InGaAs unitraveling-carrier photodiodes | |
| EP0106514A2 (en) | Infrared detectors | |
| Slayman et al. | Frequency and pulse response of a novel high-speed interdigital surface photoconductor (IDPC) | |
| GB2114768A (en) | Bistable optical device | |
| Lam et al. | GaAs optoelectronic mixer operation at 4.5 GHz | |
| CN107248536B (zh) | 基于量子阱结构的光开关器件 | |
| Berger | Metal-semiconductor-metal photodetectors | |
| JPH0353789B2 (ja) | ||
| US4531143A (en) | Laser activated MTOS microwave device | |
| Darling et al. | Epitaxial n/sup+/layer GaAs mesa-finger interdigital surface photodetectors | |
| US5343032A (en) | Diode-clamped optical receiver | |
| US5905272A (en) | Optical receiver | |
| JP3226621B2 (ja) | 光受信装置 | |
| Hsiang et al. | Picosecond silicon metal-semiconductor-metal photodiode | |
| Ito et al. | High-speed and high-output uni-traveling-carrier photodiodes | |
| Kodama et al. | UTC-PD-based optoelectronic components for high-frequency and high-speed applications | |
| Liu et al. | Symmetrical Back-to-Back Zero-Bias Operational Uni-Traveling Carrier Photodiode | |
| Linton et al. | Optically triggered polarisation bistability in GaInAsP twin stripe injection lasers using integrated devices | |
| Kovacic et al. | Three-terminal Si/SiGe digital optoelectronic switch | |
| Woodward et al. | Operating characteristics of GaAs/AlGaAs FET-SEED smart pixels | |
| Yadav | Solid State Devices and Circuits | |
| JP3286034B2 (ja) | 半導体受光素子 | |
| Gaitonde et al. | Application-Specific Dual-Mode Buried-Gate GaAs OPFET for Visible-Light Communication |