JPH0140524B2 - - Google Patents
Info
- Publication number
- JPH0140524B2 JPH0140524B2 JP54112362A JP11236279A JPH0140524B2 JP H0140524 B2 JPH0140524 B2 JP H0140524B2 JP 54112362 A JP54112362 A JP 54112362A JP 11236279 A JP11236279 A JP 11236279A JP H0140524 B2 JPH0140524 B2 JP H0140524B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- control
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/02—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC
- H02M5/04—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters
- H02M5/22—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M5/275—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/297—Conversion of AC power input into AC power output, e.g. for change of voltage, for change of frequency, for change of number of phases without intermediate conversion into DC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal for conversion of frequency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
本発明は交流電源装置に関する。
従来、この種の交流電源装置においては、第８
図及び第９図ａ〜ｃに示すように、高周波電源回
路１′の出力電圧e′1をパルス幅制御機能付極性切
替回路２′で前記電圧e′1の半周期毎にパルス幅制
御及び極性切替して出力電圧e′2を得、電圧e′2を
波形整形用フイルタ３′で波形整形し、これによ
り低周波の正弦波電圧e′3を得ていた。ここで、
電圧e′2はパルス幅変調されているので低次の高
調波成分を除去でき波形整形用フイルタ３′の小
型軽量化は達成できたが、高周波電源回路１′の
出力電圧e′1の半周期毎にパルス幅制御を行つて
いるので、電圧e′1の周波数を高めると精度良く
パルス幅制御を行なうために非常に煩雑な制御回
路４′を必要とする欠点があつた。
図及び第９図ａ〜ｃに示すように、高周波電源回
路１′の出力電圧e′1をパルス幅制御機能付極性切
替回路２′で前記電圧e′1の半周期毎にパルス幅制
御及び極性切替して出力電圧e′2を得、電圧e′2を
波形整形用フイルタ３′で波形整形し、これによ
り低周波の正弦波電圧e′3を得ていた。ここで、
電圧e′2はパルス幅変調されているので低次の高
調波成分を除去でき波形整形用フイルタ３′の小
型軽量化は達成できたが、高周波電源回路１′の
出力電圧e′1の半周期毎にパルス幅制御を行つて
いるので、電圧e′1の周波数を高めると精度良く
パルス幅制御を行なうために非常に煩雑な制御回
路４′を必要とする欠点があつた。
本発明は、上記の欠点を除去した交流電源装置
を提供しようとするものである。
を提供しようとするものである。
以下図面に沿つて本発明の交流電源装置を説明
する。
する。
先ず、第１図ａ〜ｄおよび第２図ａ，ｂにおい
て、本発明の交流電源装置の動作原理を簡略に説
明する。第１図ａは平均値が零である方形波交流
電圧であり、正方向に整流すれば第１図ｂに示す
ような平均値が＋Ｅの直流電圧が得られ、負方向
に整流すれば第１図ｃに示すような平均値が−Ｅ
の直流電圧が得られる。ここで、第１図ｄに示す
ように、第１図ｂに示した直流電圧の期間をT0、
第１図ａに示した交流電圧の期間を（T1−T0）
とした周期T1の電圧を作り出すと、平均値は
Ｅ・T0／T1となる。第１図ｄの電圧の平均値は、換 言すれば、T0／T1の値を適宜に変化せしめることに より、零乃至＋Ｅの値をとり得る。従つて、第１
図ｄの波形の極性を１周期毎に反転すれば、第２
図ａに示すような交流電圧が得られる。第２図ａ
より明らかのように、前の半サイクルの平均値は
Ｅ2T0／T2、後の半サイクルの平均値は−Ｅ2T0／T2と なり、低域通過フイルタを通せば、第２図ｂのよ
うな周期T2の正弦波電圧が得られる。
て、本発明の交流電源装置の動作原理を簡略に説
明する。第１図ａは平均値が零である方形波交流
電圧であり、正方向に整流すれば第１図ｂに示す
ような平均値が＋Ｅの直流電圧が得られ、負方向
に整流すれば第１図ｃに示すような平均値が−Ｅ
の直流電圧が得られる。ここで、第１図ｄに示す
ように、第１図ｂに示した直流電圧の期間をT0、
第１図ａに示した交流電圧の期間を（T1−T0）
とした周期T1の電圧を作り出すと、平均値は
Ｅ・T0／T1となる。第１図ｄの電圧の平均値は、換 言すれば、T0／T1の値を適宜に変化せしめることに より、零乃至＋Ｅの値をとり得る。従つて、第１
図ｄの波形の極性を１周期毎に反転すれば、第２
図ａに示すような交流電圧が得られる。第２図ａ
より明らかのように、前の半サイクルの平均値は
Ｅ2T0／T2、後の半サイクルの平均値は−Ｅ2T0／T2と なり、低域通過フイルタを通せば、第２図ｂのよ
うな周期T2の正弦波電圧が得られる。
本発明は上述の交流電圧を発生せしめ、更にパ
ルス幅制御を行ない低次の高調波を抑制し、延い
ては波形整形用のフイルタの小型化軽量化を達成
するものである。
ルス幅制御を行ない低次の高調波を抑制し、延い
ては波形整形用のフイルタの小型化軽量化を達成
するものである。
第３図乃至第５図において、１は高周波電源回
路で、極性切替回路２と波形整形用フイルタ３と
の直列回路を介して後続の回路に接続されてい
る。
路で、極性切替回路２と波形整形用フイルタ３と
の直列回路を介して後続の回路に接続されてい
る。
なお、波形整形用フイルタ３は必ずしも交流電
源装置の内部に設ける必要はなく、負荷の前段に
挿入されればよいものであり、また、省略も可能
であり、本発明の必須の構成要件ではない。
源装置の内部に設ける必要はなく、負荷の前段に
挿入されればよいものであり、また、省略も可能
であり、本発明の必須の構成要件ではない。
４は前記高周波電源回路１と極性切替回路２と
の間に挿入された制御回路で、前記高周波電源回
路１の出力電圧e1に応じて適宜の周期で前記極性
切替回路２を動作せしめる。５は前記制御回路４
のクリツプ回路で、前記高周波電源回路１の出力
電圧e1の正の領域のみを取り出した信号QTを作
り出す。６は前記制御回路のパルス幅変調信号発
生回路で、パルス幅の変調をどのように行うかの
基準となるパターン信号を発生する回路であり、
前記信号QTからパルス幅の異なる２つの信号Qa，
Qbを作り出す。７は前記制御回路４の論理回路
で、前記信号QT，Qa，Qbから前記極性切替回路
２を動作せしめるに適宜の信号Q1，Q2を作り出
す。
の間に挿入された制御回路で、前記高周波電源回
路１の出力電圧e1に応じて適宜の周期で前記極性
切替回路２を動作せしめる。５は前記制御回路４
のクリツプ回路で、前記高周波電源回路１の出力
電圧e1の正の領域のみを取り出した信号QTを作
り出す。６は前記制御回路のパルス幅変調信号発
生回路で、パルス幅の変調をどのように行うかの
基準となるパターン信号を発生する回路であり、
前記信号QTからパルス幅の異なる２つの信号Qa，
Qbを作り出す。７は前記制御回路４の論理回路
で、前記信号QT，Qa，Qbから前記極性切替回路
２を動作せしめるに適宜の信号Q1，Q2を作り出
す。
S11，S12，S21，S22は極性切替回路２の第１乃
至第４の制御スイツチで、夫々ブリツジの各辺に
配置されており、第１、第３の制御スイツチS11，
S21の接続点と第２、第４の制御スイツチS12，
S22の接続点とを高周波電源回路１の出力端に接
続され、第１、第４の制御スイツチS11，S22の接
続点と第２、第３の制御スイツチS12，S21の接続
点とを波形整形用のフイルタ３の入力端に接続さ
れている。Tr11，Tr12，Tr21，Tr22は夫々第１
乃至第４の制御スイツチS11，S12，S21，S22の第
１乃至第４のトランジスタで、夫々コレクタが逆
方向のダイオードを介して制御スイツチS11，
S12，S21，S22の両端に、エミツタが順方向のダ
イオードを介して制御スイツチS11，S12，S21，
S22の両端に接続されている。l11，l12，l21，l22は
夫々第１乃至第４のトランジスタTr11，Tr12，
Tr21，Tr22のベース・エミツタ間に挿入された
第１乃至第４のコイルで、第１、第２のコイル
l11，l12が第１の変圧器T1の２次側に、第３、第
４のコイルl21，l22が第２の変圧器T2の２次側に
配置されており、第１、第２のトランジスタ
Tr11，Tr12及び第３、第４のトランジスタTr21，
Tr22を夫々同時に導通せしめる。AMP1，AMP2
は夫々第１、第２の変圧器T1，T2の１次コイル
と制御回路４の論理回路７の出力端との間に挿入
された第１、第２の増幅回路で、前記論理回路７
の出力信号Q1，Q2を夫々増幅して第１、第２の
変圧器T1，T2の１次コイルに与える。
至第４の制御スイツチで、夫々ブリツジの各辺に
配置されており、第１、第３の制御スイツチS11，
S21の接続点と第２、第４の制御スイツチS12，
S22の接続点とを高周波電源回路１の出力端に接
続され、第１、第４の制御スイツチS11，S22の接
続点と第２、第３の制御スイツチS12，S21の接続
点とを波形整形用のフイルタ３の入力端に接続さ
れている。Tr11，Tr12，Tr21，Tr22は夫々第１
乃至第４の制御スイツチS11，S12，S21，S22の第
１乃至第４のトランジスタで、夫々コレクタが逆
方向のダイオードを介して制御スイツチS11，
S12，S21，S22の両端に、エミツタが順方向のダ
イオードを介して制御スイツチS11，S12，S21，
S22の両端に接続されている。l11，l12，l21，l22は
夫々第１乃至第４のトランジスタTr11，Tr12，
Tr21，Tr22のベース・エミツタ間に挿入された
第１乃至第４のコイルで、第１、第２のコイル
l11，l12が第１の変圧器T1の２次側に、第３、第
４のコイルl21，l22が第２の変圧器T2の２次側に
配置されており、第１、第２のトランジスタ
Tr11，Tr12及び第３、第４のトランジスタTr21，
Tr22を夫々同時に導通せしめる。AMP1，AMP2
は夫々第１、第２の変圧器T1，T2の１次コイル
と制御回路４の論理回路７の出力端との間に挿入
された第１、第２の増幅回路で、前記論理回路７
の出力信号Q1，Q2を夫々増幅して第１、第２の
変圧器T1，T2の１次コイルに与える。
FFは前記論理回路７のフリツプフロツプで、
クリツプ回路５に接続されており、前記クリツプ
回路５の出力信号QTを分周した信号Qcを発生す
る。NAND1は第１のナンド回路で、第１の入力
端がクリツプ回路５に接続され、第２、第３の入
力端がパルス幅変調信号発生回路６に接続されて
おり、３つの信号QT，Qa，Qbの間で否定的論理
積をとつている。NAND2は第２のナンド回路
で、第１の入力端が第１のインバータINV1を介
してクリツプ回路５に接続され、第２の入力端が
第２のインバータINV2を介して且つ第３の入力
端が直接にパルス幅変調信号発生回路６に接続さ
れており、３つの信号T，a，Qbの間で否定的
論理積をとつている。NAND3は第３のナンド回
路で、第１の入力端がフリツプフロツプFFの出
力端に接続され、第２の入力端が直接に且つ第３
の入力端が第３のインバータINV3を介してパル
ス幅変調信号発生回路６に接続されており、３つ
の信号Qc，Qa，bの間で否定的論理積をとつて
いる。NAND4は第４のナンド回路で、第１の入
力端が第４のインバータINV4を介してフリツプ
フロツプFFの出力端に接続され、第２、第３の
入力端が夫々第２、第３のインバータINV2，
INV3を介してパルス幅変調信号発生回路６に接
続されており、３つの信号c，a，bの間で
否定的論理積をとつている。D1〜D4は第１乃至
第４のダイオードで、夫々定電圧源Vccと第１乃
至第４のナンド回路NAND1〜NAND4の出力端
との間に挿入されており、アノード端が第５のイ
ンバータINV5を介して前記第１の増幅回路
AMP1の入力端に接続され且つ直接に前記第２の
増幅回路AMP2の入力端に接続されている。
クリツプ回路５に接続されており、前記クリツプ
回路５の出力信号QTを分周した信号Qcを発生す
る。NAND1は第１のナンド回路で、第１の入力
端がクリツプ回路５に接続され、第２、第３の入
力端がパルス幅変調信号発生回路６に接続されて
おり、３つの信号QT，Qa，Qbの間で否定的論理
積をとつている。NAND2は第２のナンド回路
で、第１の入力端が第１のインバータINV1を介
してクリツプ回路５に接続され、第２の入力端が
第２のインバータINV2を介して且つ第３の入力
端が直接にパルス幅変調信号発生回路６に接続さ
れており、３つの信号T，a，Qbの間で否定的
論理積をとつている。NAND3は第３のナンド回
路で、第１の入力端がフリツプフロツプFFの出
力端に接続され、第２の入力端が直接に且つ第３
の入力端が第３のインバータINV3を介してパル
ス幅変調信号発生回路６に接続されており、３つ
の信号Qc，Qa，bの間で否定的論理積をとつて
いる。NAND4は第４のナンド回路で、第１の入
力端が第４のインバータINV4を介してフリツプ
フロツプFFの出力端に接続され、第２、第３の
入力端が夫々第２、第３のインバータINV2，
INV3を介してパルス幅変調信号発生回路６に接
続されており、３つの信号c，a，bの間で
否定的論理積をとつている。D1〜D4は第１乃至
第４のダイオードで、夫々定電圧源Vccと第１乃
至第４のナンド回路NAND1〜NAND4の出力端
との間に挿入されており、アノード端が第５のイ
ンバータINV5を介して前記第１の増幅回路
AMP1の入力端に接続され且つ直接に前記第２の
増幅回路AMP2の入力端に接続されている。
而して、本発明の交流電源装置の動作を詳述す
る。第６図ａに示した高周波電源回路１の出力電
圧e1を制御回路４のクリツプ回路５に与え、第６
図ｂに示すような矩形波信号QTを得る。前記矩
形波信号QTは論理回路７のフリツプフロツプFF
において分周され、第６図ｃに示す矩形波信号
Qcとされる。また、前記矩形波信号QTはパルス
幅変調信号発生回路６において最終的に形成され
る低周波交流出力e3の周期と同一周期の信号Qa
及び所定のパルス幅変調信号Qbとされる（第６
図ｄ，ｅ，ｊ参照）。信号QT，Qa，Qb，Qcは論理
回路７の第１乃至第４のナンド回路NAND1〜
NAND4、第１乃至第４のインバータINV1〜
INV4、および第１乃至第４のダイオードD1〜D4
により適宜に処理され、第６図ｇに示した信号
Q2を作り出し、更には第５のインバータINV5に
より第６図ｆに示した信号Q1とされる。詳述す
れば、信号QbがＬレベル即ちモードＡ（第１のモ
ード）の時、信号Q1，Q2は夫々信号Qc，cと同
一波形をとり、信号QbがＨレベルで信号QaがＨ
レベル即ちモードＢ（第２のモード）の時、信号
Q1，Q2は夫々信号QT，Tと同一波形をとり、信
号QbがＨレベルで信号QaがＬレベル即ちモード
Ｃ（第３のモード）の時、信号Q1，Q2は夫々信号
ＱT、とQTと同一波形をとつている（第６図ｆ，
ｇ，ｈを参照）。
る。第６図ａに示した高周波電源回路１の出力電
圧e1を制御回路４のクリツプ回路５に与え、第６
図ｂに示すような矩形波信号QTを得る。前記矩
形波信号QTは論理回路７のフリツプフロツプFF
において分周され、第６図ｃに示す矩形波信号
Qcとされる。また、前記矩形波信号QTはパルス
幅変調信号発生回路６において最終的に形成され
る低周波交流出力e3の周期と同一周期の信号Qa
及び所定のパルス幅変調信号Qbとされる（第６
図ｄ，ｅ，ｊ参照）。信号QT，Qa，Qb，Qcは論理
回路７の第１乃至第４のナンド回路NAND1〜
NAND4、第１乃至第４のインバータINV1〜
INV4、および第１乃至第４のダイオードD1〜D4
により適宜に処理され、第６図ｇに示した信号
Q2を作り出し、更には第５のインバータINV5に
より第６図ｆに示した信号Q1とされる。詳述す
れば、信号QbがＬレベル即ちモードＡ（第１のモ
ード）の時、信号Q1，Q2は夫々信号Qc，cと同
一波形をとり、信号QbがＨレベルで信号QaがＨ
レベル即ちモードＢ（第２のモード）の時、信号
Q1，Q2は夫々信号QT，Tと同一波形をとり、信
号QbがＨレベルで信号QaがＬレベル即ちモード
Ｃ（第３のモード）の時、信号Q1，Q2は夫々信号
ＱT、とQTと同一波形をとつている（第６図ｆ，
ｇ，ｈを参照）。
前記信号Q1は第１の増幅回路AMP1、第１の
変圧器T1を介して第１、第２の制御スイツチ
S11，S12のトランジスタTr11，Tr12のベースに与
えられ、また前記信号Q2は第２の増幅回路
AMP2、第２の変圧器T2を介して第３、第４の
制御スイツチS21，S22のトランジスタTr21，Tr22
のベースに与えられる。ここで、信号Q1，Q2間
にQ1＝2の関係があるので、第１、第２の制御
スイツチS11，S12と第３、第４の制御スイツチ
S21，S22とは導通するものではない。前記第１乃
至第４の制御スイツチS11，S12，S21，S22の導通
動作により極性切替回路２への入力電圧e1は第６
図ｉに示すような波形の電圧e2として波形整形用
のフイルタ３に与えられ、第６図ｊに示すような
波形の電圧e3に変換される。
変圧器T1を介して第１、第２の制御スイツチ
S11，S12のトランジスタTr11，Tr12のベースに与
えられ、また前記信号Q2は第２の増幅回路
AMP2、第２の変圧器T2を介して第３、第４の
制御スイツチS21，S22のトランジスタTr21，Tr22
のベースに与えられる。ここで、信号Q1，Q2間
にQ1＝2の関係があるので、第１、第２の制御
スイツチS11，S12と第３、第４の制御スイツチ
S21，S22とは導通するものではない。前記第１乃
至第４の制御スイツチS11，S12，S21，S22の導通
動作により極性切替回路２への入力電圧e1は第６
図ｉに示すような波形の電圧e2として波形整形用
のフイルタ３に与えられ、第６図ｊに示すような
波形の電圧e3に変換される。
上述において、パルス幅変調信号発生回路６の
出力信号Qbは、低周波交流出力e3の半周期の間
に一定の位相間隔で一定のパルス幅比のパルス列
からなり、(i)三角波と階段波とを比較して発生せ
しめる、(ii)デイジタル回路によりパルスを計数し
て発生せしめる等の周知の技術により発生せしめ
ればよい。
出力信号Qbは、低周波交流出力e3の半周期の間
に一定の位相間隔で一定のパルス幅比のパルス列
からなり、(i)三角波と階段波とを比較して発生せ
しめる、(ii)デイジタル回路によりパルスを計数し
て発生せしめる等の周知の技術により発生せしめ
ればよい。
また、モードＡの時に対応した電圧e2の成分電
圧は、第６図ｉに示した波形の外、第７図ａ，ｂ
に夫々示した波形の交流電圧であつてもよい。加
えて、モードＢの時に対応した電圧e2の成分電圧
は正の直流電圧であればよく、モードＣの時に対
応した電圧e2の成分電圧は負の直流電圧であれば
よい。ただ、低周波交流出力e3の半周期間に交互
に配列された電圧e2のモードＡ及びモードＢの期
間は適宜の比に配列されており、次の半周期間に
交互に配列されたモードＡ及びモードＣの期間も
前期の比に配列されている。
圧は、第６図ｉに示した波形の外、第７図ａ，ｂ
に夫々示した波形の交流電圧であつてもよい。加
えて、モードＢの時に対応した電圧e2の成分電圧
は正の直流電圧であればよく、モードＣの時に対
応した電圧e2の成分電圧は負の直流電圧であれば
よい。ただ、低周波交流出力e3の半周期間に交互
に配列された電圧e2のモードＡ及びモードＢの期
間は適宜の比に配列されており、次の半周期間に
交互に配列されたモードＡ及びモードＣの期間も
前期の比に配列されている。
制御スイツチS11，S12，S21，S22は上述の回路
ばかりでなく、単に両方向の制御ができるもので
あればよく、他の半導体素子（GTO等）を用い
てもよい。
ばかりでなく、単に両方向の制御ができるもので
あればよく、他の半導体素子（GTO等）を用い
てもよい。
以上のように本発明の交流電源装置にあつて
は、一定周期の交流電圧を発生する高周波電源回
路と、複数個の制御スイツチ含み前記高周波電源
回路の出力電圧の極性を切り替えて後段に伝える
極性切替回路と、前記極性切替回路の制御スイツ
チを制御し、前記極性切替回路の出力電圧を前記
高周波電源回路の出力電圧より低周波の交流電圧
となる第１のモード、正の直流電圧からなる第２
のモード、および負の直流電圧からなる第３のモ
ードが交互に反復する交流電圧に変換させる制御
回路とを備えたので、 (イ) 制御回路に高速動作が要求されないため、制
御回路の構成を簡潔化できる。すなわち、従来
は高周波電源回路の出力の半周期毎にパルス幅
制御および極性切替を行つていたため、パルス
幅制御の動作タイミングは高周波電源回路の出
力の周期より相当細かい分解能が要求されるこ
ととなり、そのため制御回路が高速化のために
複雑とならざるを得えなかつたが、本発明では
高周波電源回路の出力の極性を切り替えるだけ
であるため、制御回路で取り扱う信号の周波数
の最大値は高周波電源回路の出力の周波数と同
等であり、そのため従来に比して制御回路が高
速性を要求されないため、構成の簡潔化が図れ
る。
は、一定周期の交流電圧を発生する高周波電源回
路と、複数個の制御スイツチ含み前記高周波電源
回路の出力電圧の極性を切り替えて後段に伝える
極性切替回路と、前記極性切替回路の制御スイツ
チを制御し、前記極性切替回路の出力電圧を前記
高周波電源回路の出力電圧より低周波の交流電圧
となる第１のモード、正の直流電圧からなる第２
のモード、および負の直流電圧からなる第３のモ
ードが交互に反復する交流電圧に変換させる制御
回路とを備えたので、 (イ) 制御回路に高速動作が要求されないため、制
御回路の構成を簡潔化できる。すなわち、従来
は高周波電源回路の出力の半周期毎にパルス幅
制御および極性切替を行つていたため、パルス
幅制御の動作タイミングは高周波電源回路の出
力の周期より相当細かい分解能が要求されるこ
ととなり、そのため制御回路が高速化のために
複雑とならざるを得えなかつたが、本発明では
高周波電源回路の出力の極性を切り替えるだけ
であるため、制御回路で取り扱う信号の周波数
の最大値は高周波電源回路の出力の周波数と同
等であり、そのため従来に比して制御回路が高
速性を要求されないため、構成の簡潔化が図れ
る。
(ロ) 上記の(イ)とは反対に制御回路の簡潔化をある
程度犠牲にすれば、高周波電源回路の周波数を
大幅に高くすることができ、変圧器等の小型
化・軽量化が図れると共に、可聴周波数（上限
が約20KHz）以上とすることにより無騒音化も
達成できる。
程度犠牲にすれば、高周波電源回路の周波数を
大幅に高くすることができ、変圧器等の小型
化・軽量化が図れると共に、可聴周波数（上限
が約20KHz）以上とすることにより無騒音化も
達成できる。
(ハ) パルス幅変調が容易に行えるため、高次の高
調波を減少させることができる。
調波を減少させることができる。
(ニ) 高調波が減少できるので極性切替回路の後段
に接続される波形整形用フイルタの小型化・軽
量化を達成できる。
に接続される波形整形用フイルタの小型化・軽
量化を達成できる。
等の効果がある。
第１図及び第２図は本発明の交流電源装置の原
理説明図、第３図乃至第５図は同実施例、第６図
及び第７図は同動作説明図、第８図及び第９図は
従来例を示す。 １……高周波電源回路、２……極性切替回路、
３……フイルタ、４……制御回路、５……クリツ
プ回路、６……パルス幅変調信号発生回路、７…
…論理回路、AMP1，AMP2……増幅回路、D1〜
D4……ダイオード、FF……フリツプフロツプ、
INV1〜INV5……インバータ、l11，l12，l21，l22
……コイル、NAND1〜NAND4……ナンド回路、
S11，S12，S21，S22……制御スイツチ、T1，T2…
…変圧器、Tr11，Tr12，Tr21，Tr22……トラン
ジスタ。
理説明図、第３図乃至第５図は同実施例、第６図
及び第７図は同動作説明図、第８図及び第９図は
従来例を示す。 １……高周波電源回路、２……極性切替回路、
３……フイルタ、４……制御回路、５……クリツ
プ回路、６……パルス幅変調信号発生回路、７…
…論理回路、AMP1，AMP2……増幅回路、D1〜
D4……ダイオード、FF……フリツプフロツプ、
INV1〜INV5……インバータ、l11，l12，l21，l22
……コイル、NAND1〜NAND4……ナンド回路、
S11，S12，S21，S22……制御スイツチ、T1，T2…
…変圧器、Tr11，Tr12，Tr21，Tr22……トラン
ジスタ。
Claims (1)
- １ 一定周期の交流電圧を発生する高周波電源回
路と、複数個の制御スイツチを含み前記高周波電
源回路の出力電圧の極性を切り変えて後段に伝え
る極性切替回路と、前記極性切替回路の制御スイ
ツチを制御し、前記極性切替回路の出力電圧を前
記高周波電源回路の出力電圧より低周波の交流電
圧となる第１のモード、正の直流電圧からなる第
２のモード、および負の直流電圧からなる第３の
モードが交互に反復する交流電圧に変換させる制
御回路とを備えてなることを特徴とした交流電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11236279A JPS5637709A (en) | 1979-09-04 | 1979-09-04 | Alternating current power supply unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11236279A JPS5637709A (en) | 1979-09-04 | 1979-09-04 | Alternating current power supply unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5637709A JPS5637709A (en) | 1981-04-11 |
| JPH0140524B2 true JPH0140524B2 (ja) | 1989-08-29 |
Family
ID=14584782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11236279A Granted JPS5637709A (en) | 1979-09-04 | 1979-09-04 | Alternating current power supply unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5637709A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584658A (en) * | 1983-06-14 | 1986-04-22 | Westinghouse Electric Corp. | Stable sine wave generator |
-
1979
- 1979-09-04 JP JP11236279A patent/JPS5637709A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5637709A (en) | 1981-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3003096A (en) | Pulse width motor control circuit | |
| US4236196A (en) | Switching regulator | |
| US4320449A (en) | Control circuit | |
| JPS60180322A (ja) | 高速度パルス電源装置 | |
| JPH0140524B2 (ja) | ||
| DE68922036D1 (de) | CMOS-Umsetzungsschaltung mit geringem Strom. | |
| JPH069589Y2 (ja) | Ｍｏｓ−ｆｅｔ駆動回路 | |
| RU217513U1 (ru) | Мостовой инвертор с внешним возбуждением | |
| JP2632587B2 (ja) | 電源装置 | |
| JPS61156491U (ja) | ||
| JPH039278Y2 (ja) | ||
| SU771830A1 (ru) | Двухтактный транзисторный инвертор | |
| JPS5855756B2 (ja) | 交流電源装置 | |
| SU978130A1 (ru) | Импульсный стабилизатор посто нного напр жени | |
| SU425286A1 (ru) | Трехфазный транзисторный инвертор | |
| SU800985A1 (ru) | Стабилизированный преобразовательпОСТО ННОгО НАпР жЕНи | |
| SU785960A1 (ru) | Триггерное устройство | |
| JPH0119592Y2 (ja) | ||
| JP2513826Y2 (ja) | 高周波インバ―タのドライブ回路 | |
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| JPS596593B2 (ja) | インバ−タ制御回路 | |
| JPS63274370A (ja) | Ｄｃ／ｄｃコンバ−タ | |
| JPS6016100Y2 (ja) | 周波数発電機の出力逓倍回路 | |
| SU1554109A1 (ru) | Управл емый фазовращатель | |
| JPS623858Y2 (ja) |