JPH0141049B2 - - Google Patents
Info
- Publication number
- JPH0141049B2 JPH0141049B2 JP57214999A JP21499982A JPH0141049B2 JP H0141049 B2 JPH0141049 B2 JP H0141049B2 JP 57214999 A JP57214999 A JP 57214999A JP 21499982 A JP21499982 A JP 21499982A JP H0141049 B2 JPH0141049 B2 JP H0141049B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- amplifier
- input
- error amplifier
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、入力信号変化に対する応答特性を改
良した自動利得制御回路に関する。
良した自動利得制御回路に関する。
自動利得制御（Automatic Gain Control略し
てAGC）は、受信信号レベルを所定のレベルに
保つ機能であり広く用いられている。第１図は、
従来の自動利得制御回路の一例を示す図である。
図において、１は入力信号Einを受ける可変ゲイ
ン増幅器、２は該増幅器の出力を受ける信号レベ
ル検出回路、３は該検出回路の出力をその一方の
入力に、基準電圧Erを他方の入力に受ける誤差
増幅器である。該誤差増幅器の出力は、可変ゲイ
ン増幅器１に入力されてそのゲインをコントロー
ルする。可変ゲイン増幅器１の出力が自動利得制
御回路の出力Eoとなる。このように構成された
装置の動作を概略すれば以下のとおりである。
てAGC）は、受信信号レベルを所定のレベルに
保つ機能であり広く用いられている。第１図は、
従来の自動利得制御回路の一例を示す図である。
図において、１は入力信号Einを受ける可変ゲイ
ン増幅器、２は該増幅器の出力を受ける信号レベ
ル検出回路、３は該検出回路の出力をその一方の
入力に、基準電圧Erを他方の入力に受ける誤差
増幅器である。該誤差増幅器の出力は、可変ゲイ
ン増幅器１に入力されてそのゲインをコントロー
ルする。可変ゲイン増幅器１の出力が自動利得制
御回路の出力Eoとなる。このように構成された
装置の動作を概略すれば以下のとおりである。
入力信号Einは、可変ゲイン増幅器１によつて
所定の倍率だけ増幅される。この増幅された出力
Eoは、信号レベル検出回路２によつてEoに応じ
た直流レベルに変換される。この直流レベルは、
続く誤差増幅器３の一方の入力に入り基準電圧
Erと比較される。誤差増幅器３は、両信号の差
分に応じた信号を制御信号として可変ゲイン増幅
器１に与え、出力Eoが一定になるように可変ゲ
イン増幅器１の利得をコントロールする。このよ
うな自動利得制御回路をデータウエイのレシーバ
等に用いる場合、応答速度が速いことが望まし
い。
所定の倍率だけ増幅される。この増幅された出力
Eoは、信号レベル検出回路２によつてEoに応じ
た直流レベルに変換される。この直流レベルは、
続く誤差増幅器３の一方の入力に入り基準電圧
Erと比較される。誤差増幅器３は、両信号の差
分に応じた信号を制御信号として可変ゲイン増幅
器１に与え、出力Eoが一定になるように可変ゲ
イン増幅器１の利得をコントロールする。このよ
うな自動利得制御回路をデータウエイのレシーバ
等に用いる場合、応答速度が速いことが望まし
い。
通常のフイードバツク制御では、入力信号Ein
のレベルにより、AGC制御ループの動作点が変
化するため、制御系の応答や安定性が変化する。
第２図は、各部の動作波形を示す図である。イは
入力信号Einを、ロは出力信号Eoを、ハは誤差増
幅器３の出力Ecをそれぞれ示している。イ，ロ
における実線f1，f2は、それぞれ入力信号及び出
力信号の包絡線を示している。図より明らかなよ
うに、入力信号Einのレベルが小→大に変化する
場合は誤差増幅器３の応答は問題がないが、逆に
大→小に変化する場合は応答が遅くなる。この応
答性の悪さのために、AGC制御の応答特性を悪
くしている。このような欠点を無くするために制
御を速くすると、入力信号レベルが小→大に急増
するときの安定性を損つてしまう。
のレベルにより、AGC制御ループの動作点が変
化するため、制御系の応答や安定性が変化する。
第２図は、各部の動作波形を示す図である。イは
入力信号Einを、ロは出力信号Eoを、ハは誤差増
幅器３の出力Ecをそれぞれ示している。イ，ロ
における実線f1，f2は、それぞれ入力信号及び出
力信号の包絡線を示している。図より明らかなよ
うに、入力信号Einのレベルが小→大に変化する
場合は誤差増幅器３の応答は問題がないが、逆に
大→小に変化する場合は応答が遅くなる。この応
答性の悪さのために、AGC制御の応答特性を悪
くしている。このような欠点を無くするために制
御を速くすると、入力信号レベルが小→大に急増
するときの安定性を損つてしまう。
本発明はこのような問題点を解決するためにな
されたものであり、可変ゲイン増幅器の出力をレ
ベル検出回路と誤差増幅器を介して帰還し、帰還
信号で可変ゲイン増幅器のゲインを制御する構成
になつた自動利得制御回路で、入力信号が大→小
になつたときの応答性が良好な自動利得制御回路
を実現することを目的とする。
されたものであり、可変ゲイン増幅器の出力をレ
ベル検出回路と誤差増幅器を介して帰還し、帰還
信号で可変ゲイン増幅器のゲインを制御する構成
になつた自動利得制御回路で、入力信号が大→小
になつたときの応答性が良好な自動利得制御回路
を実現することを目的とする。
本発明は、
入力信号を受ける可変ゲイン増幅器と、該増幅
器の出力を受けて信号レベルを検出するレベル検
出回路と、該検出回路の出力をその一方の入力に
基準電圧を他方の入力に受けてその差分に応じた
信号を前記可変ゲイン増幅器に与える誤差増幅器
とにより構成され可変ゲイン増幅器の出力をその
出力とする自動利得制御回路において、 前記誤差増幅器の出力端と可変ゲイン増幅器の
ゲイン制御信号の入力端の間に接続された第１の
抵抗と、 基準電圧を発生する基準電圧源と、 一端が前記基準電圧源に接続された第２の抵抗
と、 アノード側は前記第２の抵抗の他端に接続され
カソード側は前記ゲイン制御信号の入力端に接続
されていて、 （誤差増幅器の出力電圧）＞（基準電圧） の場合はカツト・オフして誤差増幅器の出力電圧
をそのままゲイン制御信号として可変ゲイン増幅
器に与え、 （誤差増幅器の出力電圧）＜（基準電圧） の場合は導通して誤差増幅器の出力電圧を前記第
１の抵抗と第２の抵抗で分圧した電圧をゲイン制
御信号として可変ゲイン増幅器に与えるダイオー
ド、 を具備したことを特徴とする自動利得制御回路で
ある。
器の出力を受けて信号レベルを検出するレベル検
出回路と、該検出回路の出力をその一方の入力に
基準電圧を他方の入力に受けてその差分に応じた
信号を前記可変ゲイン増幅器に与える誤差増幅器
とにより構成され可変ゲイン増幅器の出力をその
出力とする自動利得制御回路において、 前記誤差増幅器の出力端と可変ゲイン増幅器の
ゲイン制御信号の入力端の間に接続された第１の
抵抗と、 基準電圧を発生する基準電圧源と、 一端が前記基準電圧源に接続された第２の抵抗
と、 アノード側は前記第２の抵抗の他端に接続され
カソード側は前記ゲイン制御信号の入力端に接続
されていて、 （誤差増幅器の出力電圧）＞（基準電圧） の場合はカツト・オフして誤差増幅器の出力電圧
をそのままゲイン制御信号として可変ゲイン増幅
器に与え、 （誤差増幅器の出力電圧）＜（基準電圧） の場合は導通して誤差増幅器の出力電圧を前記第
１の抵抗と第２の抵抗で分圧した電圧をゲイン制
御信号として可変ゲイン増幅器に与えるダイオー
ド、 を具備したことを特徴とする自動利得制御回路で
ある。
以下、図面を参照して本発明を詳細に説明す
る。
る。
第３図は、本発明の一実施例を示す電気的構成
図である。第１図と同一のものは同一の番号を付
して示す。４は、誤差増幅器３と可変ゲイン増幅
器１との間に設けられた補償要素である。該補償
要素の入出力特性は、第４図に示すような指数関
数特性を有しているものとする。縦軸は出力Ec
を、横軸は入力Exを示す。実線f3は理想特性を
示し、破線f4は折線近似による特性を示す。この
ような指数関数特性をもたせると、入力信号Ex
の大きい高域で出力が強調される。入力信号Ex
は誤差増幅器３の出力であるので、Exが大きい
ということは入力信号レベルEinが小さく、一巡
のループゲインが小さいことを意味する。このた
め、このままではEinが小の時の応答が遅いが、
前述の補償を行うことでEinが小即ちEx大の時も
等価的にゲインが増加したのと同様の効果が得ら
れ応答特性が改善される。Einが小さい場合、Ex
は大きくなるが一巡のループゲインが小さいため
このような補償要素を付加しても安定性が損なわ
れないようなことはない。
図である。第１図と同一のものは同一の番号を付
して示す。４は、誤差増幅器３と可変ゲイン増幅
器１との間に設けられた補償要素である。該補償
要素の入出力特性は、第４図に示すような指数関
数特性を有しているものとする。縦軸は出力Ec
を、横軸は入力Exを示す。実線f3は理想特性を
示し、破線f4は折線近似による特性を示す。この
ような指数関数特性をもたせると、入力信号Ex
の大きい高域で出力が強調される。入力信号Ex
は誤差増幅器３の出力であるので、Exが大きい
ということは入力信号レベルEinが小さく、一巡
のループゲインが小さいことを意味する。このた
め、このままではEinが小の時の応答が遅いが、
前述の補償を行うことでEinが小即ちEx大の時も
等価的にゲインが増加したのと同様の効果が得ら
れ応答特性が改善される。Einが小さい場合、Ex
は大きくなるが一巡のループゲインが小さいため
このような補償要素を付加しても安定性が損なわ
れないようなことはない。
第５図は、第３図に示す補償要素４を折線近似
で実現した具体的構成を示す図である。補償要素
４は、抵抗R3，R4、ダイオードＤ及び基準電圧
Epとで構成され折点関数発生器をなしている。
誤差増幅器３は、演算増幅器Ｕ、入力抵抗R1、
帰還抵抗R2及び基準電圧Esとで構成される。補
償要素４の動作を説明すれば、以下のとおりであ
る。
で実現した具体的構成を示す図である。補償要素
４は、抵抗R3，R4、ダイオードＤ及び基準電圧
Epとで構成され折点関数発生器をなしている。
誤差増幅器３は、演算増幅器Ｕ、入力抵抗R1、
帰還抵抗R2及び基準電圧Esとで構成される。補
償要素４の動作を説明すれば、以下のとおりであ
る。
誤差増幅器３の出力Exが大きい場合は、Ex＞
Ep（基準電圧Epの値としてその記号Epをそのま
ま用いた。以下同じ）となりダイオードＤは逆バ
イアスされるので導通しない。従つて、この場合
は誤差増幅器３の出力Exがそのまま出力される。
次に、誤差増幅器３の出力Exが小さくなつてき
てEx＞Epとなつたものとすると、今度はダイオ
ードＤが導通し、ExはR3とR4とで分圧される。
この分圧されたものがEcとして出力される。こ
のような折線近似による補償要素の入出力特性
は、第４図のf4に示すようなものとなる。Epは折
点の電圧を示す。このように、Exが高域領域で
出力が強調される特性を持たせると、入力信号
Einに対する応答特性が改善されることは前述し
たとおりである。
Ep（基準電圧Epの値としてその記号Epをそのま
ま用いた。以下同じ）となりダイオードＤは逆バ
イアスされるので導通しない。従つて、この場合
は誤差増幅器３の出力Exがそのまま出力される。
次に、誤差増幅器３の出力Exが小さくなつてき
てEx＞Epとなつたものとすると、今度はダイオ
ードＤが導通し、ExはR3とR4とで分圧される。
この分圧されたものがEcとして出力される。こ
のような折線近似による補償要素の入出力特性
は、第４図のf4に示すようなものとなる。Epは折
点の電圧を示す。このように、Exが高域領域で
出力が強調される特性を持たせると、入力信号
Einに対する応答特性が改善されることは前述し
たとおりである。
上述の説明では、１折点による２折線近似の場
合を例にとつたが、折線を増やして近似特性を理
想特性f3（第４図参照）に近づけるとより応答は
改善される。第６図は補償要素が２折線のときの
各部の動作波形を、第７図は補償要素が理想曲線
のときの各部の動作波形をそれぞれ示す図であ
る。イは入力信号Einを、ロは出力信号Eoを、ハ
は可変ゲイン増幅器１の入力制御信号Ecをそれ
ぞれ示す。破線波形は、第１図に示す従来回路の
動作波形を示す。補償要素の入出力特性が理想特
性をもつ方が折線近似のものよりも応答特性がす
ぐれていることがわかる。本発明によれば、入力
信号のレベルに依存する一巡ゲインの変化が補償
され、従来回路で問題であつた応答の非対称性が
なくなり、安定で制御しやすい系となる。
合を例にとつたが、折線を増やして近似特性を理
想特性f3（第４図参照）に近づけるとより応答は
改善される。第６図は補償要素が２折線のときの
各部の動作波形を、第７図は補償要素が理想曲線
のときの各部の動作波形をそれぞれ示す図であ
る。イは入力信号Einを、ロは出力信号Eoを、ハ
は可変ゲイン増幅器１の入力制御信号Ecをそれ
ぞれ示す。破線波形は、第１図に示す従来回路の
動作波形を示す。補償要素の入出力特性が理想特
性をもつ方が折線近似のものよりも応答特性がす
ぐれていることがわかる。本発明によれば、入力
信号のレベルに依存する一巡ゲインの変化が補償
され、従来回路で問題であつた応答の非対称性が
なくなり、安定で制御しやすい系となる。
以上説明したように本発明によれば、可変ゲイ
ン増幅器の出力をレベル検出回路と誤差増幅器を
介して帰還し、帰還信号で可変ゲイン増幅器のゲ
インを制御する構成になつた自動利得制御回路
で、入力信号が大→小になつたときの応答性が良
好な自動利得制御回路を実現することができる。
ン増幅器の出力をレベル検出回路と誤差増幅器を
介して帰還し、帰還信号で可変ゲイン増幅器のゲ
インを制御する構成になつた自動利得制御回路
で、入力信号が大→小になつたときの応答性が良
好な自動利得制御回路を実現することができる。
第１図は従来回路を示す図、第２図は各部の動
作波形を示す図、第３図は本発明の一実施例を示
す電気的構成図、第４図は補償要素の入出力特性
を示す図、第５図は補償要素として折線近似を用
いた本発明の具体的構成を示す図、第６図、第７
図は各部の動作波形を示す図である。 １……可変ゲイン増幅器、２……レベル検出回
路、３……誤差増幅器、４……補償要素、R1〜
R4……抵抗、Ｄ……ダイオード、Es，Ep……基
準電圧、Ｕ……演算増幅器。
作波形を示す図、第３図は本発明の一実施例を示
す電気的構成図、第４図は補償要素の入出力特性
を示す図、第５図は補償要素として折線近似を用
いた本発明の具体的構成を示す図、第６図、第７
図は各部の動作波形を示す図である。 １……可変ゲイン増幅器、２……レベル検出回
路、３……誤差増幅器、４……補償要素、R1〜
R4……抵抗、Ｄ……ダイオード、Es，Ep……基
準電圧、Ｕ……演算増幅器。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を受ける可変ゲイン増幅器と、該増
幅器の出力を受けて信号レベルを検出するレベル
検出回路と、該検出回路の出力をその一方の入力
に基準電圧を他方の入力に受けてその差分に応じ
た信号を前記可変ゲイン増幅器に与える誤差増幅
器とにより構成され可変ゲイン増幅器の出力をそ
の出力とする自動利得制御回路において、 前記誤差増幅器の出力端と可変ゲイン増幅器の
ゲイン制御信号の入力端の間に接続された第１の
抵抗と、 基準電圧を発生する基準電圧源と、 一端が前記基準電圧源に接続された第２の抵抗
と、 アノード側は前記第２の抵抗の他端に接続され
カソード側は前記ゲイン制御信号の入力端に接続
されていて、 （誤差増幅器の出力電圧）＞（基準電圧） の場合はカツト・オフして誤差増幅器の出力電圧
をそのままゲイン制御信号として可変ゲイン増幅
器に与え、 （誤差増幅器の出力電圧）＜（基準電圧） の場合は導通して誤差増幅器の出力電圧を前記第
１の抵抗と第２の抵抗で分圧した電圧をゲイン制
御信号として可変ゲイン増幅器に与えるダイオー
ド、 を具備ことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21499982A JPS59104811A (ja) | 1982-12-08 | 1982-12-08 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21499982A JPS59104811A (ja) | 1982-12-08 | 1982-12-08 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104811A JPS59104811A (ja) | 1984-06-16 |
| JPH0141049B2 true JPH0141049B2 (ja) | 1989-09-01 |
Family
ID=16665021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21499982A Granted JPS59104811A (ja) | 1982-12-08 | 1982-12-08 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104811A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59408529D1 (de) * | 1993-01-13 | 1999-09-02 | Temic Semiconductor Gmbh | Schaltungsanordnung zur Erzeugung eines exponentiell von einem Eingangssignal abhängigen Ausgangssignals |
| JP2005135061A (ja) * | 2003-10-29 | 2005-05-26 | Yaskawa Electric Corp | モータ制御装置 |
-
1982
- 1982-12-08 JP JP21499982A patent/JPS59104811A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59104811A (ja) | 1984-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560949A (en) | High speed AGC circuit | |
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| US4479052A (en) | Avalanche photo-diode bias circuit | |
| EP0654898B1 (en) | Transmission circuit | |
| KR930009191B1 (ko) | 클램프 회로 | |
| JPH0141049B2 (ja) | ||
| US3165699A (en) | Automatic gain control system for suppressed carrier single sideband radio receivers | |
| JP3088172B2 (ja) | Ａｇｃシステム | |
| JP3263017B2 (ja) | 検波回路およびそれを用いた送信装置ならびに受信装置 | |
| JPH0141048B2 (ja) | ||
| JP2737718B2 (ja) | 光受信回路 | |
| JP2001119255A (ja) | ピーク検波式ａｇｃ回路 | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| JP2548157B2 (ja) | 利得制御回路 | |
| JPH0134488B2 (ja) | ||
| JP2000101374A (ja) | 自動レベル制御回路 | |
| JPS6046133A (ja) | ラジオ受信機 | |
| JPH0252442B2 (ja) | ||
| JPH02217010A (ja) | 自動利得制御回路 | |
| US6225835B1 (en) | Amplifier free from duty-ratio error | |
| JP2813128B2 (ja) | 伝送路損失補償回路 | |
| JPS5814676A (ja) | 映像信号クランプ装置 | |
| JPH07162239A (ja) | 検波回路 | |
| JPH05175770A (ja) | 低周波ａｇｃ回路 | |
| JPH0362740A (ja) | 送信出力制御装置 |