JPH0141055B2 - - Google Patents
Info
- Publication number
- JPH0141055B2 JPH0141055B2 JP57112872A JP11287282A JPH0141055B2 JP H0141055 B2 JPH0141055 B2 JP H0141055B2 JP 57112872 A JP57112872 A JP 57112872A JP 11287282 A JP11287282 A JP 11287282A JP H0141055 B2 JPH0141055 B2 JP H0141055B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- level
- detection circuit
- falling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は、入力クロツクの断を検出するクロツ
ク断検出回路に係り、時に瞬時に該入力クロツク
断を検出できるようにしたクロツク断検出回路に
関する。
ク断検出回路に係り、時に瞬時に該入力クロツク
断を検出できるようにしたクロツク断検出回路に
関する。
(b) 技術の背景
一般に通信の分野においては、現用回線と予備
回線を設けて、現用回線が障害等により通信を行
うことができなくなつた場合に、現用回線から予
備回線に切替えて通信を継続する方法が用いられ
ている。この際、現用回線における障害を検出す
る手段が必要であるが、このような手段の一手段
として、現用回線より入力するクロツクを監視し
て、このクロツクの断を検出することにより、現
用回線の障害を検出する方法がある。
回線を設けて、現用回線が障害等により通信を行
うことができなくなつた場合に、現用回線から予
備回線に切替えて通信を継続する方法が用いられ
ている。この際、現用回線における障害を検出す
る手段が必要であるが、このような手段の一手段
として、現用回線より入力するクロツクを監視し
て、このクロツクの断を検出することにより、現
用回線の障害を検出する方法がある。
すなわち、第１図を用いて説明すると、現用回
線Ｎより入力するクロツクをクロツク断検出回路
１により監視して、該クロツク断検出回路１で現
用回線Ｎからのクロツクの断を検出したとき、ス
イツチ２を制御して、現用回線Ｎから予備回線Ｅ
に切替える。よつて出力端子OUTからは継続し
てクロツクが出力されることになる。
線Ｎより入力するクロツクをクロツク断検出回路
１により監視して、該クロツク断検出回路１で現
用回線Ｎからのクロツクの断を検出したとき、ス
イツチ２を制御して、現用回線Ｎから予備回線Ｅ
に切替える。よつて出力端子OUTからは継続し
てクロツクが出力されることになる。
このようなクロツクの断を検出するクロツク断
検出回路としてはクロツクの断を瞬時に検出でき
るものが要求される。その理由は、現用回線Ｎか
らのクロツクが断となつた時点から、クロツク断
検出回路１でクロツクの断が検出されるまでの間
に現用回線Ｎが選択されているために、出力端子
OUTからは何も出力されていない状態となるた
めである。
検出回路としてはクロツクの断を瞬時に検出でき
るものが要求される。その理由は、現用回線Ｎか
らのクロツクが断となつた時点から、クロツク断
検出回路１でクロツクの断が検出されるまでの間
に現用回線Ｎが選択されているために、出力端子
OUTからは何も出力されていない状態となるた
めである。
(c) 従来技術と問題点
かかるクロツク断検出回路の従来例を第２図乃
至第５図を用いて説明する。
至第５図を用いて説明する。
第２図は従来のクロツク断検出回路の一構成例
を示す図である。図において、C1，C2はコンデ
ンサ、D1，D2はダイオード、R1は抵抗、３は演
算増幅器、Ａは入力端子、Ｂは出力端子である。
を示す図である。図において、C1，C2はコンデ
ンサ、D1，D2はダイオード、R1は抵抗、３は演
算増幅器、Ａは入力端子、Ｂは出力端子である。
第３図は第２図の動作説明図である。同図ａは
入力端子Ａより入力するクロツク、ｂはＤ点の電
圧レベル、ｃは出力端子Ｂより出力されるクロツ
ク断検出波形である。
入力端子Ａより入力するクロツク、ｂはＤ点の電
圧レベル、ｃは出力端子Ｂより出力されるクロツ
ク断検出波形である。
第４図は、従来のクロツク断検出回路の他の実
施例構成図である。図において、４は単安定マル
チバイブレータ、R2は抵抗、C3はコンデンサ、
D3はダイオードである。
施例構成図である。図において、４は単安定マル
チバイブレータ、R2は抵抗、C3はコンデンサ、
D3はダイオードである。
第５図は第４図の動作説明図である。同図ａは
入力端子Ａより入力するクロツク、ｂは出力端子
Ｂより出力されるクロツク断検出波形である。
入力端子Ａより入力するクロツク、ｂは出力端子
Ｂより出力されるクロツク断検出波形である。
まず、第２図に示すクロツク断検出回路につい
て説明する。かかるクロツク断検出回路は、第３
図に示すようにクロツクの高レベルの時、コンデ
ンサC2に電荷を蓄積し、低レベルの時、コンデ
ンサC2が抵抗R1とコンデンサC2の時定数で放電
する。このような動作によつて得られるＤ点の電
位は、演算増幅器３に入力され、基準レベル
Vrefと比較される。このときＤ点の電位が基準
レベルVrefより低くなつたとき、出力端子Ｂの
出力は低レベルとなる。すなわち、第３図のＸ点
においてクロツクが断になつたとすると、コンデ
ンサC2はこの時点よりコンデンサC2と抵抗R1の
時定数で放電を続けるため、第４図ｂに示すよう
にＤ点のレベルは低くなり続け、基準レベル
Vrefより低くなつた時点Ｙより出力が低レベル
となる。
て説明する。かかるクロツク断検出回路は、第３
図に示すようにクロツクの高レベルの時、コンデ
ンサC2に電荷を蓄積し、低レベルの時、コンデ
ンサC2が抵抗R1とコンデンサC2の時定数で放電
する。このような動作によつて得られるＤ点の電
位は、演算増幅器３に入力され、基準レベル
Vrefと比較される。このときＤ点の電位が基準
レベルVrefより低くなつたとき、出力端子Ｂの
出力は低レベルとなる。すなわち、第３図のＸ点
においてクロツクが断になつたとすると、コンデ
ンサC2はこの時点よりコンデンサC2と抵抗R1の
時定数で放電を続けるため、第４図ｂに示すよう
にＤ点のレベルは低くなり続け、基準レベル
Vrefより低くなつた時点Ｙより出力が低レベル
となる。
しかしながら、かかる第２図に示すクロツク断
検出回路は、コンデンサC2の充電時間を短かく
するために抵抗R1の値を余り小さくできなかつ
た。このため、この回路におけるコンデンサC2
と抵抗R1の時定数を小さくすることができない
ため、クロツクの断を検出する時点が、クロツク
の断時よりT1だけ遅延を生じるという欠点を有
していた。このため第１図に示すクロツク断検出
回路は高速に動作を行わせることができなかつ
た。
検出回路は、コンデンサC2の充電時間を短かく
するために抵抗R1の値を余り小さくできなかつ
た。このため、この回路におけるコンデンサC2
と抵抗R1の時定数を小さくすることができない
ため、クロツクの断を検出する時点が、クロツク
の断時よりT1だけ遅延を生じるという欠点を有
していた。このため第１図に示すクロツク断検出
回路は高速に動作を行わせることができなかつ
た。
また、第４図に示す如き単安定マルチバイブレ
ータを用いたクロツク断検出回路もあるが、この
回路は入力クロツクの立上りでトリがされ、立上
りが来るたびに何度も再トリがされるが、クロツ
クが断になるとトリがされなくなるので、クロツ
クが断となる前のクロツクＧの立上り時点からコ
ンデンサC3と抵抗R2の時定数で決まる時間後ク
ロツクの断が検出される。しかしながら、かかる
第４図に示すクロツク断検出回路も、第２図に示
すクロツク断検出回路と同様にクロツクの断を検
出する際の検出時間は、コンデンサC3と抵抗R2
の時定数で決定されるため、高速に動作させるこ
とができなかつたという欠点を有していた。
ータを用いたクロツク断検出回路もあるが、この
回路は入力クロツクの立上りでトリがされ、立上
りが来るたびに何度も再トリがされるが、クロツ
クが断になるとトリがされなくなるので、クロツ
クが断となる前のクロツクＧの立上り時点からコ
ンデンサC3と抵抗R2の時定数で決まる時間後ク
ロツクの断が検出される。しかしながら、かかる
第４図に示すクロツク断検出回路も、第２図に示
すクロツク断検出回路と同様にクロツクの断を検
出する際の検出時間は、コンデンサC3と抵抗R2
の時定数で決定されるため、高速に動作させるこ
とができなかつたという欠点を有していた。
以上説明したように、従来のクロツク断検出回
路ではクロツクの断を瞬時に検出することができ
ないものであつた。よつて、かかる従来のクロツ
ク断検出回路を第１図に示すシステムに適用した
場合、現用回線からのクロツクが断となつた時点
からクロツク断検出回路でクロツクの断が検出さ
れるまでの間は、出力端子から何も出力されない
状態となつてしまう。
路ではクロツクの断を瞬時に検出することができ
ないものであつた。よつて、かかる従来のクロツ
ク断検出回路を第１図に示すシステムに適用した
場合、現用回線からのクロツクが断となつた時点
からクロツク断検出回路でクロツクの断が検出さ
れるまでの間は、出力端子から何も出力されない
状態となつてしまう。
(d) 発明の目的
本発明は、かかる従来のクロツク断検出回路の
欠点を除去する如く、瞬時にクロツクの断を検出
できるクロツク断検出回路を提供することを目的
とするものである。
欠点を除去する如く、瞬時にクロツクの断を検出
できるクロツク断検出回路を提供することを目的
とするものである。
(e) 発明の構成
本発明はかかる目的を達成するために、クロツ
クを現用回線と予備回線の二系統で供給するシス
テムのクロツク入力断検出回路に於いて、 一方の入力クロツクの立上りを検出する立上り
検出手段と、該一方の入力クロツクの立下りを検
出する立下り検出手段と、該立上り検出手段にて
検出された一方の入力クロツクの立上り時の他方
の該入力クロツクより位相の遅れたクロツクのレ
ベルに応じて所定レベルを出力する立上りレベル
検出手段と、該立下り検出手段にて検出された一
方の入力クロツクの立下り時の他方の該入力クロ
ツクより位相の遅れたクロツクのレベルに応じて
所定レベルを出力する立下りレベル検出手段とを
設け、該立上りレベル検出手段の出力並びに該立
下りレベル検出手段の出力から該入力クロツクの
断を検出することを特徴とするものである。
クを現用回線と予備回線の二系統で供給するシス
テムのクロツク入力断検出回路に於いて、 一方の入力クロツクの立上りを検出する立上り
検出手段と、該一方の入力クロツクの立下りを検
出する立下り検出手段と、該立上り検出手段にて
検出された一方の入力クロツクの立上り時の他方
の該入力クロツクより位相の遅れたクロツクのレ
ベルに応じて所定レベルを出力する立上りレベル
検出手段と、該立下り検出手段にて検出された一
方の入力クロツクの立下り時の他方の該入力クロ
ツクより位相の遅れたクロツクのレベルに応じて
所定レベルを出力する立下りレベル検出手段とを
設け、該立上りレベル検出手段の出力並びに該立
下りレベル検出手段の出力から該入力クロツクの
断を検出することを特徴とするものである。
(f) 発明の実施例
以下、第６図並びに第７図を用いて、本発明の
クロツク断検出回路の一実施例を詳説する。
クロツク断検出回路の一実施例を詳説する。
第６図は、本発明のクロツク断検出回路の一構
成例を示す図である。図において、５は立下り検
出回路、６は立上り検出回路、７は立下りレベル
検出回路、８は立上りレベル検出回路、INV1乃
至INV4はインバータ、FF1乃至FF4はフリツプ
フロツプ、AND1乃至AND3は論理積ゲート、
DL1及びDL2は遅延回路である。尚、入力端子
Ａ、入力端子Ｃ、入力端子Ｂはそれぞれ第１図の
Ａ，Ｃ，Ｂに対応する。
成例を示す図である。図において、５は立下り検
出回路、６は立上り検出回路、７は立下りレベル
検出回路、８は立上りレベル検出回路、INV1乃
至INV4はインバータ、FF1乃至FF4はフリツプ
フロツプ、AND1乃至AND3は論理積ゲート、
DL1及びDL2は遅延回路である。尚、入力端子
Ａ、入力端子Ｃ、入力端子Ｂはそれぞれ第１図の
Ａ，Ｃ，Ｂに対応する。
第７図は第６図の動作説明図である。同図１は
入力端子Ａから入力するクロツク波形、２は入力
端子Ｃから入力するクロツク波形、３乃至１４は
それぞれ第６図のａ点乃至ｌ点における波形、１
５は出力端子Ｂでの波形である。
入力端子Ａから入力するクロツク波形、２は入力
端子Ｃから入力するクロツク波形、３乃至１４は
それぞれ第６図のａ点乃至ｌ点における波形、１
５は出力端子Ｂでの波形である。
かかる第６図に示す回路において、端子Z1並び
に端子Z2には常時高レベルの信号が入力されてい
る。また、入力端子Ａ、入力端子Ｃに入力するク
ロツクは、位相のずれた同一の周波数のクロツク
が入力する。
に端子Z2には常時高レベルの信号が入力されてい
る。また、入力端子Ａ、入力端子Ｃに入力するク
ロツクは、位相のずれた同一の周波数のクロツク
が入力する。
入力端子Ａから入力する第７図１に示すクロツ
クは、第７図３に示すようにインバータINV1に
より反転させられ、フリツプフロツプFF1のクロ
ツクとして入力される。また、この第７図１に示
すクロツクはフリツプフロツプFF2のクロツクと
してクロツク端子CLKに入力される。
クは、第７図３に示すようにインバータINV1に
より反転させられ、フリツプフロツプFF1のクロ
ツクとして入力される。また、この第７図１に示
すクロツクはフリツプフロツプFF2のクロツクと
してクロツク端子CLKに入力される。
また、入力端子Ｃから入力する第７図２に示す
クロツクは、遅延回路DL2に入力し、この遅延回
路DL2から第７図１０に示すように時間Dbだけ
遅れたクロツクとして出力される。この遅延回路
DL2の出力はインバータINV3で反転されて第７
図１１に示すクロツクとして論理積ゲートAND2
に入力される。論理積ゲートAND2では、該イン
バータINV3の出力と入力端子Ｃから入力するク
ロツクとの論理積をとつて第７図１２に示すクロ
ツクをフリツプフロツプFF2のリセツトパルスと
してフリツプフロツプFF2のリセツト端子Ｒに入
力させる。よつて、フリツプフロツプFF2のＱ出
力は第７図５に示すパルスとなる。
クロツクは、遅延回路DL2に入力し、この遅延回
路DL2から第７図１０に示すように時間Dbだけ
遅れたクロツクとして出力される。この遅延回路
DL2の出力はインバータINV3で反転されて第７
図１１に示すクロツクとして論理積ゲートAND2
に入力される。論理積ゲートAND2では、該イン
バータINV3の出力と入力端子Ｃから入力するク
ロツクとの論理積をとつて第７図１２に示すクロ
ツクをフリツプフロツプFF2のリセツトパルスと
してフリツプフロツプFF2のリセツト端子Ｒに入
力させる。よつて、フリツプフロツプFF2のＱ出
力は第７図５に示すパルスとなる。
該FF2のＱの出力である第７図５に示すパルス
は、フリツプフロツプFF４のクロツクとしてフ
リツプフロツプFF4のCLK端子に入力する。よ
つて、フリツプフロツプFF4はＤ端子に入力する
第７図２に示すクロツクをCLK端子に入力する
第７図５のパルスで打ち抜く。よつて、フリツプ
フロツプFF4のＱ出力は第７図１４に示す如き波
形となる。
は、フリツプフロツプFF４のクロツクとしてフ
リツプフロツプFF4のCLK端子に入力する。よ
つて、フリツプフロツプFF4はＤ端子に入力する
第７図２に示すクロツクをCLK端子に入力する
第７図５のパルスで打ち抜く。よつて、フリツプ
フロツプFF4のＱ出力は第７図１４に示す如き波
形となる。
また、入力端子Ｃから入力する第７図２に示す
クロツクはインバータINV4で反転され、第７図
６に示すクロツク波形で論理和ゲートAND1、遅
延回路DL1、フリツプフロツプFF3のＤ端子に入
力される。遅延回路DL1では、該第７図６に示す
クロツクを第７図７に示すように時間Daだけ遅
延させてインバータINV2に出力する。インバー
タINV2では該第７図７に示すクロツクを第７図
８に示すクロツクとして論理和ゲートAND1に出
力する。論理和ゲートAND1では、該インバータ
INV2の出力と該インバータINV4の出力との論
理和をとつて、第７図９に示すクロツクをフリツ
プフロツプFF1のリセツトパルスとしてフリツプ
フロツプFF1のリセツト端子Ｒに入力させる。よ
つて、フリツプフロツプFF1のＱ出力は第７図４
に示すパルスとなる。
クロツクはインバータINV4で反転され、第７図
６に示すクロツク波形で論理和ゲートAND1、遅
延回路DL1、フリツプフロツプFF3のＤ端子に入
力される。遅延回路DL1では、該第７図６に示す
クロツクを第７図７に示すように時間Daだけ遅
延させてインバータINV2に出力する。インバー
タINV2では該第７図７に示すクロツクを第７図
８に示すクロツクとして論理和ゲートAND1に出
力する。論理和ゲートAND1では、該インバータ
INV2の出力と該インバータINV4の出力との論
理和をとつて、第７図９に示すクロツクをフリツ
プフロツプFF1のリセツトパルスとしてフリツプ
フロツプFF1のリセツト端子Ｒに入力させる。よ
つて、フリツプフロツプFF1のＱ出力は第７図４
に示すパルスとなる。
さらに、インバータINV4の出力、すなわち第
７図６に示すクロツクは、フリツプフロツプFF3
のＤ端子に入力される。よつて、フリツプフロツ
プFF3はＤ端子に入力する第７図６に示すクロツ
クを、CLK端子に入力する第７図４のパルスで
打ち抜く。よつて、フリツプフロツプFF3のＱ出
力は第７図１３に示す如き波形となる。
７図６に示すクロツクは、フリツプフロツプFF3
のＤ端子に入力される。よつて、フリツプフロツ
プFF3はＤ端子に入力する第７図６に示すクロツ
クを、CLK端子に入力する第７図４のパルスで
打ち抜く。よつて、フリツプフロツプFF3のＱ出
力は第７図１３に示す如き波形となる。
従つて、上述のフリツプフロツプFF3のＱ出力
並びにフリツプフロツプFF4のＱ出力は論理和ゲ
ートAND3に入力し、該論理和ゲートAND3で論
理和がとられる。よつて、出力端子Ｂからは第７
図１５に示す如きクロツク断検出出力波形が出力
される。
並びにフリツプフロツプFF4のＱ出力は論理和ゲ
ートAND3に入力し、該論理和ゲートAND3で論
理和がとられる。よつて、出力端子Ｂからは第７
図１５に示す如きクロツク断検出出力波形が出力
される。
すなわち、本発明のクロツク断検出回路では、
入力端子Ａから入力するクロツクの立下りを立下
り検出回路５で検出し、該立下り検出回路５にて
検出された入力端子Ａの立下り時の入力端子Ｃか
ら入力したクロツクがＬレベルの時０を出力し、
また、入力端子Ａから入力するクロツクの立上り
を立上り検出回路６で検出し、該立上り検出回路
６にて検出された入力端子Ａの立上り時の入力端
子Ｃから入力したクロツクがＨレベルの時０を出
力する。よつて、該立下り検出手段５並びに該立
上り検出回路６の出力の論理和を論理和ゲート
AND3でとることにより、入力端子Ａから入力す
るクロツクの断が検出される。
入力端子Ａから入力するクロツクの立下りを立下
り検出回路５で検出し、該立下り検出回路５にて
検出された入力端子Ａの立下り時の入力端子Ｃか
ら入力したクロツクがＬレベルの時０を出力し、
また、入力端子Ａから入力するクロツクの立上り
を立上り検出回路６で検出し、該立上り検出回路
６にて検出された入力端子Ａの立上り時の入力端
子Ｃから入力したクロツクがＨレベルの時０を出
力する。よつて、該立下り検出手段５並びに該立
上り検出回路６の出力の論理和を論理和ゲート
AND3でとることにより、入力端子Ａから入力す
るクロツクの断が検出される。
このように、本発明においては、入力端子Ａよ
り入力するクロツクの立上り並びに立下りを検出
し、該立上り及び該立下りの検出された時に入力
端子Ｃから入力したクロツクのレベルによつて入
力クロツクの断を検出しているが、これは該入力
クロツクが低レベルに固定した場合を検出するだ
けでなく、高レベルに固定された場合も検出でき
るのを想定しているためである。
り入力するクロツクの立上り並びに立下りを検出
し、該立上り及び該立下りの検出された時に入力
端子Ｃから入力したクロツクのレベルによつて入
力クロツクの断を検出しているが、これは該入力
クロツクが低レベルに固定した場合を検出するだ
けでなく、高レベルに固定された場合も検出でき
るのを想定しているためである。
尚、ここでは立下り検出回路５、立上り検出回
路６、立下りレベル検出回路７、立上りレベル検
出回路８として、第６図に示す構成のものを用い
て説明したが、上述の動作と同様の動作を行うも
のであれば、上記目的は達成できるものである。
路６、立下りレベル検出回路７、立上りレベル検
出回路８として、第６図に示す構成のものを用い
て説明したが、上述の動作と同様の動作を行うも
のであれば、上記目的は達成できるものである。
(g) 発明の効果
以上、詳細に説明した如く本発明のクロツク断
検出回路によれば、入力クロツクの一周期中の立
上り並びに立下りを検出し、該立上り及び該立下
りの検出時に入力端子Ｃから入力されるクロツク
のレベルを検出することにより、入力クロツクの
断を検出しているため、最小時間で検出できると
いう効果を得ることができる。したがつて、第１
図に示すような現用回線から予備回線に切替える
方式に適用した場合、現用回線から予備回線に切
替えるのを無瞬断で行うことができる。
検出回路によれば、入力クロツクの一周期中の立
上り並びに立下りを検出し、該立上り及び該立下
りの検出時に入力端子Ｃから入力されるクロツク
のレベルを検出することにより、入力クロツクの
断を検出しているため、最小時間で検出できると
いう効果を得ることができる。したがつて、第１
図に示すような現用回線から予備回線に切替える
方式に適用した場合、現用回線から予備回線に切
替えるのを無瞬断で行うことができる。
第１図は現用・予備切替え機能を有する通信方
式を示す図、第２図は従来のクロツク断検出回路
の一構成例を示す図、第３図は第２図の動作説明
図、第４図は従来のクロツク断検出回路の他の実
施例構成図、第５図は第４図の動作説明図、第６
図は本発明のクロツク断検出回路の一構成例を示
す図、第７図は第６図の動作説明図である。 図中、１はクロツク断検出回路、２は切替回
路、３は演算増幅器、４は単安定マルチバイブレ
ータ、５は立下り検出回路、６は立上り検出回
路、７は立下りレベル検出回路、８は立上りレベ
ル検出回路である。
式を示す図、第２図は従来のクロツク断検出回路
の一構成例を示す図、第３図は第２図の動作説明
図、第４図は従来のクロツク断検出回路の他の実
施例構成図、第５図は第４図の動作説明図、第６
図は本発明のクロツク断検出回路の一構成例を示
す図、第７図は第６図の動作説明図である。 図中、１はクロツク断検出回路、２は切替回
路、３は演算増幅器、４は単安定マルチバイブレ
ータ、５は立下り検出回路、６は立上り検出回
路、７は立下りレベル検出回路、８は立上りレベ
ル検出回路である。
Claims (1)
- １ クロツクを現用回線と予備回線の二系統で供
給するシステムのクロツク入力断検出回路に於い
て、一方のクロツクの立上りを検出する立上り検
出手段と、該一方の入力クロツクの立下りを検出
する立下り検出手段と、該立上り検出手段にて検
出された一方の入力クロツクの立上り時の他方の
該入力クロツクより位相の遅れたクロツクのレベ
ルに応じて所定レベルを出力する立上りレベル検
出手段と、該立下り検出手段にて検出された一方
の入力クロツクの立下り時の他方の該入力クロツ
クより位相の遅れたクロツクのレベルに応じて所
定レベルを出力する立下りレベル検出手段とを設
け、該立上りレベル検出手段の出力並びに該立下
りレベル検出手段の出力から該入力クロツクの断
を検出することを特徴とするクロツク断検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112872A JPS594339A (ja) | 1982-06-30 | 1982-06-30 | クロツク断検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112872A JPS594339A (ja) | 1982-06-30 | 1982-06-30 | クロツク断検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594339A JPS594339A (ja) | 1984-01-11 |
| JPH0141055B2 true JPH0141055B2 (ja) | 1989-09-01 |
Family
ID=14597633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112872A Granted JPS594339A (ja) | 1982-06-30 | 1982-06-30 | クロツク断検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594339A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61161054A (ja) * | 1985-01-09 | 1986-07-21 | Nec Corp | 受信信号断検出回路 |
| JP2001330488A (ja) * | 2000-05-19 | 2001-11-30 | Matsushita Electric Ind Co Ltd | ガスメータ制御装置 |
-
1982
- 1982-06-30 JP JP57112872A patent/JPS594339A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS594339A (ja) | 1984-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002135A (ko) | 위상차 검출회로 | |
| US6975145B1 (en) | Glitchless dynamic multiplexer with synchronous and asynchronous controls | |
| US5336939A (en) | Stable internal clock generation for an integrated circuit | |
| EP0598260A1 (en) | High frequency voltage controlled oscillator | |
| KR970018653A (ko) | 클록 발생회로, pll회로와 도체장치 및 클록발생회로의 설계방법 | |
| US5457414A (en) | Power supply loss sensor | |
| US5898336A (en) | Charging pump circuit and a phase-locked loop circuit using the same | |
| KR970049573A (ko) | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 | |
| US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
| CA1176716A (en) | Duty cycle monitor circuit | |
| US4446437A (en) | Pulse monitor circuit | |
| US4467285A (en) | Pulse monitor circuit | |
| JPH073751B2 (ja) | 電流サージ制御集積回路 | |
| JPH0141055B2 (ja) | ||
| EP0225512A1 (en) | Digital free-running clock synchronizer | |
| US4365203A (en) | Multi-frequency clock generator with error-free frequency switching | |
| US3935475A (en) | Two-phase MOS synchronizer | |
| US4308502A (en) | Threshold detection | |
| US5414307A (en) | Power reset circuit | |
| CN110196678B (zh) | 资料储存决定装置 | |
| US4507570A (en) | Resettable one shot circuit having noise rejection | |
| US4783633A (en) | Pulse-edge coincidence detector and use of same for selecting a sampling signal | |
| EP0598259B1 (en) | Frequency range detector | |
| JP3317923B2 (ja) | クロック切替回路 | |
| US4441062A (en) | Missing pulse detector for a synchronous motor drive |