JPH0143454B2 - - Google Patents
Info
- Publication number
- JPH0143454B2 JPH0143454B2 JP54126686A JP12668679A JPH0143454B2 JP H0143454 B2 JPH0143454 B2 JP H0143454B2 JP 54126686 A JP54126686 A JP 54126686A JP 12668679 A JP12668679 A JP 12668679A JP H0143454 B2 JPH0143454 B2 JP H0143454B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- substrate
- compound semiconductor
- gaas
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本願の発明は、GaAs等の化合物半導体の熱処
理方法に関するものである。
理方法に関するものである。
シヨツトキーバリア電界効果トランジスタや
GaAs論理集積回路等のGaAsからなる素子を作
成するに当つて、イオン注入技術を使用すること
は不可欠となつている。しかしながら、ウエハ面
内の均一性及びウエハ間の再現性の良さを特長と
しているイオン注入技術は、―Ｖ族化合物半導
体であるGaAsに関しては未だその目的が達せら
れるに到つていない。これは、GaAs基板の結晶
自体の不安定性、更にはイオン注入後の熱処理の
不安定性によるものである。特に、Crをドープ
した半絶縁性GaAs基板結晶の熱的不安定性は、
イオン注入による伝導層の特性の再現性を著しく
悪化させている。従つて、基板結晶の影響をでき
る限り受けることなく、しかも面内均一性および
再現性の良い熱処理方法が切望されている。
GaAs論理集積回路等のGaAsからなる素子を作
成するに当つて、イオン注入技術を使用すること
は不可欠となつている。しかしながら、ウエハ面
内の均一性及びウエハ間の再現性の良さを特長と
しているイオン注入技術は、―Ｖ族化合物半導
体であるGaAsに関しては未だその目的が達せら
れるに到つていない。これは、GaAs基板の結晶
自体の不安定性、更にはイオン注入後の熱処理の
不安定性によるものである。特に、Crをドープ
した半絶縁性GaAs基板結晶の熱的不安定性は、
イオン注入による伝導層の特性の再現性を著しく
悪化させている。従つて、基板結晶の影響をでき
る限り受けることなく、しかも面内均一性および
再現性の良い熱処理方法が切望されている。
従来、イオン注入後のGaAs基板を高温（800
℃以上）で熱処理するためには、SiO2、Si3N4等
の保護膜を基板表面に成長させることによつて、
高温でのGaAsからのAs又はGaの外部拡散を防
止する必要があつた。しかしながら、このような
方法においても、保護膜のうち或るものはAsの
拡散の障壁とはなるがGaには有効でなく、或い
はその逆であつたりするので、適当な保護膜が存
在しなかつた。仮に、適当な保護膜、例えばプラ
ズマデポジシヨン法によるSi3N4膜を形成できた
としても、保護膜の面内不均一性に問題があつ
て、その不均一性がそのままイオン注入層の熱処
理後の不均一性となつて現われてしまう。また面
内不均一性が比較的良い保護膜が得られたとして
も、成長装置の保守を完全にして同質の保護膜を
常に安定に供給すること自体が容易でない。
℃以上）で熱処理するためには、SiO2、Si3N4等
の保護膜を基板表面に成長させることによつて、
高温でのGaAsからのAs又はGaの外部拡散を防
止する必要があつた。しかしながら、このような
方法においても、保護膜のうち或るものはAsの
拡散の障壁とはなるがGaには有効でなく、或い
はその逆であつたりするので、適当な保護膜が存
在しなかつた。仮に、適当な保護膜、例えばプラ
ズマデポジシヨン法によるSi3N4膜を形成できた
としても、保護膜の面内不均一性に問題があつ
て、その不均一性がそのままイオン注入層の熱処
理後の不均一性となつて現われてしまう。また面
内不均一性が比較的良い保護膜が得られたとして
も、成長装置の保守を完全にして同質の保護膜を
常に安定に供給すること自体が容易でない。
こうした欠点を克服すべく、本出願人は、保護
膜を形成せずにイオン注入後の基板を熱処理する
改良された方法を特願昭53−11605号として既に
提案した。この先願方法によれば、GaAsからの
Asの分解圧以上のAs蒸気分圧を有する雰囲気中
でGaAs基板を熱処理し、基板結晶からのAsの蒸
気を効果的に防止している。この場合、Asの分
圧を得る上でアルシン（AsH3）の熱分解を利用
している。ところが、アルシンは非常に毒性の強
い気体であるから、なるべくならその使用を避け
る方が安全性の面で望ましい。
膜を形成せずにイオン注入後の基板を熱処理する
改良された方法を特願昭53−11605号として既に
提案した。この先願方法によれば、GaAsからの
Asの分解圧以上のAs蒸気分圧を有する雰囲気中
でGaAs基板を熱処理し、基板結晶からのAsの蒸
気を効果的に防止している。この場合、Asの分
圧を得る上でアルシン（AsH3）の熱分解を利用
している。ところが、アルシンは非常に毒性の強
い気体であるから、なるべくならその使用を避け
る方が安全性の面で望ましい。
本願の第１発明は、こうした実情を考慮して、
従来のような保護膜を使用することなくしかも安
全性にも優れた方法を提供するものであつて、
InAsと、熱処理温度における平衡状態において
前記InAsのAs蒸気圧よりも低いAs蒸気圧を有す
る化合物半導体（例えばGaAs）とを、実質的に
気密な空間に配して熱処理することを特徴とする
化合物半導体の熱処理方法に係るものである。
従来のような保護膜を使用することなくしかも安
全性にも優れた方法を提供するものであつて、
InAsと、熱処理温度における平衡状態において
前記InAsのAs蒸気圧よりも低いAs蒸気圧を有す
る化合物半導体（例えばGaAs）とを、実質的に
気密な空間に配して熱処理することを特徴とする
化合物半導体の熱処理方法に係るものである。
また本願の第２発明は、熱処理温度で蒸発する
Ｖ族元素（例えばAs）を有する第１の化合物半
導体（例えばGaAs）と、イオン注入によつて形
成された非晶質領域を有して前記熱処理温度にお
ける平衡状態において前記第１の化合物半導体よ
りも高い前記Ｖ族元素の蒸気圧を有する第２の化
合物半導体（例えば別のGaAs）とを、実質的に
気密な空間に配して熱処理することを特徴とする
化合物半導体の熱処理方法に係るものである。
Ｖ族元素（例えばAs）を有する第１の化合物半
導体（例えばGaAs）と、イオン注入によつて形
成された非晶質領域を有して前記熱処理温度にお
ける平衡状態において前記第１の化合物半導体よ
りも高い前記Ｖ族元素の蒸気圧を有する第２の化
合物半導体（例えば別のGaAs）とを、実質的に
気密な空間に配して熱処理することを特徴とする
化合物半導体の熱処理方法に係るものである。
なお、「実質的に気密な空間に配して」とは、
両方の半導体の基体が互いに密着している場合
や、周辺をGaAs等でシールされた状態で互いに
近接している場合等を示す。
両方の半導体の基体が互いに密着している場合
や、周辺をGaAs等でシールされた状態で互いに
近接している場合等を示す。
以下、本願の発明を実施例に付き詳細に説明す
る。
る。
実施例 １
まず、第１図に示すように、イオン注入された
熱処理されるべきGaAs基板１に対し、この
GaAs基板よりも多量のイオンが注入された
GaAs基板２を密着して配置する。この際、各イ
オン注入面３，４を密着させ、石英サセプタ５上
に基板２，１を順次積重ねる。GaAs基板１には
例えばシリコンがイオン注入されているが、対向
するGaAs基板２には不活性ガス又はGaAs中で
不活性な原子がイオン注入されているのが望まし
い。即ち、両基板１，２のイオン注入面３，４を
密着させながら、GaAsのドーパントとなるよう
なイオンが対向するGaAs基板２に注入されてい
ると、熱処理時に基板２から１側へ必要外に不純
物が導入される危険性があるためである。例え
ば、基板１にはシリコンイオンが１×1012個／cm2
注入されており、基板２にはクリプトンイオンが
１×1016個／cm2注入されている。
熱処理されるべきGaAs基板１に対し、この
GaAs基板よりも多量のイオンが注入された
GaAs基板２を密着して配置する。この際、各イ
オン注入面３，４を密着させ、石英サセプタ５上
に基板２，１を順次積重ねる。GaAs基板１には
例えばシリコンがイオン注入されているが、対向
するGaAs基板２には不活性ガス又はGaAs中で
不活性な原子がイオン注入されているのが望まし
い。即ち、両基板１，２のイオン注入面３，４を
密着させながら、GaAsのドーパントとなるよう
なイオンが対向するGaAs基板２に注入されてい
ると、熱処理時に基板２から１側へ必要外に不純
物が導入される危険性があるためである。例え
ば、基板１にはシリコンイオンが１×1012個／cm2
注入されており、基板２にはクリプトンイオンが
１×1016個／cm2注入されている。
ここで重要なことは、基板２へのイオン注入量
が多いために、基板２の表面では、イオン注入に
よる損傷領域である非晶質領域が基板１と比較し
て多いことである。一般に損傷量、即ち注入量が
多い程、損傷領域からのAsの蒸気圧が高くなる
から、損傷量の多い基板２のAsの蒸気圧は基板
１のものに比べて高くなる。なおこの損傷量は注
入イオンのドーズ量や質量によつて決まるので、
イオンの注入量や種類に応じてAsの蒸気圧をコ
ントロールできるが、一般に基板２のAs蒸気圧
はいくら高くてもよい。
が多いために、基板２の表面では、イオン注入に
よる損傷領域である非晶質領域が基板１と比較し
て多いことである。一般に損傷量、即ち注入量が
多い程、損傷領域からのAsの蒸気圧が高くなる
から、損傷量の多い基板２のAsの蒸気圧は基板
１のものに比べて高くなる。なおこの損傷量は注
入イオンのドーズ量や質量によつて決まるので、
イオンの注入量や種類に応じてAsの蒸気圧をコ
ントロールできるが、一般に基板２のAs蒸気圧
はいくら高くてもよい。
次に、このような状態で950℃以下（通常は800
〜900℃、例えば850℃）で単なる水素気流中にて
熱処理し、アニールを行う。Asの蒸気圧は600℃
以上で得られるから、上記の熱処理温度では
GaAsからAsが蒸発し易くなるが、上述したこと
から基板２のAs蒸発圧が高くなり、これに伴な
つて基板１のAs蒸気圧が低く抑えられる。この
結果、基板１結晶からAsが殆んど放出されるこ
とがなく、基板１の熱的安定性を保持できること
になる。なお両基板１，２の対接面は鏡面にして
おかないと、蒸発したAsが対接面から外部へ流
出し易くなるので望ましくない。
〜900℃、例えば850℃）で単なる水素気流中にて
熱処理し、アニールを行う。Asの蒸気圧は600℃
以上で得られるから、上記の熱処理温度では
GaAsからAsが蒸発し易くなるが、上述したこと
から基板２のAs蒸発圧が高くなり、これに伴な
つて基板１のAs蒸気圧が低く抑えられる。この
結果、基板１結晶からAsが殆んど放出されるこ
とがなく、基板１の熱的安定性を保持できること
になる。なお両基板１，２の対接面は鏡面にして
おかないと、蒸発したAsが対接面から外部へ流
出し易くなるので望ましくない。
基板１にCrをドープして半絶縁性にした場合、
上記の熱処理時にキヤリアが増加し、基板１表面
が熱変成によりＮ型化してしまう。これは、深い
アクセプタとしてのCrが表面側へ抜け出てＮ型
化させるためであると考えられるが、そのＮ型化
によつて表面の導電性が増大するので不都合であ
る。第２図には、熱処理後の表面Ｎ型化層のキヤ
リア濃度を深さに応じてプロツトしたものであ
る。図中、曲線ａは、プラズマデポジシヨン法で
付着させたSi3N4を保護膜として半絶縁性GaAs
基板を850℃、15分間、水素中で熱処理した場合
のデータを示し、また曲線ｂは本実施例に従つて
クリプトンイオンを１×1016個／cm2注入した
GaAs基板を対接させて半絶縁性GaAs基板を熱
処理した場合のデータを示す。これによれば本実
施例の方法で処理すると、熱変成によるキヤリア
濃度が従来法に比べてかなり減少しており、再現
性の良いイオン注入層が安定に得られることが分
る。
上記の熱処理時にキヤリアが増加し、基板１表面
が熱変成によりＮ型化してしまう。これは、深い
アクセプタとしてのCrが表面側へ抜け出てＮ型
化させるためであると考えられるが、そのＮ型化
によつて表面の導電性が増大するので不都合であ
る。第２図には、熱処理後の表面Ｎ型化層のキヤ
リア濃度を深さに応じてプロツトしたものであ
る。図中、曲線ａは、プラズマデポジシヨン法で
付着させたSi3N4を保護膜として半絶縁性GaAs
基板を850℃、15分間、水素中で熱処理した場合
のデータを示し、また曲線ｂは本実施例に従つて
クリプトンイオンを１×1016個／cm2注入した
GaAs基板を対接させて半絶縁性GaAs基板を熱
処理した場合のデータを示す。これによれば本実
施例の方法で処理すると、熱変成によるキヤリア
濃度が従来法に比べてかなり減少しており、再現
性の良いイオン注入層が安定に得られることが分
る。
実施例 ２
この例では、第１図の基板２としてInAs基板
を使用する。InAsの高温でのAs蒸気圧は、
GaAsのAs蒸気圧に比べてアニール温度（800〜
950℃）で約１桁高いことが知られている。従つ
て、このInAs基板を対向基板２として用いると、
基板２の表面にイオン注入によつて損傷を与える
ことなしに、基板２のAs蒸気圧を高くして基板
１からのAsの蒸発を防止できる。このため、実
施例１と違つて対向基板にはイオン注入は必要で
はなく、InAs基板をそのまま使用できる。
を使用する。InAsの高温でのAs蒸気圧は、
GaAsのAs蒸気圧に比べてアニール温度（800〜
950℃）で約１桁高いことが知られている。従つ
て、このInAs基板を対向基板２として用いると、
基板２の表面にイオン注入によつて損傷を与える
ことなしに、基板２のAs蒸気圧を高くして基板
１からのAsの蒸発を防止できる。このため、実
施例１と違つて対向基板にはイオン注入は必要で
はなく、InAs基板をそのまま使用できる。
以上、本願の発明を実施例に基いて述べたが、
上述の実施例は本願の発明の技術的思想により更
に変形が可能である。
上述の実施例は本願の発明の技術的思想により更
に変形が可能である。
例えば対向基板２に注入するイオンは、Kr+以
外にもH+、He+、Ne+等であつてよい。しかし、
既述のように基板２をInAsで構成する場合には
イオン注入は必要ではなく、いずれにしても基板
１に比べてAs蒸気圧が高くなるようにすればよ
い。この意味では、基板２はGaAs、InAs等の
―族化合物に限らず、Asを含む半導体からな
つていればよい。また基板１，２の族又は族
元素は上述したものに限定されないことは勿論で
ある。
外にもH+、He+、Ne+等であつてよい。しかし、
既述のように基板２をInAsで構成する場合には
イオン注入は必要ではなく、いずれにしても基板
１に比べてAs蒸気圧が高くなるようにすればよ
い。この意味では、基板２はGaAs、InAs等の
―族化合物に限らず、Asを含む半導体からな
つていればよい。また基板１，２の族又は族
元素は上述したものに限定されないことは勿論で
ある。
熱処理条件も種々変更でき、例えば水素気流の
代りにN2、Ar等の不活性キヤリアガスを使用可
能である。
代りにN2、Ar等の不活性キヤリアガスを使用可
能である。
また基板１，２を複数組積重ねてもよいし、基
板１，２を垂直又は斜めに配置してもよい。
板１，２を垂直又は斜めに配置してもよい。
なお上述の実施例では両基板１，２を密着させ
たが、両基板を僅かだけ離し、それらの周辺部間
にGaAs等をリング状に配して、内側に微小空間
をシールした状態で熱処理することもできる。こ
の場合も、両基板１，２間に基板２からの高い
As蒸気圧が存在するので、基板１からのAsの蒸
発が効果的に防止される。
たが、両基板を僅かだけ離し、それらの周辺部間
にGaAs等をリング状に配して、内側に微小空間
をシールした状態で熱処理することもできる。こ
の場合も、両基板１，２間に基板２からの高い
As蒸気圧が存在するので、基板１からのAsの蒸
発が効果的に防止される。
上述の様に本願の発明では、熱処理されるべき
化合物半導体に含まれているAs等の族元素の
蒸気圧よりもこの蒸気圧が高い空間内で熱処理を
行つているので、化合物半導体からのAs等の
族元素の蒸発を効果的に防止でき、しかもこのた
めに危険なガスを使用していないから、安全面か
らみて非常に良好である。
化合物半導体に含まれているAs等の族元素の
蒸気圧よりもこの蒸気圧が高い空間内で熱処理を
行つているので、化合物半導体からのAs等の
族元素の蒸発を効果的に防止でき、しかもこのた
めに危険なガスを使用していないから、安全面か
らみて非常に良好である。
しかも従来のように保護膜を形成しなくてもよ
いので、高価な装置を用いることなく高温までの
熱処理が可能となり、また面内均一性及び再現性
の良い処理を行うことができる。
いので、高価な装置を用いることなく高温までの
熱処理が可能となり、また面内均一性及び再現性
の良い処理を行うことができる。
図面は本願の発明の実施例を示すものであつ
て、第１図は半導体基体を熱処理する際の断面
図、第２図は熱処理後のキヤリア濃度の深さ方向
における分布を比較して示すグラフである。 なお図面に用いた符号において、１，２……
GaAs半導体基体、５……石英サセプタ、であ
る。
て、第１図は半導体基体を熱処理する際の断面
図、第２図は熱処理後のキヤリア濃度の深さ方向
における分布を比較して示すグラフである。 なお図面に用いた符号において、１，２……
GaAs半導体基体、５……石英サセプタ、であ
る。
Claims (1)
- 【特許請求の範囲】 １ InAsと、熱処理温度における平衡状態にお
いて前記InAsのAs蒸気圧よりも低いAs蒸気圧を
有する化合物半導体とを、実質的に気密な空間に
配して熱処理することを特徴とする化合物半導体
の熱処理方法。 ２ 前記化合物半導体は不純物がイオン注入され
たものであることを特徴とする特許請求の範囲第
１項に記載の化合物半導体の熱処理方法。 ３ 熱処理温度で蒸発するＶ族元素を有する第１
の化合物半導体と、イオン注入によつて形成され
た非晶質領域を有して前記熱処理温度における平
衡状態において前記第１の化合物半導体よりも高
い前記Ｖ族元素の蒸気圧を有する第２の化合物半
導体とを、実質的に気密な空間に配して熱処理す
ることを特徴とする化合物半導体の熱処理方法。 ４ 前記第１の化合物半導体は不純物がイオン注
入されたものであることを特徴とする特許請求の
範囲第３項に記載の化合物半導体の熱処理方法。 ５ 前記第１及び第２の化合物半導体が―Ｖ族
化合物半導体であることを特徴とする特許請求の
範囲第３項に記載の化合物半導体の熱処理方法。 ６ 前記非晶質領域を形成するための前記イオン
注入による注入イオンのドーズ量と質量とによつ
て前記第２の化合物半導体の前記Ｖ族元素の蒸気
圧を制御することを特徴とする特許請求の範囲第
３項に記載の化合物半導体の熱処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668679A JPS5650520A (en) | 1979-10-01 | 1979-10-01 | Processing method of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12668679A JPS5650520A (en) | 1979-10-01 | 1979-10-01 | Processing method of semiconductor substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5650520A JPS5650520A (en) | 1981-05-07 |
| JPH0143454B2 true JPH0143454B2 (ja) | 1989-09-20 |
Family
ID=14941337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12668679A Granted JPS5650520A (en) | 1979-10-01 | 1979-10-01 | Processing method of semiconductor substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5650520A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6130030A (ja) * | 1984-07-12 | 1986-02-12 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 多元素半導体のアニ−ル方法 |
| US4820651A (en) * | 1985-11-01 | 1989-04-11 | Gte Laboratories Incorporated | Method of treating bodies of III-V compound semiconductor material |
| JPS63248127A (ja) * | 1987-04-02 | 1988-10-14 | Nec Corp | ＩｎＰ基板の熱処理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS492511A (ja) * | 1972-04-20 | 1974-01-10 | ||
| JPS54162451A (en) * | 1978-06-13 | 1979-12-24 | Matsushita Electric Ind Co Ltd | Heat treatment method of compound semiconductor and its heat treatment unit |
-
1979
- 1979-10-01 JP JP12668679A patent/JPS5650520A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5650520A (en) | 1981-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| US6620709B2 (en) | Fabrication of semiconductor materials and devices with controlled electrical conductivity | |
| Chai et al. | Source and elimination of oval defects on GaAs films grown by molecular beam epitaxy | |
| JPS6310573A (ja) | 半導体装置の製造方法 | |
| Kasahara et al. | Capless anneal of ion‐implanted GaAs in controlled arsenic vapor | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| US4246296A (en) | Controlling the properties of native films using selective growth chemistry | |
| US4948751A (en) | Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor | |
| JP7740146B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JPH0143454B2 (ja) | ||
| KR20050015983A (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| US20030151051A1 (en) | High performance active and passive structures based on silicon material grown epitaxially or bonded to silicon carbide substrate | |
| JPS6164126A (ja) | ３−５族化合物半導体の熱処理方法 | |
| Hasegawa et al. | Change of the surface density of the midgap level (EL2 or EL0) in bulk GaAs by heat treatments with various capping | |
| JPS6130030A (ja) | 多元素半導体のアニ−ル方法 | |
| JPH0196923A (ja) | エピタキシャル成長方法 | |
| US20250316481A1 (en) | Substrate including a pre-epitaxial stacking fault expansion-stop layer, devices including the same, and process of manufacture | |
| KR100745312B1 (ko) | 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어 | |
| JPH02239199A (ja) | 半絶縁性ＩｎＰ単結晶の製造方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JPS63158836A (ja) | 半導体素子の製造方法 | |
| Donahue et al. | Low Temperature Silicon Epitaxy Deposited by Very Low Pressure Chemical Vapor Deposition: II. Autodoping | |
| JPS5837691B2 (ja) | 化合物半導体装置の製造方法 | |
| KR0168770B1 (ko) | 조대한 입자구조의 폴리실리콘 박막을 갖는 반도체 소자 제조 방법 |