JPH0145806B2 - - Google Patents

Description

【発明の詳細な説明】

〔発明の技術分野〕 本発明は、たとえば直流モータを正、逆回転駆
動する場合などに用いられる過電流保護回路付き
Ｈスイツチ回路に関する。 〔発明の技術的背景〕 第１図はＨスイツチ回路の原理を説明するため
に示すものであり、電源V_CCとV_EEとの間に出力
トランジスタQ₁，Q₂が直列に接続されると共に
出力トランジスタQ₃，Q₄が直列に接続される。
そして、トランジスタQ₁，Q₂の接続点が第１出
力端子１１となり、トランジスタQ₃，Q₄の接続
点が第２出力端子１２となり、これらの出力端子
１１，１２間に負荷１３が接続される。いま、上
記各トランジスタQ₁〜Q₄の入力電圧をV_io1、
V_io2、V_io3、V_io4で表わし、この電圧の論理レベ
ルのローレベルをＬ、ハイレベルをＨで表わす
と、上記Ｈスイツチ回路の真理値は次表の通りで
ある。

〔背景技術の問題点〕

ところで、Ｈスイツチ回路において、出力トラ
ンジスタに過電流が流れる原因となる出力端子の
短絡には次のモードがある。 (イ) 第１出力端子１１と第２出力端子１２との間
の負荷１３の短絡。 (ロ) 第１出力端子１１または第２出力端子１２の
電源V_EE（通常は接地端）との短絡。 (ハ) 第１出力端子１１または第２出力端子１２の
電源V_CCとの短絡。 このような(イ)〜(ロ)のモードで過電流が流れるト
ランジスタは、 (イ) Q₁→Q₄またはQ₃→Q₂ (ロ) Q₁またはQ₃ (ハ) Q₂またはQ₄ である。すなわち、上記各モードで過電流の流れ
るトランジスタがそれぞれ異つている。したがつ
て、上記モード(イ)〜(ロ)の全てに対してトランジス
タを保護するための回路は一般に複雑なものにな
り、従来は一部のモードのみに対する保護回路し
か実現されていなかつた。 〔発明の目的〕 本発明は上記の事情に鑑みてなされたもので、
出力トランジスタの全てに対して過電流保護が可
能であつて回路構成が比較的簡単な過電流保護回
路付きＨスイツチ回路を提供するものである。 〔発明の概要〕 すなわち本発明は、Ｈスイツチ回路の出力トラ
ンジスタそれぞれのベース・エミツタ間電圧を各
対応して別々の過電流検出用トランジスタにより
検出し、この検出用トランジスタそれぞれの出力
の論理和をとり、この論理和出力に応じて積分回
路の充電動作あるいは放電動作を行なわせ、この
積分回路の動作状態に応じた制御出力を発生し
て、前記出力トランジスタをオフにすると共に積
分回路の動作状態を反転させ、過電流検出動作を
間欠的に繰り返すことを可能としている。このた
め、比較的簡単な構成であり乍ら、出力トランジ
スタのうちのどの１個が過電流状態になつた場合
にも検出でき、しかも消費電力は少なくて済む。 〔発明の実施例〕 以下、図面を参照して本発明の一実施例を詳細
に説明する。第２図において、V_CC1，V_CC2，V_EE
はそれぞれ電源であり、Q₁〜Q₄はそれぞれ前述
したような出力トランジスタであり、それぞれベ
ース・エミツタ間に過電流検出用抵抗R₁₁，R₁₂，
R₂₁，R₂₂，R₃₁，R₃₂，R₄₁，R₄₂が接続されてい
る。また、トランジスタQ₂にはトランジスタ
Q₂′がダーリントン接続されており、トランジス
タQ₄にはトランジスタQ₄′がダーリントン接続さ
れている。上記トランジスタQ₂′のベースには第
２の入力トランジスタQ₁₂のコレクタ出力が駆動
入力として供給されるもので、この入力トランジ
スタQ₁₂はベースが抵抗R₂₃を介して第２の電圧
入力端子２に接続され、エミツタが電源V_EE（接
地端）に接続され、コレクタがバイアス電流源用
のトランジスタQ₃₂を介して電源V_CC1に接続され
ている。 一方、第１の入力トランジスタQ₁₁は、ベース
が抵抗R₁₃を介して第１の電圧入力端子１に接続
され、エミツタが接地され、コレクタがバイアス
電流源用のトランジスタQ₃₁を介して電源V_CC1に
接続されている。また、上記第１の入力トランジ
スタQ₁₁のコレクタ出力は、カレントミラーを構
成するトランジスタQ₅₁，Q₅₂，Q₅₃，Q₅₄，Q₅₅，
Q₅₆および抵抗R₅₁，R₅₂，R₅₃よりなるQ₁駆動回
路５０を介して、前記出力トランジスタQ₁のベ
ースに供給されている。 上記と同様に、第３の入力トランジスタQ₁₃
は、ベースが抵抗R₃₃を介して第３の電圧入力端
子３に接続され、エミツタが接続され、コレクタ
がバイアス電流源用のトランジスタQ₃₃を介して
電源V_CC1に接続されている。また、上記第３の入
力トランジスタQ₁₃のコレクタ出力は、カレント
ミラーを構成するトランジスタQ₆₁，Q₆₂，Q₆₃，
Q₆₄，Q₆₅，Q₆₆および抵抗R₆₁，R₆₂，R₆₃よりな
るQ₃駆動回路６０を介して前記出力トランジス
タQ₃のベースに供給されている。 そして、第４の入力トランジスタQ₁₄は、ベー
スが抵抗R₄₃を介して第４の電圧入力端子４が接
続され、エミツタが接続され、コレクタがバイア
ス電流源用のトランジスタQ₃₄を介して電源V_CC1
に接続されており、上記トランジスタQ₁₄のコレ
クタ出力は前記トランジスタQ₄′のベースに駆動
入力として供給されている。 一方、前記抵抗R₁₁の過大電圧降下を検出する
ために、この抵抗R₁₁の両端にトランジスタQ₁₅
のエミツタおよびベースが接続され、このトラン
ジスタQ₁₅のコレクタは抵抗R₁₅およびR₁₆を順に
介して接地されている。そして、この抵抗R₁₅，
R₁₆の接続点にベースが接続され、エミツタが接
続され、コレクタが過電流検出線２０に接続され
る第１の検出用トランジスタQ₂₁が設けられてい
る。 上記と同様に、前記抵抗R₃₁の過大電圧降下を
検出するために、この抵抗R₃₁の両端にトランジ
スタQ₁₆のエミツタおよびベースが接続され、こ
のトランジスタQ₁₆のコレクタは抵抗R₃₅および
R₃₆を順に介して接地されている。そして、この
抵抗R₃₅，R₃₆の接続点にベースが接続され、エ
ミツタが接地され、コレクタが過電流検出線２０
に接続される第３の検出用トランジスタQ₂₃が設
けられている。 これに対して、前記抵抗R₂₂の過大電圧降下を
検出するために、抵抗R₂₁，R₂₂の接続点にベー
スが接続され、エミツタが接続され、コレクタが
過電流検出線２０に接続される第２の検出用トラ
ンジスタQ₂₂が設けられている。 上記と同様に、前記抵抗R₄₂の過大電圧降下を
検出するため、抵抗R₄₁，R₄₂の接続点にベース
が接続され、エミツタが接続され、コレクタが過
電流検出線２０に接続される第４の検出用トラン
ジスタQ₂₄が設けられている。 一方、積分回路７０において、トランジスタ
Q₇₁はベースが前記過電流検出線２０に接続され
ると共に抵抗R₇₁を介して電源V_CC1に接続され、
そのコレクタがトランジスタQ₇₂のベースおよび
電流源用トランジスタQ₇₃のコレクタに接続され
ている。上記トランジスタQ₇₂は、コレクタが電
源V_CC1に接続され、エミツタがトランジスタQ₇₄
のベースおよびトランジスタQ₇₅のコレクタに接
続されると共にコンデンサＣを介して接地されて
いる。上記トランジスタQ₁₇のエミツタはベース
と共に接地され、前記トランジスタQ₇₄のエミツ
タは電流源用トランジスタQ₇₆のコレクタに接続
されている。この電流源用トランジスタQ₇₆は、
エミツタが抵抗R₇₂を介して接地され、ベースが
前記電流源用トランジスタQ₇₃のベースと共にた
とえば0.7Vのバイアス電源V_B1に接続され、この
トランジスタQ₇₃のエミツタは抵抗R₇₃を介して
接地されている。そして、前記トランジスタQ₇₄
のコレクタは、エミツタおよびベースが電源V_CC1
に接続されたトランジスタQ₇₇のコレクタに接続
されている。 さらに、バイアス電流源回路８０において、ト
ランジスタQ₈₁のベースは前記トランジスタQ₇₇
のコレクタに接続されている。そして、上記トラ
ンジスタQ₈₁と共に等価PNPトランジスタを形成
するようにトランジスタQ₈₂が接続されている。
すなわち、トランジスタQ₈₁はエミツタが電源
V_CC1に接続され、コレクタがトランジスタQ₈₂の
ベースに接続され、このトランジスタQ₈₂は、コ
レクタが電流V_CC1に接続され、ベースとエミツタ
との間に抵抗R₈₁が接続されている。そして、上
記トランジスタQ₈₂のエミツタはトランジスタ
Q₈₃のエミツタおよび電流源用トランジスタQ₈₄
のコレクタに接続されている。この電流源用トラ
ンジスタQ₈₄のベースはたとえば1.2Vのバイアス
電源V_B2に接続され、エミツタは抵抗R₈₂を介し
て接地されている。そして、前記トランジスタ
Q₈₃は、ベースおよびコレクタが一括接続され、
さらにトランジスタQ₈₅のベースおよびトランジ
スタQ₈₆のコレクタに接続されている。このトラ
ンジスタQ₈₆は、エミツタが抵抗R₈₃を介して電
源V_CC1に接続され、ベースが抵抗R₈₄およばR₈₅の
接続点に接続されている。上記抵抗R₈₄の他端は
電源V_CC1に接続され、前記抵抗R₈₅の他端は前記
トランジスタQ₈₅のエミツタに接続され、このト
ランジスタQ₈₅コレクタは接続されている。そし
て、前記抵抗R₈₄およばR₈₅の接続点は前記バイ
アス電流源用のトランジスタQ₃₁，Q₃₂，Q₃₃およ
びQ₃₄の各ベースに接続されている。 なお、前記電源V_CC1はロジツク回路用であり、
電源V_CC2は出力トランジスタ用であつて第１図の
V_CCに相当し、通常V_CC2＞V_CC1である。また、上
記過電流保護回路付きＨスイツチ回路はたとえば
集積回路化されており、その出力端子１１，１２
間に負荷１３が接続されて使用される。 次に、第２図の動作を第３図を参照して説明す
る。いま、たとえば第１、第４の入力端子１，４
の入力電圧V_io1、V_io4が“Ｌ”レベル、第２、第
３の入力端子２，３の入力電圧V_io2，V_io3が
“Ｈ”レベルであるとする。このとき、第１の入
力トランジスタQ₁₁はオフ、Q₁駆動回路５０のト
ランジスタQ₅₆はオンになり、出力トランジスタ
Q₁はオン駆動される。同様に第４入力トランジ
スタQ₁₄はオフになり、出力トランジスタQ₄′，
Q₄はトランジスタQ₃₄によりオン駆動される。こ
れに対して第２の入力トランジスタQ₁₂はオンに
なり、出力トランジスタQ₂′，Q₂はオフになる。
同様に第３の入力トランジスタQ₁₃はオンにな
り、Q₃駆動回路６０のトランジスタQ₆₆がオフに
なるので出力トランジスタQ₃はオフになる。し
たがつて、このとき負荷回路１３にはトランジス
タQ₁からQ₄に向う方向に電流が流れる。上記と
は逆に入力電圧V_io1、V_io4が“Ｈ”レベル、V_io2、
V_io3が“Ｌ”レベルのときには、上記動作に準じ
て出力トランジスタQ₁，Q₄がオフ、Q₂，Q₃がオ
ンになり、負荷回路１３にはトランジスタQ₃か
らQ₂に向う方向に電流が流れる。 ところで、いま何らかの理由により出力トラン
ジスタQ₁〜Q₄のうちの１個に短絡電流（たとえ
ば1A程度）が流れると、このトランジスタのベ
ース・エミツタ間電圧V_BEは1V程度（集積化され
たトランジスタの場合）の値になり、小信号トラ
ンジスタのV_BE（約0.7V）よりも大きくなる。し
たがつて、この場合には抵抗R₁₁，R₁₂，R₂₁，
R₂₂，R₃₁，R₃₂，R₄₁，R₄₂のどれかで上記大きな
V_BEが検出され、トランジスタQ₁₅，Q₂₁，Q₂₂，
Q₁₆，Q₂₃，Q₂₄のどれかがオンになる。このた
め、積分回路７０においては、トランジスタQ₇₁
がオンになつてトランジスタQ₇₂もオンになり、
コンデンサＣが急速に充電され始め、トランジス
タQ₇₄のベース電圧は第３図に示すようにほば電
源V_CC1の電圧まで急速に上昇する。このとき、ト
ランジスタQ₇₄はトランジスタQ₇₂によりオン駆
動される。したがつて、電流源回路８０において
はトランジスタQ₈₁，Q₈₂はオン、トランジスタ
Q₈₅，Q₈₆はオフであり、抵抗R₈₄，R₈₅の接続点
からの出力電圧が上昇し、電流源トランジスタ
Q₃₁〜Q₃₄がオフになつており、出力トランジス
タQ₁〜Q₄はオフのままで過電流禁止状態となる。
そして、過電流検出用トランジスタQ₂₁〜Q₂₄は
オフになり、積分回路７０のトランジスタQ₇₁，
Q₇₂はオフになり、コンデンサＣの充電電荷はト
ランジスタQ₇₄のベース電流として徐々に放電し
始める。ここで、トランジスタQ₇₆の電流をたと
えば約10μAとすると、トランジスタQ₇₄のエミツ
タ接地電流増幅率βを約100としてそのベース電
流I_Bは約0.1μAである。ここで、集積回路化され
たコンデンサＣの容量をたとえば10pF、コンデ
ンサＣの充電電圧V₀（≒V_CC1）をたとえば10Vと
した場合に、コンデンサの端子電圧が0Vになる
までの放電時間Ｔを求めると、 Ｔ＝Ｃ×V₀／I_B＝10pF×10V／0.1μA＝１ｍｓ である。なお、このようにゆつくりとトランジス
タQ₇₄のベース電圧が下降している間はトランジ
スタQ₇₄はオンであり、前述したように電流源回
路８０の出力電圧は上昇しており、出力トランジ
スタQ₁〜Q₄は過電流禁止状態になつている。 やがてコンデンサＣの放電が終了してトランジ
スタQ₇₄がオフになると、電流源回路８０におい
てはトランジスタQ₈₁，Q₈₂はオフ、トランジス
タQ₈₅，Q₈₆は能動状態になり、出力電圧は所定
値まで低下し、電流源トランジスタQ₃₁〜Q₃₄は
能動状態になる。したがつて、このとき既に過電
流の原因が消滅していれば、正常な動作に復帰し
て将来予測される過電流の発生を検出すべく待機
状態になるが、依然として過電流の原因が継続し
ていれば、再度前述したような検出動作を間欠的
に繰り返すようになる。 上述したような回路において、過電流検出期間
（コンデンサＣの充電期間）T′に比べて過電流禁
止期間（コンデンサＣの放電期間）Ｔが充分長い
ので、出力トランジスタQ₁〜Q₄の破壊が防止さ
れ、またその電力消費は少ないので、集積回路の
発熱は殆んど問題とならなくなる。 ここで、出力トランジスタQ₁〜Q₄のうちの短
絡したトランジスタの電流のピーク値I_pが1A、
充電期間T′が10μs、放電期間Ｔが１ｍｓの場合
の平均電流I_aを求めると I_a＝I_p／T′＋Ｔ＝1A／0.01＋１＝10ｍＡとなる。 なお、積分回路７０の動作状態に応じた出力に
よつて少なくとも出力トランジスタQ₁〜Q₄をオ
フ状態に制御する必要があるが、上記出力によつ
て過電流検出用トランジスタQ₂₁〜Q₂₄をオフに
することに代えて要は積分回路７０の動作状態を
反転させればよい。 すなわち、本発明の過電流保護回路付きＨスイ
ツチ回路は、出力トランジスタそれぞれのベー
ス・エミツタ間電圧を各対応して別々の過電流検
出用トランジスタにより検出し、この過電流検出
用トランジスタそれぞれの出力の論理和出力に応
じて積分回路の充放電動作を制御し、この積分回
路の充放電動作状態に応じた制御出力を発生し
て、出力トランジスタをオフにすると共に積分回
路の動作状態を反転させることによつて、過電流
検出動作を間欠的に行なうことを可能としたもの
であり、比較的に簡単な構成である。 第４図は本発明の他の実施例を示すものであ
り、第２図の回路と比べて基本的構成は同じであ
るが部分的に構成が簡略化されているだけである
ので、第４図中第２図と同一部分には同一符号
を、また対応部分には同一符号に′を付している。
すなわち５０′はQ₁駆動回路、６０′はQ₃駆動回
路、７０′は積分回路、８０′はバイアス電流源回
路である。なお積分回路７０′においてI₁，I₂は
バイアス電流源であり、またバイアス電流源回路
８０′においてI₃はバイアス電流源である。 〔発明の効果〕 本発明の過電流保護回路付きＨスイツチ回路に
よれば、比較的に簡単な構成でありながら出力ト
ランジスタのどれか１個が短絡等により過電流状
態になつたときに直ちに検出して過電流を禁止
し、この検出期間に比べて充分長い期間にわたつ
て過電流禁止状態を継続したのち再び過電流の検
出もしくは正常な復帰状態になるので、発熱が少
なく、復帰動作のための操作が不要であつて取扱
いが簡便であり、モータ回動回路等に実用上支障
なく適用できる。

【図面の簡単な説明】

第１図はＨスイツチ回路の基本的構成を示す回
路図、第２図は本発明に係る過電流保護回路付き
Ｈスイツチ回路の一実施例を示す回路図、第３図
は第２図の動作説明のために示す波形図、第４図
は本発明の他の実施例を示す回路図である。 Q₁〜Q₄……出力トランジスタ、Q₁₁〜Q₁₄……
入力トランジスタ、Q₂₁〜Q₂₄……過電流検出用
トランジスタ、７０……積分回路、８０……バイ
アス電流源回路。

Claims (1)

【特許請求の範囲】
1. １ ４種の入力電圧により各対応してスイツチ状
   態が制御される４個の出力トランジスタと、これ
   らの出力トランジスタそれぞれのベース・エミツ
   タ間電圧により各対応して制御され過電流状態の
   出力トランジスタを検出する過電流検出用トラン
   ジスタと、これらの過電流検出用トランジスタそ
   れぞれの検出出力の論理和をとる回路と、この回
   路の出力に応じて充電あるいは放電の動作状態に
   制御される積分回路と、この積分回路の動作状態
   に応じた出力を発生し前記出力トランジスタをオ
   フ状態に制御すると共に積分回路の動作状態を反
   転させるように制御する回路とを具備することを
   特徴とする過電流保護回路付きＨスイツチ回路。