JPH0146889B2 - - Google Patents
Info
- Publication number
- JPH0146889B2 JPH0146889B2 JP16708783A JP16708783A JPH0146889B2 JP H0146889 B2 JPH0146889 B2 JP H0146889B2 JP 16708783 A JP16708783 A JP 16708783A JP 16708783 A JP16708783 A JP 16708783A JP H0146889 B2 JPH0146889 B2 JP H0146889B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- jump
- microprogram
- stack file
- multiway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 15
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はデータ処理装置におけるマイクロプロ
グラム制御装置に関し、特に条件付きマルチウエ
イジヤンプの制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a microprogram control device in a data processing device, and more particularly to a conditional multiway jump control method.
(従来技術)
マイクロプログラム制御方式を採用したプロセ
サにおいて、マイクロプログラム制御方式として
マルチウエイジヤンプは広く採用されてきた。さ
らに、マルチウエイジヤンプ方式の一つとして、
ある条件が成立した場合にマルチウエイジヤンプ
を実行するという方式、すなわち、条件付きマル
チウエイジヤンプは、マイクロプログラム制御シ
ーケンスとして一般に採用されてきている。条件
付きマルチウエイジヤンプを実行する場合に上記
条件が成立していないならばある場合には条件の
成立を待合わせる動作が必要である。(Prior Art) Multiway jump has been widely adopted as a microprogram control method in processors that employ a microprogram control method. Furthermore, as one of the multi-way jump methods,
A method of executing a multiway jump when a certain condition is met, that is, a conditional multiway jump, has been generally adopted as a microprogram control sequence. When executing a conditional multiway jump, if the above conditions are not met, it is necessary to wait for the conditions to be met.
従来から、この待合せ動作のために、マルチウ
エイジヤンプ条件の一つとして上記ジヤンプ成立
条件を入れておき、さらにジヤンプ先アドレスの
一つを上記条件が成立しない場合のアドレスに割
当て、そのアドレス先で再度上記条件付きマルチ
ウエイジヤンプを実行することによつて待合わせ
るという方式がよく採用されてきた。この方式で
は、マルチウエイジヤンプの1アドレスを条件の
不成立に割当てているため、本来のマルチジヤン
プ先アドレスが一つ減ることになる。したがつ
て、必要なジヤンプ方向の数がジヤンプ先可変ア
ドレスの数に等しい場合には、待合わせ動作を実
現するため、可変アドレスビツト数を増加させる
か、あるいはマイクロプログラムステツプを増加
させるなどの措置が必要になるといつた欠点があ
つた。 Conventionally, for this waiting operation, the above jump establishment condition is included as one of the multiway jump conditions, and one of the jump destination addresses is assigned to the address when the above condition is not satisfied, and the jump is executed at that address destination. A method of waiting by executing the conditional multi-way jump again has been often adopted. In this method, one multi-jump address is assigned to the failure of the condition, so the number of original multi-jump destination addresses is reduced by one. Therefore, if the required number of jump directions is equal to the number of jump destination variable addresses, take measures such as increasing the number of variable address bits or increasing the number of microprogram steps in order to realize the waiting operation. There was a drawback when it became necessary.
他方、マイクロプログラム制御方式の一つとし
て、マイクロプログラムのサブルーチンを呼出し
て、再び戻すという方式が一般に採用されてい
る。このような制御にはスタツクフアイルを設
け、サブルーチンを呼出したアドレスの次のアド
レスをスタツクフアイルに格納し、戻し動作のと
きに上記アドレスを取出すという方式が一般に採
用されている。このように、マイクロプログラム
制御方式のプロセサでは、通常、シーケンス制御
回路にスタツクフアイルを備えているのが一般で
ある。 On the other hand, as one of the microprogram control methods, a method is generally adopted in which a subroutine of a microprogram is called and then returned again. For such control, a system is generally adopted in which a stack file is provided, the address next to the address that called the subroutine is stored in the stack file, and the above address is retrieved at the time of return operation. As described above, microprogram control type processors generally include a stack file in the sequence control circuit.
(発明の目的)
本発明の目的は、条件付きマルチウエイジヤン
プの待合せ機能を、シーケンス制御手段に具備し
ているサブルーチンの実行のためのスタツクフア
イルを利用して実現することにより上記欠点を除
去し、簡便で経済的な条件付きマルチウエイジヤ
ンプの待合せ機能を有するマイクロプログラム制
御装置を提供することにある。(Object of the Invention) An object of the present invention is to eliminate the above-mentioned drawbacks by realizing a conditional multiway jump queuing function using a stack file for executing subroutines provided in the sequence control means. Another object of the present invention is to provide a microprogram control device having a simple and economical conditional multi-way jump queuing function.
(発明の構成)
本発明によるマイクロプログラム制御装置は、
マイクロプログラム制御方式によるプロセサのシ
ーケンス制御手段にサブルーチンを実行するため
の戻りアドレスを格納し、マルチウエイジヤンプ
方式の一つとして特定の条件が成立した時にのみ
条件付きマルチウエイジヤンプを行うことができ
るものであつて、アドレス生成手段と、スタツク
フアイルと、マルチプレクサと、条件に応じてポ
ツプアツプを行うための手段とを具備して構成し
たものである。(Structure of the Invention) A microprogram control device according to the present invention includes:
A return address for executing a subroutine is stored in the sequence control means of a processor based on a microprogram control method, and a conditional multiway jump can be performed only when a specific condition is met as one of the multiway jump methods. It is constructed by comprising address generation means, a stack file, a multiplexer, and means for performing pop-up according to conditions.
アドレス生成手段は、マイクロプログラムにし
たがつて、アドレスを生成するものである。 The address generation means generates addresses according to the microprogram.
スタツクフアイルは、サブルーチンを実行した
ときに使用するための戻りアドレスを格納するた
めのものであり、シーケンス制御手段の内部に具
備したものである。 The stack file is for storing a return address to be used when a subroutine is executed, and is provided inside the sequence control means.
マルチプレクサは、条件付きマルチウエイジヤ
ンプが実行される条件の成立を検出し、上記条件
が成立していない場合にはマイクロプログラムの
アドレスをアドレス生成手段の側よりスタツクフ
アイルの側に切換えるためのものである。 The multiplexer is for detecting the establishment of a condition for executing a conditional multiway jump, and for switching the microprogram address from the address generation means side to the stack file side if the above condition is not satisfied. It is.
条件に応じてポツプアツプを行うための手段
は、マルチプレクサによる切換え動作によりスタ
ツクフアイルよりマイクロプログラムアドレスが
読出された場合には、スタツクフアイルのポツプ
アツプは行わず、戻り動作のためにスタツクフア
イルの内容が選択された場合には戻り動作の終了
時にポツプアツプを行うためのものであり、アド
レスインクレメント手段と、マイクロプログラム
レジスタと、スタツクフアイル制御手段とを含ん
で構成したものである。 The means for performing pop-up according to conditions is that when a microprogram address is read from a stack file by a switching operation by a multiplexer, the stack file is not popped up, but the stack file is opened for a return operation. This is for pop-up at the end of the return operation when the content is selected, and is constructed to include address increment means, a microprogram register, and stack file control means.
(実施例)
次に本発明によるマイクロプログラム制御装置
について図面を参照して詳細に説明する。(Embodiment) Next, a microprogram control device according to the present invention will be described in detail with reference to the drawings.
第1図において、1はマルチプレクサ、2はマ
ルチプレクサ制御手段、3は、スタツクフアイル
制御手段、4はスタツクフアイル、5はアドレス
生成手段、6はマイクロプログラム制御レジス
タ、7はアドレスインクレメント手段、8は制御
記憶、9はマイクロ命令レジスタ、11は次アド
レス信号線、12はメモリアドレス信号線であ
る。 In FIG. 1, 1 is a multiplexer, 2 is a multiplexer control means, 3 is a stack file control means, 4 is a stack file, 5 is an address generation means, 6 is a microprogram control register, 7 is an address increment means, 8 is a control memory, 9 is a microinstruction register, 11 is a next address signal line, and 12 is a memory address signal line.
第1図に示す本発明の条件付きマルチウエイジ
ヤンプの待合せ方式では、スタツクフアイル4の
先頭にあらかじめ特定のアドレスSを格納してお
き、サブルーチンを実行した場合には必ず制御を
アドレスSに戻す。そこで、ポツプアツプを行う
ことにより、スタツクフアイル4の切段に格納さ
れたアドレスSが出力されているようにする。こ
の状態のもとで、条件付きマルチウエイジヤンプ
のマイクロ命令がマイクロ命令レジスタ9に格納
されて実行に移ると、条件付きマルチウエイジヤ
ンプを実行する条件が成立しているか否かを検出
し、条件が成立していなければマイクロプログラ
ムアドレスをアドレス生成手段5の側よりスタツ
クフアイル4の側に切換える。 In the conditional multiway jump waiting method of the present invention shown in FIG. 1, a specific address S is stored in advance at the beginning of the stack file 4, and control is always returned to address S when a subroutine is executed. . Therefore, by performing a pop-up, the address S stored in the section of the stack file 4 is outputted. Under this state, when the conditional multiway jump microinstruction is stored in the microinstruction register 9 and executed, it is detected whether the condition for executing the conditional multiway jump is satisfied, and the conditional multiway jump is detected. If this is not true, the microprogram address is switched from the address generation means 5 side to the stack file 4 side.
第2図は、第1図の動作を示すタイミングチヤ
ートを示す図である。次に、第2図を参照しなが
ら第1図の動作を詳細に説明する。 FIG. 2 is a timing chart showing the operation of FIG. 1. Next, the operation shown in FIG. 1 will be explained in detail with reference to FIG.
マイクロ命令レジスタ9の内容の一部を入力と
し、マイクロ命令読出しアドレスを生成するため
のアドレス生成手段5により発生したアドレス信
号は信号線11に送出され、マルチプレクサ2に
入力される。マルチプレクサ2には上記のスタツ
クフアイル4の内容とマイクロプログラム制御レ
ジスタ6の、内容とが入力される。 An address signal generated by address generation means 5 for generating a microinstruction read address using part of the contents of microinstruction register 9 as input is sent to signal line 11 and input to multiplexer 2 . The contents of the stack file 4 and the contents of the microprogram control register 6 are input to the multiplexer 2.
上記において、マイクロプログラム制御レジス
タ6の内容に関しては、本発明には関係しないの
で省略する。 In the above, the contents of the microprogram control register 6 are omitted because they are not related to the present invention.
マルチプレクサ2により選択され、信号線12
に出力されたマイクロ命令読出しアドレスは、マ
イクロプログラムを格納している制御手段8のメ
モリアドレス信号線12に入力される。また、制
御記憶8より読出されたマイクロ命令は、マイク
ロ命令レジスタ9に入力される。第2図におい
て、S−1,b,c,a,x,sなどはそれぞれ
制御記憶8の読出しアドレス情報であり、信号線
12上におけるものであつて、マイクロプログラ
ムにしたがつて変化する。信号線12上の読出し
アドレス情報にしたがつて制御記憶8より読出さ
れたマイクロ命令は、マイクロ命令レジスタ9に
取込まれる。第2図において、JSR,b′,b′,
OPJ,x′などはそれぞれ取込まれたマイクロ命令
を示す記号である。 Selected by multiplexer 2, signal line 12
The microinstruction read address outputted to is input to the memory address signal line 12 of the control means 8 storing the microprogram. Further, the microinstruction read from the control memory 8 is input to the microinstruction register 9. In FIG. 2, S-1, b, c, a, x, s, etc. are read address information of the control memory 8, on the signal line 12, and change according to the microprogram. The microinstruction read from the control memory 8 according to the read address information on the signal line 12 is taken into the microinstruction register 9. In Figure 2, JSR, b′, b′,
OPJ, x', etc. are symbols each indicating the imported microinstruction.
次に第2図のタイミングチヤートにおける
()の部分について詳細に説明する。マイクロ
命令アドレスの(S−1)番地にはサブルーチン
を呼出すためのマイクロ命令JSRを格納し、アド
レスS番地には条件付きマルチウエイジヤンプ命
令OPJを格納しておく、図示してないプロセサは
初期設定時の(S−1)番地のマイクロ命令JSR
を実行するものである。アドレス生成手段5によ
り生成されたアドレス(S−1)が選択され、メ
モリアドレス信号線12にアドレス情報が出力さ
れると(S−1)番地に対応するマイクロ命令
JSRが制御記憶8より読出される。一方、メモリ
アドレス信号線12上のアドレス情報はアドレス
インクレメント手段7にも入力される。アドレス
インクレメント手段7は信号線12上のアドレス
情報を1だけ増分する機能を有し、これによつて
入力されたアドレス番地(S−1)は1だけ増分
され、増分されたアドレスSはマイクロプログラ
ム制御レジスタ6の入力となる。マイクロ命令レ
ジスタ9にマイクロ命令JSRが取込まれるに伴つ
て、アドレスSがマイクロプログラム制御レジス
タ6に取込まれる。マイクロ命令レジスタ9に取
込まれたサブルーチンを呼出すためのサブルーチ
ンコール実行命令JSRが実行されると、マイクロ
プログラム制御レジスタ6の出力となるアドレス
番地Sがスタツクフアイル4に格納される。これ
をプツシユダウンという。そこで、メモリアドレ
ス信号線12には、アドレス生成手段5により生
成されたサブルーチンプログラムの先頭アドレス
bが選択されて出力される。このサブルーチンプ
ログラムにより戻り動作が行われるわけである。
すなわち、この場合にはポツプアツプ動作を行わ
ず、スタツクフアイル4に格納されたアドレスS
をスタツクフアイル4におけるスタツクの切段に
残したままにしておく。 Next, the portion () in the timing chart of FIG. 2 will be explained in detail. A microinstruction JSR for calling a subroutine is stored at the microinstruction address (S-1), and a conditional multiway jump instruction OPJ is stored at the address S. Processors not shown are initialized. Microinstruction JSR at address (S-1)
It is intended to carry out the following. When the address (S-1) generated by the address generation means 5 is selected and the address information is output to the memory address signal line 12, the microinstruction corresponding to the address (S-1)
JSR is read from control memory 8. On the other hand, the address information on the memory address signal line 12 is also input to the address increment means 7. The address increment means 7 has a function of incrementing the address information on the signal line 12 by 1, whereby the input address address (S-1) is incremented by 1, and the incremented address S is It becomes an input to the program control register 6. As the microinstruction JSR is loaded into the microinstruction register 9, the address S is loaded into the microprogram control register 6. When the subroutine call execution instruction JSR for calling the subroutine loaded in the microinstruction register 9 is executed, the address S serving as the output of the microprogram control register 6 is stored in the stack file 4. This is called push down. Therefore, the start address b of the subroutine program generated by the address generation means 5 is selected and output to the memory address signal line 12. This subroutine program performs the return operation.
That is, in this case, no pop-up operation is performed, and the address S stored in the stack file 4 is
is left in the stack notch in stack file 4.
次に第2図のタイミングチヤート()、()
の部分を使用して行う条件付きマルチウエイジヤ
ンプの待合せ方式を説明する。第2図において、
タイミングチヤート()、()ではa番地に格
納されている条件付きマルチウエイジヤンプ命令
をマイクロプログラムが実行する状況を示してい
る。 Next, the timing chart in Figure 2 (), ()
We will explain the conditional multiway jump queuing method using this section. In Figure 2,
Timing charts () and () show a situation in which a microprogram executes a conditional multiway jump instruction stored at address a.
()の場合には、まずメモリアドレス信号線
12にa番地が読出され、制御記憶8に格納され
た条件付きマルチウエイジヤンプマイクロ命令
OPJがマイクロ命令レジスタ9に取込まれる。次
にこの命令を実行しようとするときにジヤンプ実
行成立条件がpが“高”の状態であれば、アドレ
ス生成手段5により発生したマルチウエイジヤン
プに相当するアドレスxがマルチプレクサ2によ
り選択され、アドレスxがメモリアドレス信号線
12に出力され、アドレスxに対応するマイクロ
命令x′が制御記憶8より読出されてマイクロ命令
レジスタ9に取込まれて実行される。 In the case of (), address a is first read out to the memory address signal line 12, and the conditional multiway jump microinstruction stored in the control memory 8 is read out.
OPJ is taken into the microinstruction register 9. Next, when this instruction is to be executed, if the jump execution establishment condition is p is "high", the address x corresponding to the multiway jump generated by the address generation means 5 is selected by the multiplexer 2, and the address x is output to the memory address signal line 12, and the microinstruction x' corresponding to the address x is read from the control memory 8, taken into the microinstruction register 9, and executed.
一方、タイミングチヤート()の場合には、
まずメモリアドレス信号線12にa番地が読出さ
れ、制御記憶8に格納された条件付きマルチウエ
イジヤンプマイクロ命令OPJがマイクロ命令レジ
スタ9に取込まれる。この命令OPJを実行しよう
とするときには、条件pが“低”の状態であるの
で、マルチプレクサ2はアドレス生成手段5の側
ではなく、スタツクフアイル4の側を選択して出
力し、アドレスSがメモリアドレス信号線12に
出力される。アドレスS番地には、あらかじめ
OPJ命令を格納してあるので、再び命令OPJが制
御記憶8より読出され、マイクロ命令レジスタ9
に取込まれる。命令OPJを実行するときに、条件
pが“低”の状態であれば、マルチプレクサ2は
スタツクフアイル4の側を選択し続けるので、p
が“低”の状態の期間中、命令OPJはマイクロ命
令レジスタ9に取込まれ、繰返して実行されるこ
とになる。このとき、マルチプレクサ2はスタツ
クフアイル4の側を選択しているが、スタツクフ
アイル4のポツプアツプ動作は行わない。条件p
が“高”の状態になると、アドレス生成手段5に
よつて発生したマルチウエイジヤンプアドレスx
が選択され、メモリアドレス信号線12に出力さ
れる。そこで、xに対応するマイクロ命令x′が制
御記憶8より続出され、マイクロ命令レジスタ9
に取込まれて実行される。 On the other hand, in the case of timing chart (),
First, address a is read onto the memory address signal line 12, and the conditional multiway jump microinstruction OPJ stored in the control memory 8 is taken into the microinstruction register 9. When attempting to execute this instruction OPJ, since the condition p is "low", the multiplexer 2 selects and outputs the stack file 4 side instead of the address generation means 5 side, and the address S is It is output to the memory address signal line 12. In advance, the address S is
Since the OPJ instruction has been stored, the instruction OPJ is read out from the control memory 8 again and is stored in the microinstruction register 9.
be taken into account. When executing instruction OPJ, if condition p is "low", multiplexer 2 continues to select stack file 4, so p
While OPJ is in the "low" state, the instruction OPJ is taken into the microinstruction register 9 and is repeatedly executed. At this time, the multiplexer 2 selects the stack file 4 side, but does not perform the pop-up operation of the stack file 4. condition p
When x becomes “high”, the multiway jump address x generated by the address generation means 5
is selected and output to the memory address signal line 12. Therefore, the microinstruction x' corresponding to x is successively issued from the control memory 8, and the microinstruction register 9
is imported and executed.
(発明の効果)
本発明は以上説明したように、シーケンス制御
手段に備えられているサブルーチンを実行するた
めのスタツクフアイルを条件付きマルチウエイジ
ヤンプの待合せ機能として利用することにより、
簡便で、経済的な条件付きマルチウエイジヤンプ
の待合せ方式を実現できるという効果を有する。(Effects of the Invention) As described above, the present invention utilizes a stack file for executing a subroutine provided in the sequence control means as a conditional multiway jump waiting function.
This has the effect of realizing a simple and economical conditional multi-way jump waiting system.
第1図は、本発明によるマイクロプログラム制
御装置のブロツク構成を示す図、第2図は第1図
の装置の動作を説明するためのタイミングチヤー
トである。
1……マルチプレクサ制御手段、2……マイク
ロ命令アドレス選択手段、3……スタツクフアイ
ル制御手段、4……スタツクフアイル、5……ア
ドレス生成手段、6……マイクロプログラム制御
レジスタ、7……アドレスインクレメント手段、
8……制御記憶、9……マイクロ命令レジスタ、
11,12……信号線。
FIG. 1 is a diagram showing a block configuration of a microprogram control device according to the present invention, and FIG. 2 is a timing chart for explaining the operation of the device shown in FIG. DESCRIPTION OF SYMBOLS 1... Multiplexer control means, 2... Microinstruction address selection means, 3... Stack file control means, 4... Stack file, 5... Address generation means, 6... Microprogram control register, 7... address increment means;
8...control memory, 9...microinstruction register,
11, 12...Signal line.
Claims (1)
ののシーケンス制御手段にサブルーチンを実行す
るための戻りアドレスを格納し、マルチウエイジ
ヤンプ方式の一つとして特定の条件が成立したと
きに条件付きマルチウエイジヤンプを行うことが
できるマイクロプログラム制御装置において、前
記マイクロプログラムにしたがつてアドレスを生
成するためのアドレス生成手段と、サブルーチン
を実行したときに使用するための戻りアドレスを
格納するためのスタツクフアイルと、前記条件付
きマルチウエイジヤンプが実行される条件の成立
を検出し、前記条件が成立していない場合には前
記マイクロプログラムのアドレスを前記アドレス
生成手段の側より前記スタツクフアイルの側に切
換えるためのマルチプレクサと、前記マルチプレ
クサによる切換え動作により前記スタツクフアイ
ルより前記マイクロプログラムのアドレスが読出
された場合には前記スタツクフアイルのポツプア
ツプを行わず、戻り動作のためにスタツクフアイ
ルの内容が選択された場合には戻り動作の終了時
にポツプアツプを行うための手段とを具備して構
成したことを特徴とするマイクロプログラム制御
装置。1 A return address for executing a subroutine is stored in the sequence control means of a processor using a microprogram control method, and a conditional multiway jump can be performed when a specific condition is met as one of the multiway jump methods. A microprogram control device capable of generating an address according to the microprogram, a stack file for storing a return address for use when executing a subroutine, and a multiplexer for detecting the establishment of a condition for executing a multiway jump, and for switching the address of the microprogram from the address generation means side to the stack file side if the condition is not satisfied; When the address of the microprogram is read from the stack file by the switching operation by the multiplexer, the stack file is not popped up, and when the contents of the stack file are selected for a return operation, the stack file is not popped up. 1. A microprogram control device comprising: means for pop-up at the end of a return operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16708783A JPS6059439A (en) | 1983-09-09 | 1983-09-09 | Microprogram controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16708783A JPS6059439A (en) | 1983-09-09 | 1983-09-09 | Microprogram controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059439A JPS6059439A (en) | 1985-04-05 |
| JPH0146889B2 true JPH0146889B2 (en) | 1989-10-11 |
Family
ID=15843171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16708783A Granted JPS6059439A (en) | 1983-09-09 | 1983-09-09 | Microprogram controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059439A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01163486A (en) * | 1987-09-09 | 1989-06-27 | Kobe Steel Ltd | Slide valve type screw compressor |
-
1983
- 1983-09-09 JP JP16708783A patent/JPS6059439A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6059439A (en) | 1985-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| US7080239B2 (en) | Loop control circuit and loop control method | |
| JP3237858B2 (en) | Arithmetic unit | |
| US5499348A (en) | Digital processor capable of concurrently executing external memory access and internal instructions | |
| JPH0146889B2 (en) | ||
| KR100188374B1 (en) | Processing unit | |
| JPH01286030A (en) | Information processor | |
| EP0700005B1 (en) | Vector data bypass mechanism for vector computer | |
| JPS62151940A (en) | Register save/restore method | |
| EP0332849B1 (en) | Sequence controller for controlling next operating state with a short delay | |
| JPS60250438A (en) | Information processor | |
| JPH06149569A (en) | Register number changing device | |
| JP2506591B2 (en) | Auxiliary processor | |
| JPS58169247A (en) | High-speed instruction reading system | |
| JPS6113258B2 (en) | ||
| JPS6020245A (en) | Instruction control circuit of data processor | |
| JPH0561660B2 (en) | ||
| JPH0353322A (en) | Information processor | |
| JPS63298634A (en) | Information processor | |
| JPS5958550A (en) | Instruction fetch trap control system | |
| JPS5935239A (en) | Microprogram control system | |
| JPH02217924A (en) | Store processing method of data processing device | |
| JPS62248043A (en) | Memory switching circuit for fetching microcomputer instruction | |
| JPH11282676A (en) | Arithmetic processing method and microprocessor device | |
| JPS6024642A (en) | Microprogram controlling system |