JPH0147807B2 - - Google Patents
Info
- Publication number
- JPH0147807B2 JPH0147807B2 JP16759182A JP16759182A JPH0147807B2 JP H0147807 B2 JPH0147807 B2 JP H0147807B2 JP 16759182 A JP16759182 A JP 16759182A JP 16759182 A JP16759182 A JP 16759182A JP H0147807 B2 JPH0147807 B2 JP H0147807B2
- Authority
- JP
- Japan
- Prior art keywords
- fet
- bias
- bias resistor
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005669 field effect Effects 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using bucking or boosting DC sources
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、外部接続端子間のインピーダンスを
独立に可変制御することのできる電子負荷装置に
関するものである。
独立に可変制御することのできる電子負荷装置に
関するものである。
例えば太陽電池の出力特性の測定においては、
当該太陽電池に太陽光を照射して起電力を発生せ
しめた状態において、当該太陽電池の出力端子間
に負荷を接続し、この負荷のインピーダンスを
種々異なる値に変えて、その各値に対応する、電
圧・電流値を測定して電圧・電流特性を求めるこ
とが行なわれている。そして太陽光の照度は気象
条件によつて大きく変わるため上述の測定は短時
間の間で迅速に行なわなければならず、このため
負荷としてはそのインピーダンスを短時間の間に
種々の値に変化せしめることができるようなもの
が必要とされ、斯かる要請に答える負荷として電
子負荷装置が用いられている。
当該太陽電池に太陽光を照射して起電力を発生せ
しめた状態において、当該太陽電池の出力端子間
に負荷を接続し、この負荷のインピーダンスを
種々異なる値に変えて、その各値に対応する、電
圧・電流値を測定して電圧・電流特性を求めるこ
とが行なわれている。そして太陽光の照度は気象
条件によつて大きく変わるため上述の測定は短時
間の間で迅速に行なわなければならず、このため
負荷としてはそのインピーダンスを短時間の間に
種々の値に変化せしめることができるようなもの
が必要とされ、斯かる要請に答える負荷として電
子負荷装置が用いられている。
従来の電子負荷装置の一例においては第１図に
示すように、例えばMOS型の電界効果トランジ
スタ（以下単に「FET」と記す。）１のソースＳ
側にバイアス抵抗２より成る自己バイアス回路を
接続した当該FET１の多数（図示の例では５個）
を並列に接続して電界効果トランジスタ並列回路
（以下単に「FET並列回路」と記す。）３を形成
し、このFET並列回路３における各FET１のゲ
ートＧ側をゲート電圧制御機構４のゲート電圧供
給端子４１に接続し、前記FET並列回路３にお
ける各バイアス抵抗２側をゲート電圧制御機構４
のアース端子４２に接続する。そしてFET並列
回路３における各FET１のドレインＤ側を一方
の外部接続端子５に接続すると共にバイアス抵抗
２側を電流検出器６を介して他方の外部接続端子
７に接続し、電流検出器８を外部接続端子５，７
間に接続して構成されている。そして外部接続端
子５と外部接続端子７にはそれぞれ測定に係る例
えば太陽電池の出力端子の各々が接続される。
示すように、例えばMOS型の電界効果トランジ
スタ（以下単に「FET」と記す。）１のソースＳ
側にバイアス抵抗２より成る自己バイアス回路を
接続した当該FET１の多数（図示の例では５個）
を並列に接続して電界効果トランジスタ並列回路
（以下単に「FET並列回路」と記す。）３を形成
し、このFET並列回路３における各FET１のゲ
ートＧ側をゲート電圧制御機構４のゲート電圧供
給端子４１に接続し、前記FET並列回路３にお
ける各バイアス抵抗２側をゲート電圧制御機構４
のアース端子４２に接続する。そしてFET並列
回路３における各FET１のドレインＤ側を一方
の外部接続端子５に接続すると共にバイアス抵抗
２側を電流検出器６を介して他方の外部接続端子
７に接続し、電流検出器８を外部接続端子５，７
間に接続して構成されている。そして外部接続端
子５と外部接続端子７にはそれぞれ測定に係る例
えば太陽電池の出力端子の各々が接続される。
ところでFETの各々は通常同一規格の素子で
あつても必ずしも同一特性を示すとは限らず、例
えば第２図において曲線M1、M2及びM3で示す
ように素子毎に特性の相違いわゆるバラツキがあ
つて、これは低電流領域において著しいものであ
る。即ち、ゲート・ソース間電圧VGSが例えばV1
のときには、曲線M1、M2及びM3で示される各
FETの動作点がQ1、Q2及びQ3となり、ソース電
流ISのバラツキの大きさは△ISとなり、このバラ
ツキはソース電流ISの小さい領域にいくに従つて
大きなものとなる。
あつても必ずしも同一特性を示すとは限らず、例
えば第２図において曲線M1、M2及びM3で示す
ように素子毎に特性の相違いわゆるバラツキがあ
つて、これは低電流領域において著しいものであ
る。即ち、ゲート・ソース間電圧VGSが例えばV1
のときには、曲線M1、M2及びM3で示される各
FETの動作点がQ1、Q2及びQ3となり、ソース電
流ISのバラツキの大きさは△ISとなり、このバラ
ツキはソース電流ISの小さい領域にいくに従つて
大きなものとなる。
このようなことから、外部接続端子５，７間に
流すことのできる電流値を大きくするために
FETを多数並列に接続して動作をせしめる場合
には、上述のバラツキが原因となつて特定の
FETに絶対最大定格値以上の過大電流が流れて
当該FETが破壊されるおそれがあり、これを防
止するために各FETのソース側には第１図に示
したようにバイアス抵抗２を接続して、このバイ
アス抵抗２による電圧降下をゲート・ソース間の
補償バイアス電圧として利用することにより、曲
線M1、M2及びM3で示される各FETの動作点を
Q1′、Q2′、Q3′に変化せしめて各FETの動作点に
おけるソース電流ISのバラツキを△IS′に小さく抑
制するようにしている。そしてこのソース電流IS
のバラツキを小さくするためには、バイアス抵抗
２の抵抗値の大きさにより定められる動作曲線Ｐ
の傾斜角を小さくすればよく、そのためには、バ
イアス抵抗２の抵抗値を大きくすればよい。
流すことのできる電流値を大きくするために
FETを多数並列に接続して動作をせしめる場合
には、上述のバラツキが原因となつて特定の
FETに絶対最大定格値以上の過大電流が流れて
当該FETが破壊されるおそれがあり、これを防
止するために各FETのソース側には第１図に示
したようにバイアス抵抗２を接続して、このバイ
アス抵抗２による電圧降下をゲート・ソース間の
補償バイアス電圧として利用することにより、曲
線M1、M2及びM3で示される各FETの動作点を
Q1′、Q2′、Q3′に変化せしめて各FETの動作点に
おけるソース電流ISのバラツキを△IS′に小さく抑
制するようにしている。そしてこのソース電流IS
のバラツキを小さくするためには、バイアス抵抗
２の抵抗値の大きさにより定められる動作曲線Ｐ
の傾斜角を小さくすればよく、そのためには、バ
イアス抵抗２の抵抗値を大きくすればよい。
しかしながら、バイアス抵抗２による電圧降下
の大きさはゲート電圧制御機構４により各FET
１のゲートに加えられるゲート電圧より小さくな
ければ各FET１は動作しないから、バイアス抵
抗２の抵抗値を大きなものとすると、流すことの
できるソース電流ISが小さなものとなり、結局外
部接続端子５，７間に流すことのできる電流値の
許容幅が小さくなる欠点があり、測定対象物が太
陽電池である場合には、種々の電圧・電流特性の
ものがあり、広範囲の電流値許容幅を必要とする
ため一個の電子負荷装置では種々の太陽電池の電
圧電流特性を測定することができない。一方、外
部接続端子５，７間に流し得る電流値を大きくす
るために、並列に接続するFETの数を多くして
FETの１個当たりに流すソース電流ISを小さく分
割した上でバイアス抵抗２の抵抗値を大きくして
バラツキを小さくすることも考えられるが、この
ような手段では必要なFETの数が相当に多くな
るので製造コストの点からみると得策ではない。
の大きさはゲート電圧制御機構４により各FET
１のゲートに加えられるゲート電圧より小さくな
ければ各FET１は動作しないから、バイアス抵
抗２の抵抗値を大きなものとすると、流すことの
できるソース電流ISが小さなものとなり、結局外
部接続端子５，７間に流すことのできる電流値の
許容幅が小さくなる欠点があり、測定対象物が太
陽電池である場合には、種々の電圧・電流特性の
ものがあり、広範囲の電流値許容幅を必要とする
ため一個の電子負荷装置では種々の太陽電池の電
圧電流特性を測定することができない。一方、外
部接続端子５，７間に流し得る電流値を大きくす
るために、並列に接続するFETの数を多くして
FETの１個当たりに流すソース電流ISを小さく分
割した上でバイアス抵抗２の抵抗値を大きくして
バラツキを小さくすることも考えられるが、この
ような手段では必要なFETの数が相当に多くな
るので製造コストの点からみると得策ではない。
本発明は以上の如き欠点を除き、各FETに流
れるソース電流の差を小さくすることができると
共に、各FETを安定に動作せしめながら外部接
続端子間に流すことのできる電流値の許容幅を大
きくすることができる電子負荷装置を提供するこ
とを目的とし、その特徴とするところはそのソー
ス側に自己バイアス回路を設けた電界効果トラン
ジスタの多数を並列に接続した電界効果トランジ
スタ並列回路と、この電界効果トランジスタ並列
回路のゲート側に接続した当該ゲート側に与える
電圧を制御するゲート電圧制御機構と、前記電界
効果トランジスタ並列回路の自己バイアス回路側
及びドレイン側にそれぞれ接続した一対の外部接
続端子とを具えて成り、前記電界効果トランジス
タ並列回路における各々の自己バイアス回路は、
バイアス抵抗と、このバイアス抵抗に並列に接続
した、ソース電流に対して定電圧特性を有する定
電圧特性素子とにより成る点にある。
れるソース電流の差を小さくすることができると
共に、各FETを安定に動作せしめながら外部接
続端子間に流すことのできる電流値の許容幅を大
きくすることができる電子負荷装置を提供するこ
とを目的とし、その特徴とするところはそのソー
ス側に自己バイアス回路を設けた電界効果トラン
ジスタの多数を並列に接続した電界効果トランジ
スタ並列回路と、この電界効果トランジスタ並列
回路のゲート側に接続した当該ゲート側に与える
電圧を制御するゲート電圧制御機構と、前記電界
効果トランジスタ並列回路の自己バイアス回路側
及びドレイン側にそれぞれ接続した一対の外部接
続端子とを具えて成り、前記電界効果トランジス
タ並列回路における各々の自己バイアス回路は、
バイアス抵抗と、このバイアス抵抗に並列に接続
した、ソース電流に対して定電圧特性を有する定
電圧特性素子とにより成る点にある。
以下図面によつて本発明の一実施例を説明す
る。
る。
第３図は本発明の一実施例の構成を示すブロツ
ク回路図であつて、第１図において示した符号と
同一符号を付したものは同一のものを表わし、そ
の説明は省略する。この例においては、FET並
列回路３においてソース電流ISの順方向電流に対
して定電圧特性を有する定電圧特性素子例えばソ
ース電流ISの順方向電流に対して順方向となるよ
う多数（例えば４個）直列に接続したダイオード
群９を、各FET１のソースＳ側に接続したバイ
アス抵抗２に並列に接続し、そしてこれらバイア
ス抵抗２及びダイオード群９の並列接続体に直列
に補助バイアス抵抗２１を接続して自己バイアス
回路を構成する。
ク回路図であつて、第１図において示した符号と
同一符号を付したものは同一のものを表わし、そ
の説明は省略する。この例においては、FET並
列回路３においてソース電流ISの順方向電流に対
して定電圧特性を有する定電圧特性素子例えばソ
ース電流ISの順方向電流に対して順方向となるよ
う多数（例えば４個）直列に接続したダイオード
群９を、各FET１のソースＳ側に接続したバイ
アス抵抗２に並列に接続し、そしてこれらバイア
ス抵抗２及びダイオード群９の並列接続体に直列
に補助バイアス抵抗２１を接続して自己バイアス
回路を構成する。
ここでバイアス抵抗２の抵抗値は比較的大きな
ものとされ、ダイオード群９の定電圧特性を示す
ようになる境界の電流値の大きさは、バイアス抵
抗２により電圧降下がゲート電圧制御機構４より
各FET１のゲートＧに与えられるゲート電圧よ
り小さくなるような範囲とされ、補助バイアス抵
抗２１の抵抗値は、バイアス抵抗２の抵抗値より
も相当に小さいものとする。
ものとされ、ダイオード群９の定電圧特性を示す
ようになる境界の電流値の大きさは、バイアス抵
抗２により電圧降下がゲート電圧制御機構４より
各FET１のゲートＧに与えられるゲート電圧よ
り小さくなるような範囲とされ、補助バイアス抵
抗２１の抵抗値は、バイアス抵抗２の抵抗値より
も相当に小さいものとする。
上記構成によれば、外部接続端子５，７間に例
えば太陽電池を接続して当該太陽電池の電圧・電
流特性を測定する場合において、ゲート電圧制御
機構４により各FET１のゲートＧに与える電圧
を変化せしめることによりソース電流ISを制御し
て、このとき外部接続端子５，７間の電圧値及び
この間に流れる電流値をそれぞれ電流検出器８及
び電流検出器６により検出して電圧・電流特性を
得るが、各FET１のソースＳ側に接続した自己
バイアス回路において、バイアス抵抗２と並列
に、ソース電流ISに対して定電圧特性を有するダ
イオード群９を接続しているため、ゲート電圧制
御機構４により各FET１のゲートＧ側に与える
ゲート電圧が小さいときにはソース電流ISも小さ
く、このソース電流ISがダイオード群９の定電圧
特性を示すようになる境界の電流値よりもさらに
小さいときには、高抵抗値のバイアス抵抗２によ
る電圧降下が実質上のバイアス電圧となつてこの
バイアス電圧の大きさだけゲート・ソース間の実
際の電圧は小さくなりこれによつて各FET１の
動作点が変化して各FET１に流れるソース電流IS
の差が小さくなり、特定の素子に電流が集中して
流れることを防止することができ、その後ゲート
電圧制御機構４によつてゲートＧに与える電圧を
大きくしていくと、ソース電流ISが大きくなり、
これがダイオード群９における前記境界の電流値
を越えるようになると、ダイオード群９の定電圧
作用により、バイアス抵抗２による電圧降下は一
定値に維持されるため、ソース電流ISがさらに増
加してもバイアス抵抗２による電圧降下の増大を
抑制せしめることができて各FET１を安定に動
作せしめることができる。そして補助バイアス抵
抗２１を設けておくことにより、ソース電流ISが
大電流領域に近づくに従つて、それまでその電圧
効果が小さいためにほとんど無視することができ
た補助バイアス抵抗２１による電圧効果が、次第
に大きくなつて実質上のバイアス電圧として寄与
するようになり、このときにはこの補助バイアス
抵抗２１による電圧効果によつて各FET１の動
作点が定められることとなり、これにより各
FET１に流れるソース電流ISのバラツキが小さく
抑制され、この電流領域においても各FET１を
安定に動作せしめることができる。
えば太陽電池を接続して当該太陽電池の電圧・電
流特性を測定する場合において、ゲート電圧制御
機構４により各FET１のゲートＧに与える電圧
を変化せしめることによりソース電流ISを制御し
て、このとき外部接続端子５，７間の電圧値及び
この間に流れる電流値をそれぞれ電流検出器８及
び電流検出器６により検出して電圧・電流特性を
得るが、各FET１のソースＳ側に接続した自己
バイアス回路において、バイアス抵抗２と並列
に、ソース電流ISに対して定電圧特性を有するダ
イオード群９を接続しているため、ゲート電圧制
御機構４により各FET１のゲートＧ側に与える
ゲート電圧が小さいときにはソース電流ISも小さ
く、このソース電流ISがダイオード群９の定電圧
特性を示すようになる境界の電流値よりもさらに
小さいときには、高抵抗値のバイアス抵抗２によ
る電圧降下が実質上のバイアス電圧となつてこの
バイアス電圧の大きさだけゲート・ソース間の実
際の電圧は小さくなりこれによつて各FET１の
動作点が変化して各FET１に流れるソース電流IS
の差が小さくなり、特定の素子に電流が集中して
流れることを防止することができ、その後ゲート
電圧制御機構４によつてゲートＧに与える電圧を
大きくしていくと、ソース電流ISが大きくなり、
これがダイオード群９における前記境界の電流値
を越えるようになると、ダイオード群９の定電圧
作用により、バイアス抵抗２による電圧降下は一
定値に維持されるため、ソース電流ISがさらに増
加してもバイアス抵抗２による電圧降下の増大を
抑制せしめることができて各FET１を安定に動
作せしめることができる。そして補助バイアス抵
抗２１を設けておくことにより、ソース電流ISが
大電流領域に近づくに従つて、それまでその電圧
効果が小さいためにほとんど無視することができ
た補助バイアス抵抗２１による電圧効果が、次第
に大きくなつて実質上のバイアス電圧として寄与
するようになり、このときにはこの補助バイアス
抵抗２１による電圧効果によつて各FET１の動
作点が定められることとなり、これにより各
FET１に流れるソース電流ISのバラツキが小さく
抑制され、この電流領域においても各FET１を
安定に動作せしめることができる。
ところでソース電流ISが大電流の場合には第２
図で既に示したように、各FET１のバラツキが
小さいものであるため、特定のFET１に電流が
集中して流れることはないのでFET１が破壊さ
れる現象は殆ど生じない。
図で既に示したように、各FET１のバラツキが
小さいものであるため、特定のFET１に電流が
集中して流れることはないのでFET１が破壊さ
れる現象は殆ど生じない。
このように、同一の装置において各FET１に
流れるソース電流ISを、各FET１を安定に動作せ
しめながら小電流から大電流に至るまで広範囲に
変えることができるので、結局、外部接続端子
５，７に接続し得る測定対象物の電流値の許容幅
が大きくなり、測定可能な測定対象物の選択範囲
が大きくなる。
流れるソース電流ISを、各FET１を安定に動作せ
しめながら小電流から大電流に至るまで広範囲に
変えることができるので、結局、外部接続端子
５，７に接続し得る測定対象物の電流値の許容幅
が大きくなり、測定可能な測定対象物の選択範囲
が大きくなる。
以上において、各FET１の自己バイアス回路
における定電圧特性素子としては、定電圧ダイオ
ードを用いることもでき、この場合にはソース電
流ISに対して逆方向となるように接続すればよ
い。そして測定対象物が太陽電池である場合に
は、太陽電池は通常４〜32A程度の出力電流及び
45〜350V程度の出力電圧があるため、FET並列
回路３を構成するFET１の数は約40個ぐらい必
要とされる。
における定電圧特性素子としては、定電圧ダイオ
ードを用いることもでき、この場合にはソース電
流ISに対して逆方向となるように接続すればよ
い。そして測定対象物が太陽電池である場合に
は、太陽電池は通常４〜32A程度の出力電流及び
45〜350V程度の出力電圧があるため、FET並列
回路３を構成するFET１の数は約40個ぐらい必
要とされる。
以上のように本発明電子負荷装置は、そのソー
ス側に自己バイアス回路を設けた電界効果トラン
ジスタの多数を並列に接続した電界効果トランジ
スタ並列回路と、この電界効果トランジスタ並列
回路のゲート側に接続した当該ゲート側に与える
電圧を制御するゲート電圧制御機構と、前記電界
効果トランジスタ並列回路の自己バイアス回路側
及びドレイン側にそれぞれ接続した一対の外部接
続端子とを具えて成り、前記電界効果トランジス
タ並列回路における各々の自己バイアス回路は、
バイアス抵抗と、このバイアス抵抗に並列に接続
した、ソース電流に対して定電圧特性を有する定
電圧特性素子とより成ることを特徴とする構成で
あるから、各FETに流れるソース電流の差を小
さくすることができると共に、各FETを安定に
動作せしめながら外部接続端子間に流すことので
きる電流値の許容幅を大きくすることができる。
ス側に自己バイアス回路を設けた電界効果トラン
ジスタの多数を並列に接続した電界効果トランジ
スタ並列回路と、この電界効果トランジスタ並列
回路のゲート側に接続した当該ゲート側に与える
電圧を制御するゲート電圧制御機構と、前記電界
効果トランジスタ並列回路の自己バイアス回路側
及びドレイン側にそれぞれ接続した一対の外部接
続端子とを具えて成り、前記電界効果トランジス
タ並列回路における各々の自己バイアス回路は、
バイアス抵抗と、このバイアス抵抗に並列に接続
した、ソース電流に対して定電圧特性を有する定
電圧特性素子とより成ることを特徴とする構成で
あるから、各FETに流れるソース電流の差を小
さくすることができると共に、各FETを安定に
動作せしめながら外部接続端子間に流すことので
きる電流値の許容幅を大きくすることができる。
第１図は従来装置の一例を示す説明用ブロツク
回路図、第２図は電界効果トランジスタの特性の
バラツキを説明する特性曲線図、第３図は本発明
の一実施例を示す説明用ブロツク回路図である。 １……電界効果トランジスタ、２……バイアス
抵抗、３……電界効果トランジスタ並列回路、４
……ゲート電圧制御機構、５，７……外部接続端
子、６……電流検出器、８……電圧検出器、９…
…ダイオード群、２１……補助バイアス抵抗。
回路図、第２図は電界効果トランジスタの特性の
バラツキを説明する特性曲線図、第３図は本発明
の一実施例を示す説明用ブロツク回路図である。 １……電界効果トランジスタ、２……バイアス
抵抗、３……電界効果トランジスタ並列回路、４
……ゲート電圧制御機構、５，７……外部接続端
子、６……電流検出器、８……電圧検出器、９…
…ダイオード群、２１……補助バイアス抵抗。
Claims (1)
- 【特許請求の範囲】 １ そのソース側に自己バイアス回路を設けた電
界効果トランジスタの多数を並列に接続した電界
効果トランジスタ並列回路と、この電界効果トラ
ンジスタ並列回路のゲート側に接続した当該ゲー
ト側に与える電圧を制御するゲート電圧制御機構
と、前記電界効果トランジスタ並列回路の自己バ
イアス回路側及びドレイン側にそれぞれ接続した
一対の外部接続端子とを具えて成り、前記電界効
果トランジスタ並列回路における各々の自己バイ
アス回路は、バイアス抵抗と、このバイアス抵抗
に並列に接続した、ソース電流に対して定電圧特
性を有する定電圧特性素子とより成ることを特徴
とする電子負荷装置。 ２ 前記自己バイアス回路は、前記バイアス抵抗
と前記定電圧特性素子の並列回路にさらに直列に
補助バイアス抵抗を付加して成ることを特徴とす
る特許請求の範囲第１項記載の電子負荷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16759182A JPS5957313A (ja) | 1982-09-28 | 1982-09-28 | 電子負荷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16759182A JPS5957313A (ja) | 1982-09-28 | 1982-09-28 | 電子負荷装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5957313A JPS5957313A (ja) | 1984-04-02 |
| JPH0147807B2 true JPH0147807B2 (ja) | 1989-10-17 |
Family
ID=15852593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16759182A Granted JPS5957313A (ja) | 1982-09-28 | 1982-09-28 | 電子負荷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5957313A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5016425B2 (ja) * | 2007-09-20 | 2012-09-05 | 本田技研工業株式会社 | 電気回路 |
| JP2009098885A (ja) * | 2007-10-16 | 2009-05-07 | National Institute For Materials Science | 電力供給回路、電源装置および磁場発生装置 |
| JP2009098888A (ja) * | 2007-10-16 | 2009-05-07 | National Institute For Materials Science | 電力供給回路、電源装置および磁場発生装置 |
| JP5136144B2 (ja) * | 2008-03-21 | 2013-02-06 | 株式会社デンソー | 負荷電流供給回路 |
-
1982
- 1982-09-28 JP JP16759182A patent/JPS5957313A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5957313A (ja) | 1984-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4553084A (en) | Current sensing circuit | |
| JP2689708B2 (ja) | バイアス電流制御回路 | |
| US5955915A (en) | Circuit for limiting the current in a power transistor | |
| US4618779A (en) | System for parallel power supplies | |
| US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
| US11300985B2 (en) | Voltage regulator | |
| US3984780A (en) | CMOS voltage controlled current source | |
| JPH07113861B2 (ja) | 半導体素子の状態検出及び保護回路とそれを用いたインバータ回路 | |
| JPS62502441A (ja) | 半導体デバイスを介する短絡電流の調整可能な制御を与える方法および回路 | |
| US11249501B2 (en) | Voltage regulator | |
| US20070014065A1 (en) | Inverted circuit overcurrent protection device and hybrid integrated circuit device with the same incorporated | |
| US6954058B2 (en) | Constant current supply device | |
| US4618833A (en) | Operational amplifier offset trim that does not change the offset potential temperature drift | |
| US5585746A (en) | Current sensing circuit | |
| US4241315A (en) | Adjustable current source | |
| US4933643A (en) | Operational amplifier having improved digitally adjusted null offset | |
| CA2302692A1 (en) | Active operating point regulation for power amplifiers | |
| JPH0147807B2 (ja) | ||
| US4605907A (en) | Precisely adjustable voltage controlled current mirror amplifier | |
| WO1999021069A1 (en) | Voltage regulator circuits and semiconductor circuit devices | |
| KR20000075637A (ko) | 전류 리미터 회로 | |
| JP2005251130A (ja) | 短絡保護回路付きボルテージレギュレータ回路 | |
| US3602799A (en) | Temperature stable constant current source | |
| US6011385A (en) | Method and apparatus for measuring and regulating current to a load | |
| US11387825B2 (en) | Overheat protection circuit and semiconductor device including the same |