JPH01501503A

JPH01501503A - 一体のディジタル温度補償手段を備えた圧力トランスジューサ

Info

Publication number: JPH01501503A
Application number: JP63500307A
Authority: JP
Inventors: クレクメリ，ロジャー　エル．; ファインフロック，マーク　ディー．
Original assignee: ブアンズ　インストルメンツ，インコーポレイテッド
Priority date: 1986-11-24
Filing date: 1987-11-20
Publication date: 1989-05-25
Also published as: EP0290574A4; US4765188A; WO1988004078A1; EP0290574A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】一体のディジタル温度補償手段を備えた圧力ドランスジューサｌユニ１ｊｌ豆立丘１本発明は一般的にはエピタキシャル成長させたシリコンのピエゾ抵抗ひずみゲージを備えた圧力応答ダイヤフラムを使用する形式の圧力ドランスジューサに関し、詳しくいうと、ひずみゲージの抵抗及びピエゾ抵抗率の温度の関数としての変動を補償する一体のディジタル温度補償手段を使用する上記形式のトランスジューサに関する。

従ｍ迷」ソ１朋圧力応答ダイヤフラムにシリコンのピエゾ抵抗ひずみゲージをエピタキシャル成長させることによって構成された圧力ドランスジューサは知られている。一般に、ピエゾ抵抗ひずみゲージは、必ずではないが、ホイートストンブリッジのようなブリッジ回路に電気的に接続される。ブリッジ回路で感知される電圧の不平衡がひずみゲージの取付けられたダイヤフラムの圧力により誘起されたたわみの尺度である。しかしながら、ピエゾ抵抗ひずみゲージは温度の変動によって抵抗値及びピエゾ抵抗率が変動する。従って、正確な、高精度の圧力の測定な行なうためには温度補償をしなければならない。

従来技術のシリコンの圧力ドランスジューサにおいても温度補償が行なわれている０例えば、米国特許第３．６４６、８１５号にはダイヤフラムに拡散された１つのピエゾ抵抗及び第２の抵抗より形成されたＬ形の抵抗ブリッジを含むトランスジューサ回路が開示されている。この第２の抵抗は圧力に不感知であり、温度補償回路に接続されており、この温度補償回路は増幅器を再平衡させて温度の変動による抵抗値の変化に不感知の圧力の測定を行なうために使用される出力を提供する。

ひずみゲージ圧力ドランスジューサの温度補償の他の例は、例えば、米国特許第３．８４１．１５０号及び第４．１９６．３８２号に示されている。これら両特許及び上記特許はもっばらアナログ回路を使用する圧力ドランスジューサを示すことを特徴としている。圧力、温度等の量の測定は一般に連続する出力を必要とするから、アナログ回路の使用はそのような量を測定するトランスジューサに対する自明の選択であった。しかしながら、ディジタル集積回路は伝統的なアナログ回路に勝るいくつかの利点を提供する。これら利点として小型化できること、低コストで製造できること、電力消費量が少ないこと、及び周囲環境状態に非常に不感知であることが挙げられる。ディジタル信号の不連続の性質から、ディジタル信号は多くのトランスジューサ利用装置において直接使用することができない、ディジタル回路のすぐれた特性を利用するために、性能を最大限にし、かつコストを最小限にしようとしてアナログ回路とディジタル回路の組合せよりなる回路が開発された。

アナログ及びディジタル回路の組合せを使用する圧力ドランスジューサの例は、例えば、米国特許第４．３２１．８３２号、第　４．４４６．５２７号、第４．５９２．００２号、及び第４，５９８、３８１号に示されている。上記米国特許第４．３２１．８３２号及び第４．４４６．５２７号はアナログ信号処理回路に接続された圧力ドランスジューサを示している。アナログ信号処理回路の出力はアナログ−ディジタル（Ａ／Ｄ）変換器に接続されており、アナログ信号処理回路及びアナログ−ディジタル変換器はディジタルコンピュータによって制御される。米国特許第４．５９２．００２号はその出力信号を直接アナログ−ディジタル変換器に提供する圧力ドランスジューサを開示している。このアナログ−ディジタル変換器の出力はディジタルコンピュータに供給される。

この場合に、信号の処理はアナログ回路ではなくてディジタルコンピュータによって行なわれ、ディジタル信号の処理には温度の変動に対する補償が含まれている。米国特許第４．５９８．３８１号は、同じく、信号の処理がディジタルコンピュータによって行なわれる差圧センサを開示している。

米国特許第４．３２０．６６４号はその明細書の第７図に最良に示されているように、データをマイクロプロセッサに供給するためにアナログ−ディジタル変換器を使用する温度補償されたシリコン圧力センサを開示している。このデータは温度データ並びに圧力データを含む、また、補償データを記憶するリード・オンリー・メモリ（ＲＯＭ）を使用している。この特許ではピエゾ抵抗率パラメータに対してシリコンひずみゲージの温度補正の必要性について詳しく説明している。米国特許第４．２２６．１２５号はマイクロプロセッサ及びＲＯＭを使用する圧力センサシステムを開示している。しかしながら、ディジタルコンピュータ或はマイクロプロセッサの使用は一般に大部分のトランスジューサ利用装置では正当化（容認）されておらず、かつソフトウェア及びハードウェアの設計を必要とするためにシステムを相当に複雑にする。

アナログ及びディジタル回路の組合せを使用しかつディジタルコンピュータ或はマイクロプロセッサを使用しない圧力センサの例は米国特許第４．３２２．９７７号、第４．４４９、４０９号、及び第４．５３２．８０９号に示されている。

これら各特許はピエゾ抵抗ひずみゲージとは対照的な容量形式の圧力ドランスジューサを開示しているが、これら特許の信号処理回路はアナログ−ディジタル変換器及びディジタル−アナログ（Ｄ／Ａ）変換器を使用し、かつ測定された圧力信号の温度補償を行なっている。

従来技術で行なわれた解決方法は比較的正確な、高精度の温度補償された圧力測定を提供するという点でおおむね好結果を得ているが゛、より簡単な、かつさらに安価な圧力ドランスジューサに対する要望が依然として存在する。

光」１例」Ｌ杓従って、本発明の１つの目的は正確な、高精度の圧力測定ができ、しかも同様の正確さ及び精度を有する従来技術のトランスジューサよりも安価に製造できるひずみゲージを備えた圧力応答ダイヤフラムな使用する形式の温度補償された圧力ドランスジューサを提供することである。

本発明の他の目的は絶対圧トランスジューサ或は差圧トランスジューサとして構成でき、かつ温度（熱的）ゼロシフト及び温度スパンシフト補償を行なうためにディジタル回路を利用する圧力ドランスジューサを提供することである。

本発明の他の目的はピエゾ抵抗ひずみゲージの抵抗値の変動に対する一体のディジタル温度補償手段並びにアナログ直線性補償手段を備えた圧力ドランスジューサを提供することである。

本発明の他の目的は圧力ドランスジューサに使用されるひずみゲージのピエゾ抵抗率の変動に対するディジタル温度補償手段を有する圧力ドランスジューサを提供することである。

本発明の好ましい一実施例によれば、エピタキシャル成長のシリコンのピエゾ抵抗ひずみゲージがホイートストンブリッジ形態に圧力応答ダイヤフラムに被着される。このダイヤフラムに被着された追加のシリコンの抵抗が温度にの、み応答する。この温度センサ抵抗は別個の回路に３つの他の抵抗を有する第２のブリッジ回路に接続される。この第２の、即ち温度ブリッジ回路の出力はアナログ−ディジタル変換器に供給される。°アナログーディジタル変換器の出力は温度誤差補正データを含むプログラマブル・リード・オンリー・メモリ（ＦＲＯＭ）にアドレスする。ＦＲＯＭ及びその関連する回路は温度ゼロシフト及び温度スパンシフトを補正する。温度ゼロ及びスパンシフトはＦＲＯＭに記憶されたデータによって補正され、一方直線性の誤差はアナログ回路によって補正される。ディジタル−アナログ変換器はスパン補正が行なわれているか、或はゼロ補正が行なわれているかによってＦＲＯＭから読出された選択されたディジタルデータを受信する。ディジタル−アナログ変換器は２つの出力を有する。１つは圧力ブリッジを駆動する電圧を変更するアナログスパンシフト補正信号であり、他の１つは圧力ブリッジ出力信号と合算されるアナログゼロシフト補正信号である。タイミング及び制御回路がＦＲＯＭからのデータ出力を交互に選択し、ディジタル−アナログ変換器出力を２つの出力間で切換える。

本発明は従来技術のものよりも非常に簡単な、より直接的な、しかも高精度の態様でピエゾ抵抗率パラメータの温度補正を達成する０本発明の利点の１つはアナログ出力の中断なしにディジタルな補正が行なえるということであり、かくして出力監視装置と同期される必要がない連続信号出力を提供する。ゼロオフセット補正はピエゾ抵抗率の補正と同じアナログ−ディジタル変換器、ＰＲＯＭ及びディジタル−アナログ変換器回路から発生される。さらに、補正信号は、周囲環境の温度変化によるピエゾ抵抗率の変化から生じる出力スパンの変化を補償する目的のために、直接ホイートストンブリッジ電源電圧に供給される０本発明は、温度が感知されかつＲＯＭが温度補正データのためにアクセスされる前記米国特許第４．３２０．６６４号及び第４．２２６．１２５号に開示されているような従来技術の装置において要求されるディジタルコンピュータ或はマイクロプロセッサを排除している。

本発明の好ましい、最も高精度の具体例によれば、各トランスジューサのＦＲＯＭの内容は個々に決定される。トランスジューサのＦＲＯＭを較正する方法は、初めに、そのトランスジューサのＦＲＯＭをコンピュータで制御されるＲＯＭシミュレータと置き換える必要がある。トランスジューサ回路が付勢され、かつ高精度の圧力源がセンサに接続されると、トランスジューサの温度周囲環境は１つの特定の極値から他の極値へと徐々に変化する。温度感知抵抗が差動アナログ− ディジタル変換器を介して各新しいＲＯＭの補正にアドレスすると、コンピュータは応答してトランスジューサのアナログ出力で測定された時点で理想のナル及びスパン補正数が得られるまで、シミュレートされたＲＯＭ出力の近似値を順次出力する。温度変動の終了時に、コンピュータはその特定のトランスジューサに対するＦＲＯＭをプログラムするのに使用される一組のアドレス及びデータ対を有する。このプログラムされたＦＲＯＭはトランスジューサに設置され、その後このトランスジューサはコンピュータとは独立に機能する。この方法はすべてのセンサの機械的及び電子的温度誤差を一体のシステムとして補正する。

の　単ｔ　日本発明の上記及び他の目的、見地並びに利点は添付図面を参照しての本発明の好ましい実施例についての以下の詳細な説明によって良好に理解されよう。

第１図は本発明に使用される圧力センサの横断面図である。

第２図は本発明による誤差補正回路のブロック図である。

第３図は第２図にブロック図形式で示された誤差補正回路の具体的回路図である。

第４図は本発明によるディジタル補正回路の動作を例示するタイミング図である。

本　日の々ましし）　１の−細な８日令図を通じて同一の参照番号は同じ又は同様の部材、素子を示す、添付図面、特に第１図を参照すると、本発明を実施するのに使用される代表的な圧力センサ１０が断面図で示されている。この圧力センサｌＯの能動感知素子は一方の表面にエピタキシャル成長させたシリコン層（図示せず）を有するサファイヤのダイヤフラム１１である。シリコン層は選択的にエツチングされ、その表面に４つの応力感知抵抗及び１つの温度感知抵抗が作られる。これら抵抗の電気的接続については第２図及び第３図を参照して後で詳細に記載する。２つの抵抗は応力の増大にともなって抵抗が増大する結晶学的な方向に配向される。他の２つの応力感知抵抗は第１の２つの抵抗に対して９０９の角度に配向される。これら２つの抵抗は応力の増大にともなって抵抗が減少する。４つの応力感知抵抗はホイートストンブリッジ形態に接続され、ダイヤフラム表面の応力及び圧力に比例する出力を発生する。４つのブリッジ接続抵抗の２つには２つのタップが形成されており、外部抵抗比の選択によって入力圧力Ｏにおいてブリッジ出力電圧のバランスを取ることを可能にする。このブリッジ閉成Ｏバランス技術によって外部トリミング抵抗がブリッジの抵抗と直列に配置された場合に有するであろう影響が除去されるので改善された温度安定性が得られる。５０ミリボルト（ｍＶ）の代表的な出力が１０ＶＤＣの励起電圧で最大目盛り（フルスケール）圧力においてセンサから発生される。追加のシリコンの抵抗がダイヤフラム１１上に温度にのみ感知する配向状態に配置される。このシリコンの抵抗は大きな温度係数（１００″Ｆにつき約８％）を有し、温度に比例する出力を提供するために使用される。この大きな温度係数は、４つ全部の抵抗が同じ温度係数を有するので、圧力ブリッジ出力に悪影響を与えない。

サファイヤのダイヤフラム１１はアルミナより作られたベース１２に取付けられる。ダイヤフラム及びベースを一体に接合するためにアルミナのベース１２及びサファイヤのダイヤフラム１１と同じ熱膨張係数を有するガラスが使用される。

これは高強度の気密接合を行なう。

アルミナのベース１２に形成された空洞１３は圧力感知ダイヤフラム１１の能動領域を定める。絶対圧トランスジューサの場合には、この空洞はダイヤフラムなベースに取付ける工程中シールされる。差圧トランスジューサの場合には、低圧の入力圧力がサファイヤのダイヤフラムの裏側に作用するように空洞に供給される。これはダイヤフラムの両側に供給される高い圧力と低い圧力間の差圧に感知する装置をもたらす。

複数のアルミニウムの導体がシリコンのひずみゲージブリッジ抵抗からサファイヤのダイヤフラムの外側端縁　゛に延在している。ワイヤ・ボンディングがサファイヤのダイヤフラム１１上のアルミニウムのパッドと端子ビン１６間にアルミニウムのワイヤ１４を取付けるために使用される。このダイヤフラムとベースの組立体はコバールより作られた装着用管アセンブリ１５に取付けられ、アルミナとステンレススチールの熱膨張に適合するようにしている。この取付けはアルミナ及びコバールに適合する温度係数を持つガラスフリットを使用して行なわれる。管アセンブリ１５はセンサ組立体を圧力ハウジング中に機械的に装着するために使用される。サファイヤのダイヤフラム１１の表面に供給される圧力はダイヤフラムなたわませ、シリコンのひずみゲージブリッジの抵抗の領域の応力を変化させる。これによってブリッジ抵抗の抵抗値が変化し、ミリボルトの出力を生じさせる。この出力は適当な電子回路によって増幅できる。

全体の圧力計測器アセンブリはトランスジューサアセンブリと電子装置アセンブリとからなる。第１図に示す圧力センサは絶対圧又は差圧トランスジューサアセンブリのいずれにおいても使用できる０両アセンブリはシリコン流体で満たされた圧力ハウジングに装着される第１図に示すセンサアセンブリ１ｏよりなる。

一体のディジタル補正値を持つアナログ圧力信号を提供するのに必要な電子装置アセンブリは第２図にブロック図形式で、また第３図に具体的回路図で詳細に示されている。圧力ブリッジ３ｏはサファイヤのダイヤフラム１１にホイートストンブリッジに接続された４つの応力感知ピエゾ抵抗３１，３２．３３、及び３４から構成されている。圧力ブリッジのナル電圧（ゼロ圧力の出力）は、初めに、２つのナル選択ブリッジタップに大ざっばに＋５０ｍＶＤＣと一５０ｍＶＤＣとして与えられる。

次に、オアブシジンのナル選択抵抗比を選択することによってブリッジのナルを最大目盛りの±０．３％に調整する。この残りの設定誤差はディジタル誤差補正回路によって除去される。温度ブリッジ３５は抵抗３６．３７．３８、及び３９より構成される。これら抵抗の１つ、即ち抵抗３６は温度感知抵抗であり、サファイヤのダイヤフラム１１上に本質的に応力に不感知にする配向状態でエピタキシャル成長により付着される。残りの３つの抵抗３７．３８及び３９はサファイヤのダイヤフラム１１から離れて配置された温度に安定な抵抗である。これら抵抗の１つ、即ち抵抗３８はブリッジを較正するように調節可能である。ブリッジ３５の出力は温度に正比例する。

ブリッジ回路３０及び３５は回路のアナログ部分に入力電力を提供する電圧レギュレータ４０によって励起される。電圧レギュレータ４０は＋１５ＶＤＣ入力を受信して＋１０ＶＤＣの正確に調整された出力を提供する。

電力は電圧レギュレータ４０によって駆動される２つの直列抵抗４１及び４２（低い温度係数を有する）を通じて圧力ブリッジ３０に供給される。これら抵抗の１つ、即ち抵抗４１は電圧降下用抵抗であり、他方の抵抗４２は直線性補償回路５８からの直線性補償電圧に対する入力抵抗として使用される。これら直列抵抗の値はブリッジの温度スパンシフトの受動補償を最大目盛りの±２％以内に達成するように選択される。圧力ブリッジ３０は電圧降下用抵抗４５を介して接地に接続される。後で詳細に記載するスパン補正信号は抵抗４５の両端間に供給される。

圧力ブリッジ３ｏは印加された圧力に比例する差の電圧を提供する。このブリッジ電圧は計装用増幅器４６によって増幅される。この回路は同相モード電圧を排除する。計装用増幅器４６の入力は圧力ブリッジの出力信号をローパスフィルタしたものを受信するように接続されている。

プログラマブル・リード・オンリー・メモリ（ＦＲＯＭ）５３及び関連するアナログ−ディジタル変換器５４、ディジタル−アナログ変換器５５、並びにタイミング制御回路５６は系統的トランスジューサ誤差を補正するディジタル誤差補正回路５７を構成する。温度ゼロ及びスパンシフトはＰＲＯＭ５３に記憶されたデータを使用して補正される。詳しくいうと、ＰＲＯＭ５３は例えば約１．２５下の増分で一６５’Ｆから＋２５０下までの温度に対応するゼロ及びスパンの両補正データを含む。

直線性誤差は計装用増幅器４６の出力の関数として圧力感知ブリッジに対する駆動電圧を変更する簡単なアナログ回路５８によって補正される。

アナログ−ディジタル変換器５４は温度ブリッジ３４の出力を８ビットディジタル信号に変換する。この８ビットディジタル信号はＰＲＯＭ５３のアドレスラインに供給され、アドレスは、割込みラインの信号によって指示されるように変換プロセスが完了したときに、ＦＲＯＭにラッチされる。第４図のタイミング図を参照、ＦＲＯＭは各アドレスに対して２つのデータ出力を有する。

一方のデータ出力はスパン補正データであり、他方のデータ出力はゼロ補正データである。データ出力はタイミング制御回路５６によって選択される。ラッチされたアドレスは選択されたデータをＰＲＯＭ５３から８ビットディジタル−アナログ変換器５５へ読出させる。この変換器はタイミング制御回路５６によって選択される２つの出力を有する。出力Ａはアナログ補正信号を提供し、このアナログ補正信号は温度ゼロ補正のために計装用増幅器４６の出力において圧力信号と合算される。出力Ｂは温度スパンシフト補正のために圧力感知ブリッジ３０に対する駆動電圧を変化させるために使用される第２のアナログ補正信号を提供する。タイミング回路５６はアナログ−ディジタル変換器５４、ＰＲＯＭ５３、及びディジタル−アナログ変換器５５間の情報の交換を制御する。タイミング制御回路５６は変換されたＦＲＯＭ出力をディジタル−アナログ変換器の出力Ａ（温度スパン補正）に又は出力Ｂ（温度ゼロシフト補正）に交互に向ける。各補正は毎秒約５０回行なわれる。ディジタル−アナログ変換器５５からの出力は温度ゼロ及びスパンシフト補償を行なう際に使用するための電圧に変換されねばならない電流である。この目的のため、電流−電圧変換器５９及び６０がそれぞれディジタル−アナログ変換器５５の出力Ａ及びＢに接続されている。これら変換器はタイミング制御回路５６による出力の選択の変化の間一定の電圧出力を提供する増幅器によって実現できる。変換器５９の出力は電圧降下用抵抗４５に接続され、圧力ブリッジ３０間の電圧を変更することによって温度スパン補償を行なう、変換器６０の出力は入力抵抗６１（第３図に示す）を介して計装用増幅器４６の出力合算点に接続され、この計装用増幅器の感知大刀にオフセット信号を加えることによって温度ゼロシフト補償を行なう。

動作において、温度ゼロ又はスパン補正を更新する際の第１の段階は、第４図のタイミング図に示すように、タイミング制御回路５６によってＦＲＯＭデータバス出力の１つ及びディジタル−アナログチャネルの対応する１つを選択することである。サファイヤ上のシリコンブリッジの温度は圧力ブリッジ３０に隣接するダイヤフラ、　ム１１上の一体の温度センサ抵抗３６を使用して感知される。ホイートストンブリッジに接続された温度センサ抵抗３６は８ビットアナログ−ディジタル変換器５４の入力に供給される出力を発生する。アナログ−ディジタル変換器５４はタイミング制御回路５６から変換開始命令を受信する。Ｏと２５５間の８ビツト２進数が一６５下と２５０　”Ｆ間のセンサ温度に対応してアナログ−ディジタル変換器５４によって発生される。この変換に対する高及び低温度限界は温度感知ブリッジ３５のスパン及びゼロ選択抵抗によって確立される。アナログ−ディジタル変換の完了時に、割込み又はデータレディ（データ用意）信号が変換器によって発生される。このデータレディ信号は反転され、ＰＲＯＭ５３の適正なラッチ及びホールドを補償する。ＰＲＯＭ５３に供給されたデータレディ信号は２進数をＦＲＯＭのアドレスレジスタにラッチさせる。記載の特定例では、ＰＲＯＭは５１２バイトの記憶容量を有し、アナログ−ディジタル変換器から入力される２５５のアドレスの各１つが２バイトのデータにアドレスするために使用される。このデータの１バイトはスパン補正データであり、他の１バイトはゼロ補正データである。タイミング制御回路５６は高及び低論理レベルをＰＲＯＭ５３のアドレスラインに供給することによってスパン及びゼロ補正データを交互に選択する０次に、ＰＲＯＭ５３はこれらプログラムされた誤差補正数を出力データパスに提供する。この補正数はタイミング制御回路５６からの書込み命令によってディジタル−アナログ変換器５５を設定する時間を与えられる。

ラッチされた補正数は出力電流−電圧変換器増幅器５９及び６０に定常状態の電流を流す、ディジタル−アナログ出力電流は＋１０．０ＯＯＶＤＣの基準電圧と接地基準電圧によって制御され、電流−電圧変換器増幅器５９及び６０からディジタル−アナログ変換器５５のラッチの０から２５５の８ビツト２進数に対応する０から一１０ＶＤＣの出力を生じさせる。タイミング制御回路５６はディジタル−アナログ変換器５５の交互のチャネルを選択し、補正電圧更新サイクルを再び始める。ゼロ及びスパン補正電圧は毎秒少なくとも２５回更新される。

理解されるように、本発明はディジタルコンピュータ或はマイクロプロセッサの必要なしに、またディジタルに補正される圧力ドランスジューサに通常は付随する同期の問題なしに、ディジタルに補正される直接のアナログ出力を提供することを含む従来技術に勝る優れた利点を有する。好ましい実施例においては、各トランスジューサのＦＲＯＭはトランスジューサの工場での較正に際し個別にプログラムされる。トランスジューサを較正する際に、ＦＲＯＭ５３はコンピュータ制御のＲＯＭ　シミュレータと置き換えられる。トランスジューサ回路はトランスジューサに精密な圧力源が接続された状態で付勢される。温度は１つの極値から他方の極値へと徐々に変化され、温度感知抵抗が差動アナログ−ディジタル変換器５４を通じて各新しいＲＯＭの補正にアドレスすると、コンピュータは応答してトランスジューサのアナログ出力で測定された時点で理想のナル及びスパン補正数が得られるまで、シミュレートされたＲＯＭ出力の近似値を順次出力する。温度変動の終了時に、コンピュータはその特定のトランスジューサに対するＦＲＯＭ５３をプログラムするのに使用される一組のアドレス及びデータ対を有する。この方法はすべてのセンサの機械的及び電子的温度誤差を一体のシステムとして補正する。

本発明はサファイヤ上のシリコンの圧力ドランスジューサの温度補償を行なうのに特に有用であるが、本発明に包含される技術は温度補償を必要とする他の形式のトランスジューサ、例えば薄膜、拡散シリコン、或は接合シリコン又はホイルひずみゲージを使用するトランスジューサ、にも適用できるものである。かくして、本発明を好ましい実施例について開示したけれど、この分野の技術者には本発明が特許請求の範囲の範囲及び精神内において種々の変形及び変更をもって実現できるということが理解できよう。

国際調査報告

Claims

【特許請求の範囲】

１．温度感知素子を含む圧力センサアセンブリと、前記温度感知素子に接続され、前記圧力センサアセンブリの温度に比例する出力を提供するアナログ信号調整回路と、該アナログ信号調整回路の出力を受信するように接続され、ディジタル出力信号を提供するアナログ−ディジタル変換器と、アドレスライン及びデータバスを有し、該アドレスラインが前記アナログ−ディジタル変換器からディジタル出力信号を受信するように接続されているリード・オンリー・メモリであって、前記ディジタル出力信号に応答して前記データパスに温度スパンシフト又は温度ゼロシフト補正データを選択的に提供するようにプログラムされたリード・オンリー・メモリと、前記リード・オンリー・メモリのデータバスに接続された入力及び２つの選択可能な出力を有するディジタルーアナログ変換器であって、前記２つの出力のうちの選択された１つに前記リード・オンリー・メモリの前記データバスの補正数に対応するアナログ信号を提供し、前記２つの出力のうちの１つが温度スパンシフト補償を行なうように前記圧力センサアセンブリに接続されているディジタル− アナログ変換器と、前記アナログ−ディジタル変換器、前記リード・オンリー・メモリ、及び前記ディジタル−アナログ変換器にそれぞれ接続され、前記アナログ−ディジタル変換器によって前記アナログ信号調整回路からの出力信号のサンプリングを制御するとともに、前記リード・オンリー・メモリから温度スパンシフト又はゼロシフトデータを、並びに前記ディジタル−アナログ変換器の２つの出力の一方又は他方を交互に選択するためのタイミング制御手段と、前記圧力センサアセンブリに接続され、このアセンブリからの出力電圧を増幅する増幅器手段であって、前記ディジタル−アナログ変換器の前記２つの出力のうちの他方が温度ゼロシフトを補償するように前記圧力センサアセンブリからの増幅された電圧を変更するために接続されている増幅器手段とを具備することを特徴とする一体のディジタル補償手段を備えた圧力トランスジューサ。
２．前記リード・オンリー・メモリが、当該トランスジューサが較正されるときに発生されるスパンシフト及びゼロシフトデータでプログラムされるプログラマブル・リード・オンリー・メモリである請求の範囲第１項記載の圧力トランスジューサ。
３．前記圧力センサアセンブリが付着されたシリコンのピエゾ抵抗ひずみゲージを具備する圧力応答ダイヤフラムを含み、前記温度感知素子が前記タイヤフラムに付着された温度応答抵抗素子であり、前記圧力感知ひずみゲージがブリッジ回路に電気的に接続され、前記温度感知素子が前記ダイヤフラムのピエゾ抵抗ひずみゲージの温度に比例する出力を提供し、前記ディジタル−アナログ変換器の前記２つの出力の１つが前記ピエゾ抵抗ひずみゲージを含む前記ブリッジ回路に接続されて温度スパンシフト補償を行ない、前記増幅器が前記ピエゾ抵抗ひずみゲージを含む前記ブリッジ回路に接続された入力を有し、前記ブリッジ回路の差電圧を増幅する請求の範囲第１項記載の圧力トランスジューサ。
４．前記圧力センサアセンブリが、前記圧力感知ダイヤフラムを支持し、かつ前記圧力感知ダイヤフラムによって覆われる空洞を有するベース部材と、前記圧力感知ダイヤフラム及びベース部材を収納する気密封止されたハウジングとをさらに含む請求の範囲第３項記載の圧力トランスジューサ。
５．前記圧力センサアセンブリが絶対圧感知装置であり、前記ベース部材の空洞が予め定められた圧力の流体を含む請求の範囲第４項記載の圧力トランスジューサ。
６．前記圧力センサアセンブリが差圧感知装置であり、前記ハウジングが前記ベース部材の前記空洞と連通するボートを含む請求の範囲第４項記載の圧力トランスジューサ。
７．シリコンのピエゾ抵抗ひすみゲージが付着され、かっこれらひずみゲージが電気的にブリッジ回路に接続されるとともに、温度感知素子が付着された圧力応答ダイヤフラムと、前記湿度感知素子に応答してディジタル出力信号を提供するアナログ−ディジタル変換器と、アドレスライン及びデータバスを有し、該アドレスラインが前記アナログ−ディジタル変換器からディジタル出力信号を受信するように接続され、前記ディジタル出力信号に応答して前記データバスに温度スパンシフト又は温度ゼロシフト補正データを選択的に提供するプログラマブル・リード・オンリー・メモリと、前記プログラマブルリード・オンリー・メモリのデータバスに接続された入力及び２つの選択可能な出力を有し、該出力のうちの１つが前記ブリッジ回路に接続されて温度スパンシフト補償を行なうディジタル −アナログ変換器と、前記アナログーディジタル変換器、前記プログラマブル・リードオンリー・メモリ、及び前記ディジタル−アナログ変換器にそれぞれ接続され、前記温度感知素子からの出力のサンプリングを制御するとともに、前記プログラマブル・リード・オンリー・メモリからのデータの選択並びに前記ディジタル−アナログ変換器の２つの出力の一方又は他方の選択を制御するタイミング制御手段と、前記ブリッジ回路に接続され、このブリッジ回路の差電圧を増幅する増幅器手段であって、前記ディジタル−アナログ変換器の前記２つの出力のうちの他方が温度ゼロシフトを補償するように前記ブリッジ回路からの増幅された電圧を変更するために接続されている増幅器手段とを含む圧力センサアセンブリを具備する形式の圧力トランスジューサを較正する方法において、前記プログラマブル・リード・オンリー・メモリを温度スパンシフト及び温度ゼロシフトデータを発生するようにプログラムされたディジタルコンピュータと置き換える段階と、前記トランスジューサを精密な圧力源に接続する段階と、前記トランスジューサの温度をある温度範囲にわたり変化させる段階と、予め定められた温度の変化に対する前記アナログ−ディジタル変換器からの各ディジタル出力毎に、前記ディジタルコンピュータで温度スパンシフト及びゼロシフトデータを発生し、理想のゼロ及びスパン応答がトランスジューサのアナログ出力において測定したときに得られるようにする段階と、前記発生された温度スパンシフト及びゼロシフトデータ並びに前記データに対応する温度を記憶する段階と、前記プログラマブル・リード・オンリー・メモリを前記記憶された温度スパンシフト及びゼロシフトデータでプログラムする段階と、前記プログラムされたプログラマブル・リード・オンリー・メモリを前記圧力トランスジューサに挿入する段階とからなることを特徴とする圧力トランスジューサを較正する方法。
８．圧力感知ゲージの温度を感知し、アナログ温度信号を発生する手段と、前記アナログ温度信号をディジタル化してディジタル化された温度信号を発生する手段と、前記ディジタル化された温度信号によってアドレスされ、温度補正係数を提供して温度補正されたディジタル温度信号を発生する手段と、前記温度補正されたディジタル温度信号を温度補正されたアナログ温度信号に変換する手段と、前記温度補正されたアナログ温度信号を前記圧力感知ゲージによって発生された圧力出力信号に適用して温度による誤差を補正する手段とを具備することを特徴とする圧力感知ゲージを有する圧力トランスジューサ。