JPH01502709A - 電気回路 - Google Patents

電気回路

Info

Publication number
JPH01502709A
JPH01502709A JP62502853A JP50285387A JPH01502709A JP H01502709 A JPH01502709 A JP H01502709A JP 62502853 A JP62502853 A JP 62502853A JP 50285387 A JP50285387 A JP 50285387A JP H01502709 A JPH01502709 A JP H01502709A
Authority
JP
Japan
Prior art keywords
current
diode
transistor
emitter
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62502853A
Other languages
English (en)
Other versions
JPH07120965B2 (ja
Inventor
コール,ヴアルター
ナーゲル,カール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH01502709A publication Critical patent/JPH01502709A/ja
Publication of JPH07120965B2 publication Critical patent/JPH07120965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00353Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ノイズ信号による外乱防止&−装置 従米技術 本発明はメインクレームの上位概念による有気回路装置用のノイズ信号による外 乱防止保護装置に関する。
この種装置は西独特許出願公開第2832766号公報fjsら既に公知である 。この装置は高周波ノイf符号又はノイズパルスによる外乱を防止する作用のロ ーパスフィルタの時定数を実儀的に定める容量を有する。
その場合そのローパスフィルタは実質的に次のようなトランジスタから成る、即 ち、ノイズパルスの発生の際容量を介して導通状態におかれそれによりノイズ源 を低抵抗に負荷するトランジスタから成る。低周波数信号によってはトランジス タの応動は起こらず、その結実装tm成全体はローパスフィルタのように作用す る。
上記公知保護装置の重大な欠点は当該保護装置をモノリシックに集積化するのを 不可能にするような著しく大きな容量を要することである。それというのは、許 容、負担可能なコストでICで実現可能な容量は100pFのオーダであるから である。更に、寒流は0.5μAのオーダのところまでしり1実現し得ない。さ らに小さい電流に対しては殊に高い温度の際に著しく上昇する阻止電流によって 限度が与えられている。従って、IC技術でIC化ローパスフィルタを実現する のに次のような実際上の限界がある、すなわち外部から残シのICC化保護装置 接続さるべき大きな容量を用いる上でのコスト、手間、時間等に係わる実際上の 限界がある。
本発明の課題ないし目的とするところは、コストを余シかけずに(許容、負担し 得るコストで)完全にモノリシックにIC化可能で、しかもノイズ信号にょる外 乱を防止する十分な強いフィルタ作用を有する、ノイズ信号による外乱を防止す る保護装置を提供することにある。
上記課題は本発明のメインクレーム(主請求範囲)の構成要件によシ解決される 。
発明の利点 本発明のノイズ信号による外乱防止保護装置はメインクレームの特徴事項により 、特にわずかな部品、素子コストしか要しないという特別な利点が得られる。
それにより、IC化は特にコスト上有利である、それというのは当該ICC化保 護装置特にわずかな面積しか要しないからである。更に、本発明の保護装置は特 に温度に対して影響の受け難さを有する。モリノアツクIC構造により、エミッ タフォロワ及びダイオードに対してほぼ理懇的な均一安定特性が与えられる。そ れにより、直流電圧レベルの伝送の際特にわずかな誤差が生じる。
本発明のノイズ信号にょる外乱防止保護装置の別の利点及び構成はサブクレーム に記載されており、以下記載する実施例から明らかである。
図 面 以降の明細書記載において図示の実施例を用いて本発明を説明する。
第1図は本発明の保護装置の基本接続図を示し、この保護装置は後続の回路装置 の入力側に前置接続されている。第2図は完全モノリシックな集積化に逼する特 に簡単な実施例を示す。第3図は集積化障壁層容量のコンデンサ作用の増大のた めの構成例を示す。第4図は特に大きなコンデンサ作用を有する実施例の実施例 を示す。
実施例の説明 第1図には信号入力側1を有する本発明の保護装置の実施例の基本接続図を示し 、上記信号入力側1は給電電圧線路2とアース線路3との間で印加接続される。
信号入力@1に加えらるべき信号はエミッタフォロワ4として作用するトランジ スタのベースに達する。2つの抵抗5,6から成るベース電圧分圧器は給電電圧 線路2とアース線路3との間に挿入接続されている。
エミッタフォロワ4のエミッタはエミッタ電流源7を介してアース線路3に接続 されている。更に上記エミッタはダイオード8のカソードと接続されており、上 記ダイオードのアノードは充電電流源9を介して給電電圧線路2に接続されてい る。ダイオード8及び充電電流源9の接続点とアースとの間に容量10が挿入接 続されている。さらに上記接続点はシュミットトリガ11の入力側と接続されて おシ、それの出力側はわかシ易くするため詳細には示してない回路装置13の入 力@12と接続されている。
保S装置の休止状態において、すなわち、信号入力1g11に信号が加わらない 場合、エミッタフォロワ4のペースにおける電位が、ペース電圧分圧器5.6の 分圧比及び給電電圧の電位とによシ定められる。エミッタフォロワ4のペース・ エミッタダイオードにおける電圧降下が、ダイオード8における同じ大きさの電 圧降下によシ補償されるので、シュミツ))リガ11の入力側にはエミッタフォ ロワ40ペースにおけると実質的に同じ電位が加わる。シュミットトリガ11の ヒステリシス特性曲線は次のように選定されている、即ち、休止状態において入 力@12にて、アース線路にて加わる電位にほぼ等しい一義的休止電位が加わる ように選定されている。
信号入力側1にて突然の正のジャンプ信号印加の場合、エミッタフォロワ4のエ ミッタにおける電位は相応してジャンプ信号に追従する。容量10にてもって、 ダイオード8のダイオードにおける電位は事前の1位によって定められるので、 ダイオード8は阻止状態におかれる。従ってエミッタフォロワ4はエミッタ電流 源7の電流全体を引き受け、一方、充電電流源9の電流全体が、容量10によシ 積分される。このことは容量10における電圧が信号入力側1における電位に等 しくなるまで行なわれる。
これに対し、信号入力側1にて突然の負のジャンプ信号の場合、エミッタフォロ ワ4のエミッタにおける電位がそのまま加わったままである、それというのは上 記電位は容量10における、ダイオード8の順方向電圧だけ低減された電圧以下 には下降し得ないからである。要するに、エミッタフォロワ4を形成するトラン ジスタは阻止状態におかれる。そうすると容量10からは電流源7によシダイオ ード8を介して電流が次の状態の生起まで引き出される、すなわちクユミットト リガ11の入力側における電位が信号入力側1における電位に等しくなるまで上 記のように容量10から電流が引き出される。
要するに第1図の保砂装置の信号入力側1にて矩形波の入力信号印加の場合、シ ュミットトリガ11の入力側に相応の台形状の信号が加わる。7ユミツトトリガ 11の入力側における台形状信号の側縁急峻度は電流と、容量100大きさとに 依存する。エミッタ電流源7を流れる電流の強さが充電電流源9を流れる電流の 強さの2倍の大きさである場合、台形状電圧°信号は精確に対称的である。シュ ミットトリガ11は台形状入力信号に対して公知の形式で次のように応答する、 すなわちそれの出力側に、入力信号に対して遅延された矩形信号として回路装置 13の制御のために用いられる矩形信号が現われるように応答する。
要するに、図示の保帥装置全体は回路装置13の入力側12の前に接続されたロ ーパスフィルタのように作用をする。従って自動車にて作動の除土じるようなパ ルス 状ノイズ信号による外乱防止用の装置が実現される。従って、本発明の保 秒装置の通用事例は主に、自動車搭載の3相交流ゼネレータ用のICレギュレー タ向けである。本発明の保砂装置は汎用的に夏用可能であシ、アナログ的且デジ タル的有効信号に適する。
第1図に示す基本接続濃酸による、モノリシックICに特に逼する簡単な回路装 置を第2図に示す。わかシ易い図示のため第1図におけるとペース電圧分圧器も 、シュミットトリガも、後続の回路装置も示してない。
第2図に示す回路装置は信号入力側1を有し、給電電圧線路2とアース線路3と の間にて入力作動される。
入力信号は第1図に示すようにエミッタフォロワ4として作用をする上ランジス タのペースに達する。ダイオード8はトランジスタによって実現され、その際そ のトランジスタのコレクタとペースは相互に短絡されていて、ダイオード8のア ノードが形成される。容量10は容量101(これはアース線路3に接続されて いる)と、容量102(これは給電電圧線路2に接続されている)とによって形 成されている。要するに、容量全体は加算的に個別容量101.102から成る 。
第1図のエミッタ電流源7及び充電電流源9は第2図に示す保砂装置の場合唯1 つの電流源70から形成される。この電流源70は最も簡単な実施態様では唯1 つの抵抗によって形成される。この電流源によっては給電電圧線路2から、カレ ントミラー装置の入力ダイオードとして接続構成されたトランジスタ71を介し てアース線路73へ電流が導かれる。当該カレントミラー装置は2つの出力トラ ンジスタ72.73を有する。出力トランジスタ72のコレクタを流れる電流は 充電電流源9の制御に用いられる。出力トランジスタ73のコレクタを流れる電 流はエミッタ電流源Tの電流を成し、そのために出力トランジスタ73のコレク タはエミッタフォロワ4のエミッタと接続されている。トランジスタ71〜73 のエミッタ面積は次のように選定されている、即ちトランジスタ73を流れる出 力電流がトランジスタ72を流れる出力電流の2倍の大きさであるように選定さ れている。
充電電流源9は公知のように3つのトランジスタ91〜93を有する電流源によ って形成されている。
この電流源の制御電流は既述のように出力トランジスタ72によって形成される 。トランジスタ91.92のエミッタは給電電圧線路2と接続されている。トラ ンジスタ91のコレクタはトランジスタ72のコレクタと、トランジスタ930 ペースとに接続されている。
トランジスタ93のエミッタはトランジスタ92のコレクタと、トランジスタ9 10ベースとに接続されている。トランジスタ93のコレクタはやはシダイオー ド8のアノードに接続されている。
第2図に示す回路装置の特性は第1図に示す基本回路のそれに相応する。それに より、わかり易くするため繰返しの説明を省く。
容量10ないし容量101.102はIC技術で任意の変化形で実現でき、例え ばMOS−技術で又は障壁層容量として実現され得る。障壁層容量として実現の 場合は第2図の装置m成により2つの容量の使用が好適である、それというのは 障壁層容量は印加電圧に依存するからである。この作用、現象は2つの2つの容 量101,102の並列接続の場合補償される。特に有利には同様に阻止(逆) 電流相互間の補償が行なわれ得る。更に、給電電圧線路2上の障薔、ノイfが、 第1図に示すシュミツ))リガ110入力側における容量性分圧によシたんにわ ずかな影響しか及ぼさないようになる。
障壁層容量のコンデンサ作用の拡大、増大のための手段を第3図に示す。障壁層 容量は逆電圧方向に作動される容量ダイオード103とに示されており、上記容 量ダイオードはカレントミラー104.105の入力ダイオードとして作用する トランジスタのエミッターコレクタ間に直列に接続されている。カレントミラー 104.105の電流比(関係)はエミッタ面積によシ調整される。入力ダイオ ード104のエミッタの面積とトランジスタ105のエミッタの面積との比を1 7nに等しく通電する場合、第3図に示す2端子回路は充電電流増幅度によシ障 壁層容量103の(n+i)倍の大きさを有する障壁層容量として作用を呈する 。
障壁容量103の放電のためダイオード106が設けられており、このダイオー ドはカレントミラー104.105のベース・エミッターダイオードに逆並列に 接続されている。その場合、勿論、障壁容量ダイオード103は係数n+1(倍 )だけの増幅はなされないで現われる。npn−トランジスタを有するカレント ミラーのモノリηり集積化の場合ダイオード106は入力ダイオード104のコ レクターサブストレートダイオードによって形成され得る。
カレントミラー又はダイオードのベース・エミッタ電圧により惹起される、容量 増幅度の応動限界値によってはアナログ有効信号に応じて保砂装置の使用の場合 は出力信号のエラーが生ぜしめられ、このことは好ましくない。容量増幅度のそ のような不都合な応動限界値を有しない本発明の実施例を第4図に示す。
第4図に示す保静装置は第1、第2図に示すものにおけるように信号入力@1を 有し、給電電圧線路2とアース線路3との間で入力作動される。入力信号は既述 の形式でエミッタフォロワ4(それのエミッタはダイオード80カソードに接続 されている)に導かれる。
ダイオード8のアノードは第2図に示す回路構成に相応して2つの障壁容量10 1,102に接続されている。
障壁容量101はダイオード8のアノードからトランジスタ716のC−2間を 介してアース線路3に達している。上記トランジスタ716のベースはトランジ スタ730ベースに接続されている。このトランジスタ73のC−2間はエミッ タフォロワ4のエミッタからアース線路3に達している。トランジスタ716の コレクタはトランジスタ715のb−a間を介してトランジスタ73のベースと 接続されている。これに対してトランジスタ715のコレクタは給電電圧線路2 に接続されている。要するに、トランジスタ716゜73は1つのカレントミラ ーを形成し、その際トランジスタ715は公知形式でベース電流増幅器として用 いられて、トランジスタ716.73間の均一動作特性が図られる。カレントミ ラー716.73の入力電流路中に障壁層容量101が設けられておシ、一方、 出力電流経路はエミッタフォロワ4ないしダイオード8に接続されている。
上記と全く対称的形式で障壁層容量102が作動されこの容量はトランジスタ7 18のC−2間を介して給電電圧線路2と接続されている。電流増幅器としては トランジスタ717が用いられ、このトランジスタのb−e−ダイオードがトラ ンジスタ718のC−b間に並列に接続さnており、それのコレクタはアース線 路3に接続されている。トランジスタ94によシカレントミラー718.94が 形成され、このカレントミラーの出力1流経路はダイオード8のアノードと接続 されている。
第4図、第1図に示す回路構成の対比から明7)hなように、第4図のトランジ スタ94は第1図中の充電電流源9に相応し、一方、第4図のトランジスタ73 は第1図のエミッタ電流源7に相応する。さらに、第1図の回路構成について説 明したように、エミッタ電流給される電流の強さの2倍の大きさである場合、本 発明の特に対称的な作動特性が達成される。この特性は第4図に示す保静装置で も*姫設定されるすなわち、トランジスタ718には定電流電が供給され、一方 、トランジスタ716には別の定電流2工が供給され、この2工は第1定電流工 の2倍の強さを有するようにするのである。上記の両定流1,2Iは公知形式で 唯1つの電流源700から、σ数のカレントミラーの縦続接続体によシ生ぜしめ られる。上記電流源700は最も簡単な実施例では唯1つのオーム抵抗によって 実現され得る。このために電流源700の電流は給電電圧線路2から、カレント ミラー装置の入力ダイオード710として接続構成されたトランジスタを介して アース線路3に流れる。上記カレントミラー装置は2つの出力トランジスタ71 1,712を有し、それのエミッタは夫々アース線路3と接続されている。出力 トランジスタ712のコレクタはベース電流増幅器717のペースと接続されて いる。出力トランジスタ711のコレクタは給電電圧線路2により作動されるカ レントミラー713,714に接続され、その際トランジスタ713は入力ダイ オードとしてトランジスタ711のコレクタ電流により作動される。出力トラン ジスタ714のコレクタはベース電流増幅器715に接続されている。カレント ミラー713,714及びカレントミラー装置710,711,712のエミッ タ面積は次のようにM曵設定されている、すなわちトランジスタ714の出力電 流2工がトランジスタ712の出力電流電の精確に2倍の強さであるように調歪 設定されている。
第4図に示す回路構成の場合、容量は夫々カレントミラー718.94ないし7 16,73の変換比だけ増幅されて現われる。第4図に示す装置構成には常時電 流の流れが生じる。ダイオード8のアノードにおける電位変化によシ、充電され た障壁容量101,102を介して直接的に、カレントミラーの時間的制御がな される。このことは回路ノード(節点、接続点)にて電流加算により、電位上昇 の際にも電位下降の際にもダイオード8のアノードにて行なわれるので、第4図 の装置構成は容量増幅度に対しての、第3図に関連して記載した不利な応動限界 値を有しない。
補正書の翻訳文提出書(特許法第184条の8)昭和63年12月 6 日 特許庁長官 吉 1)文 毅 殿 1、国際出願番号 PCT/DE a7100216 2、発明の名称 ノイズ信号による外乱防止保護装置 3、特許出願人 4、代理人 5、補正書の提出年月日 昭和63年 2月10日 明 細 書 電気回路 従来技術 路装置に助置探続された、ノイズ信号による外乱防止装置とを有する電気回路を 基礎とする。
英国特許第2059210号明細書ニジ公知のテレビ受像機用のパルス伝送−及 び繰返電流回路は差動アンプ回路構成の第1、第2トランジスタを有する。その 場合第2トランジスタのベースはそれのコレクタに接続されていて、その結果第 2トランジスタはダイオードとして作用をする。その場合ダイオードのカソード は第1トランジスタのエミッタに接続されておシ、更に、定電流源を介してアー スと接続されている。ダイオードのアノードは容量の一方の電極に接続され、そ れの他方の電極はアースに接続されている。出力信号の出力結合は差動アンプ回 路構成の第1、第2トランジスタのコレクタ回路中の、カレントミラーとして接 続構成された2つの別のトランジスタを用いて行なわれ、その際上記の両方の別 のトランジスタのエミッタ回路中にそれぞれエミッタバイアス抵抗が設ケラれて いる。上記の公知の電流回路の出力端子社第2トランジスタのコレクタ回路中に 設けられている別のトランジスタのエミッタと、これに前置接続されたエミッタ バイアス抵抗との接続点により形成される。
この種装置は西独特許出願公開第2832766号公報からメインクレームの上 位概念による電気回路が既に公知である。との製筒は電気回路における砕砂高周 波ノイズ符号又はノイズパルスによる外乱を防止する作用のローパスフィルタの 時定数を実質的に定める容量を有する。その場合そのローパスフィルタは実質的 に次のようなトランジスタから成る、即ち、ノイズパルスの発生の際容量を介し て導通状態におかれそれによりノイズ源を低抵抗に負荷するトランジスタから成 る。低周波数信号によってはトランジスタの応動は起こらず、その結実装置構成 全体はローパスフィルタのように作用する。
上記公知保護装置の重大な欠点は当該保す装置をモノリフツクに集積化するのを 不可能にするような著しく大きな容量を要することである。それというのは、許 容、負担可能なコストでICで実現可能な容量は100 pFのオーダであるか らである。更に、電流は0.5μAのオーダのところまでしか実現し得ない。さ らに小さい電流に対しては殊に高い温度の際に著しく上昇する阻止電流によって 限度が与えられている。従って、IC技術でIC化ローパスフィルタを実現する のに次のような実際上の限界がある、すなわち外部から残シのIC化保護装置へ 接続さるべき大きな容量を用いる上でのコスト、手間、時間等に係わる実際上の 限界がある。
本発明の課題ないし目的とするところは、コストを余シかけずに(許容、負担し 得るコストで)完全にモノリシックにIC化可能で、しかもノイズ信号による外 乱を防止する十分な強いフィルタ作用を有する、ノイズ信号による外乱を防止す る砕砂装置を提供することにある。
上記課題は本発明のメインクレーム(主請求範囲)の償成要件によシ解決される 。
発明の利点 本発明のノイズ信号による外乱防止保護装置はメインクレームの性徴事項により 、特にわずかな部品、素子コストしか要しないという特別な利点が得られる。
それにより、IC化は特にコスト上有利である、それというのは当該ICC化砕 砂置は特にわずかな面積しか要しないからである。更に、本発明の保護装置は特 に温度に対して影響の受け難さを有する。モノリシックIC構造により、エミッ タフォロワ及びダイオードに対してほぼ理想的な均一安定特性が与えられる。そ れによシ、直流電圧レベルの伝送の際特にわずかな誤差が生じる。
本発明のノイズ信号による外乱防止保心装置の別の利点及び構成はサブクレーム に記載されておシ、以下記載する実施例から明らかでおる。
図 面 以降の明細書記載において図示の実施例を用いて本発明を説明する。
第1図は本発明の保膿装置の基本接続図を示し、との保護装置は後続の回路装置 の入力側に前置接続されている。第2図は完全モノリシックな集積化に通する特 に簡単な実施例を示す。第3図は集積化障壁層容量のコンデンサ作用の増大のだ めの構成例を示す。第4図は特に大きなコンデンサ作用を有する実施例の実施例 を示す。
実施例の説明 第1図には信号入力側1を有する本発明の砕砂装置の実施例の基本接続図を示し 、上記信号入力側1は給電電圧線路2とアース線路3との間で印加接続される。
信号入力側1に加えらるべき信号はエミッタフォロワ4として作用するトランジ スタのペースに達する。2つの抵抗5,6から成るペース電圧分圧器は給電電圧 線路2とアース線路3との間に挿入接続されている。
エミッタフォロワ4のエミッタはエミッタ電流源7を介してアース線路3に接続 されている。更に上記エミッタはダイオード8のカソードと接続されておシ、上 記ダイオードのアノードは充電電流源9を介して給電電圧線路2に接続されてい る。ダイオード8及び充電電流源9の接続点との間に容量 請求の範囲 1゜電気回路装置(13)用のノイズ信号による外乱防止保護装置であって、ノ イズ信号による外乱を防止する作用をするローパスフィルタの時定数を実質的に 定める容量(10)を有するものにおいて、−エミッタフォロワとして有効信号 及びノイズ信号を当該トランジスタを介して上記保護装置中に入力結合するトラ ンジスタ(4)と、 −上記トランジスタ(4)のエミッタと接続された第1電流源(7)と、 −−万の端子が上記トランジスタ(4)のペース−エミッタダイオ−Pに並列に そのエミッタに接続されているダイオード(8)と、 −上記ダイオード(8)の他方の端子及び容量(10)の2つの電極のうちの一 方に接続されている第2電流源(9)を備えその際上記容量(1o)の他方の電 極は基準電位に接続され、上記第1電流源(7)を流れる電流の強さは上記第2 電流源(9)を流れる電流の強さの2倍の大きさであり、上記ダイオ−r(8) のアノードは当該保護装置の出力側を成すことを特徴とするノイズ信号による外 乱防止保護装置◇ 2、上記第1、纂2電流皺(7,9)は1つの共通の電流源(7o)からカレン トミラー構成によシ形成されている請求項1記載の装置。
3、上記容量(10)は低い給電電位(3)に接続されている第1容量(101 )と、高い給電電位(2)に接続されている第2容量(102)とから形成され る請求項1又は2記載の装置。
ヰ、上記第1容量(101)は第1カレントミラーの入力ダイオード(716) と接続され、上記カレントミラーの出力トランジスタ(73)は纂1電流源(7 )を成し、更に、上記カレントミラーには第1定電流(21)が供給され、上記 第2容量(102)は第2カレントミラーの入力ダイオード(718)と接続さ れ、上記第2カレントミラーの出力トランジスタ(94)は第2電流源(9)を 成し、また上記第2カレントミラーには第2定電流(I)が供給される請求項3 記載の装置。
5、第1定電流(2りの強さは第2定電流(I)の強さのほぼ2倍の大きさであ る請求項1記載の装置。
6、上記萬1定電流(2I)と第2定電流(I)は1つの共通の電流源(700 )からカレントミラー構成によシ形成される請求項番又は5記載の装置07、上 記容量(1o)はこれを流れる電流の増幅によって/9−テユアルに増大される 請求項1から6までのうちいずれかに記載の装置。
8、上記容量(10)は電流経路(104,105)の入力電流路中に挿入接続 されておシ、その際放電ダイオード(106)がカレントミラー(104,10 5)の入力ダイオード(104)に逆並列に接続されている請求項7記載の装置 。
9、 放電ダイオ−1’(106)はカレントミラー(104,105)(’) 入力ダイオ−)”(104)(7):IL/クタサブストレートtイオーPによ って形成される請求項8記載の装置。
10、上記ダイオ−P(8)はトランジスタのペース−エミッタダイオードによ って形成される請求項1から91でのいずれか1項記載の装置。
11、保護装置と、電気回路装置(13)の入力側との間に、高抵抗接続素子、 例えばシュミットトリガ(11)が挿入接続されており、更に、上記トランジス タ(4)にベース電圧分圧器(5,6)が前置接続されておシ、該分圧器を介し てエミッタフォロワとして有効信号及びノイズ信号が保護装置内忙入力結合され るように構成されている請求項1から10までのいずれか1項記載の装置。
国際調査報告 ANNEX To TFj INTERNATIONAL 5EARCHREP ORT 0NUS−A−433966913107/B2 None

Claims (12)

    【特許請求の範囲】
  1. 1.電気回路装置(13)用のノイズ信号による外乱防止保護装置であつて、ノ イズ信号による外乱を防止する作用をするローパスフイルタの時定数を実質的に 定める容量(10)を有するものにおいて、−エミツタフオロワとして有効信号 及びノイズ信号を当該トランジスタを介して上記保護装置中に入力結合するトラ ンジスタ(4)と、 −上記トランジスタ(4)のエミッタと接続された第1電流源(7)と、 −一方の端子が上記トランジスタ(4)のベースーエミツタダイオードに並列に そのエミッタに接続されているダイオード(8)と、 −上記ダイオード(8)の他方の端子及び容量(10)に接続されている第2電 流源(9)を備えていることを特徴とするノイズ信号による外乱防止保護装置。
  2. 2.第1電流源(7)を流れる電流の強さが、第2電流源(9)を流れる電流の 強さのほぼ2倍である請求項1記載の装置。
  3. 3.上記第1、第2電流源(7,9)は1つの共通の電流源(70)からカレン トミラー構成により形成されている請求項1又は2記載の装置。
  4. 4.上記容量(10)は低い給電電位(3)に接続されている第1容量(101 )と、高い給電電位(2)に接続されている第2容量(102)とから形成され る請求項1から4までのいずれか1項記載の装置。
  5. 5.上記第1容量(101)は第1カレントミラーの入力ダイオード(716) と接続され、上記カレントミラーの出力トランジスタ(73)は第1電流源(7 )を成し、更に、上記カレントミラーには第1定電流(2工)が供給され、上記 第2容量(102)は第2カレントミラーの入力ダイオード(718)と接続さ れ、上記第2カレントミラーの出力トランジスタ(94)は第2電流源(9)を 成し、また上記第2カレントミラーには第2定電流(I)が供給される請求項4 記載の装置。
  6. 6.第1定電流(2I)の強さは第2定電流(I)の強さのほぼ2倍の大きさで ある請求項5記載の装置。
  7. 7.上記第1定電流(2I)と第2定電流(I)は1つの共通の電流源(700 )からカレントミラー構成により形成される請求項5又は6記載の装置。
  8. 8.上記容量(10)はこれを流れる電流の増幅によつてバーチユアルに増大さ れる請求項1から7までのうちいずれかに記載の装置。
  9. 9.上記容量(103)は電流経路(104,105)の入力電流路中に挿入接 続されており、その際放電ダイオード(106)がカレントミラー(104,1 05)の入力ダイオード(104)に逆並列に接続されている請求項8記載の装 置。
  10. 10.放電ダイオード(106)はカレントミラー(104,105)の入力ダ イオード(104)のコレクタサブストレートダイオードによつて形成される請 求項9記載の装置。
  11. 11.上記ダイオード(8)はトランジスタのベース−エミツタダイオードによ つて形成される請求項1から10までのいずれか1項記載の装置。
  12. 12.保護装置と、電気回路装置(13)の入力側との間に、高抵抗接続素子、 例えばシユミツトトリガ(11)が挿入接続されており、更に、上記トランジス タ(4)はベース電圧分圧器(5,6)を有し、該分圧器を介してエミツタフオ ロワとして有効信号及びノイズ信号が保護装置中に入力結合されるように構成さ れている請求項1から11までのいずれか1項記載の装置。
JP62502853A 1986-06-06 1987-05-09 電気回路 Expired - Fee Related JPH07120965B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19863619098 DE3619098A1 (de) 1986-06-06 1986-06-06 Schutzvorrichtung gegen stoersignale
DE3619098.5 1986-06-06
PCT/DE1987/000216 WO1987007792A1 (fr) 1986-06-06 1987-05-09 Dispositif de protection contre les signaux parasites

Publications (2)

Publication Number Publication Date
JPH01502709A true JPH01502709A (ja) 1989-09-14
JPH07120965B2 JPH07120965B2 (ja) 1995-12-20

Family

ID=6302442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62502853A Expired - Fee Related JPH07120965B2 (ja) 1986-06-06 1987-05-09 電気回路

Country Status (6)

Country Link
US (1) US4977340A (ja)
EP (1) EP0309451B1 (ja)
JP (1) JPH07120965B2 (ja)
AU (1) AU590085B2 (ja)
DE (2) DE3619098A1 (ja)
WO (1) WO1987007792A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8708002D0 (en) * 1987-04-03 1987-11-18 British Aerospace Weapons
EP0825715A1 (de) * 1996-08-19 1998-02-25 Siemens Aktiengesellschaft Eingangsschaltung für digitale Signale
DE19732677A1 (de) * 1997-07-29 1999-03-04 Siemens Ag Anordnung und Verfahren zum Testen einer Schaltungsvorrichtung, die zum Steuern eines Insassenschutzmittels eines Kraftfahrzeugs vorgesehen ist

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426858B1 (ja) * 1971-04-30 1979-09-06
NL7704703A (nl) * 1977-04-29 1978-10-31 Philips Nv Electronische gelijkstroomtelegrafiezender.
DE2734112C2 (de) * 1977-07-28 1982-11-11 Siemens AG, 1000 Berlin und 8000 München Verstärkende Zweikreis-Bandfilteranordnung
DE2832766A1 (de) * 1978-07-26 1980-02-07 Bosch Gmbh Robert Vorrichtung zum schutz einer elektrischen schaltungsanordnung gegen stoerimpulse
DE2935917A1 (de) * 1979-09-06 1981-03-26 Deutsche Itt Industries Gmbh, 79108 Freiburg Schaltungsanordnung zur impulsuebertragung und -wiederholung
US4289978A (en) * 1979-10-05 1981-09-15 International Business Machines Corp. Complementary transistor inverting emitter follower circuit
US4287435A (en) * 1979-10-05 1981-09-01 International Business Machines Corp. Complementary transistor inverting emitter follower circuit
US4339669A (en) * 1980-07-08 1982-07-13 Motorola, Inc. Current ramping controller circuit
GB2108345A (en) * 1981-10-30 1983-05-11 Philips Electronic Associated All-pass curcuit arrangement
DE3213838A1 (de) * 1982-04-15 1983-10-27 Philips Patentverwaltung Gmbh, 2000 Hamburg Integrierte schaltungsanordung mit einem spannungs-strom-wandler
US4890015A (en) * 1988-01-29 1989-12-26 Texas Instruments Incorporated Method and circuitry for controlling the compensation of negative internal ground voltage fluctuations

Also Published As

Publication number Publication date
JPH07120965B2 (ja) 1995-12-20
AU590085B2 (en) 1989-10-26
WO1987007792A1 (fr) 1987-12-17
AU7354287A (en) 1988-01-11
US4977340A (en) 1990-12-11
DE3619098A1 (de) 1987-12-10
DE3767883D1 (de) 1991-03-07
EP0309451A1 (de) 1989-04-05
EP0309451B1 (de) 1991-01-30

Similar Documents

Publication Publication Date Title
EP0442492B1 (en) Active filter
US3904972A (en) Acoustic amplifier
US11888304B2 (en) Circuit with hot-plug protection, corresponding electronic device, vehicle and method
US3660773A (en) Integrated circuit amplifier having an improved gain-versus-frequency characteristic
US4887047A (en) Current sense amplifier with low, nonlinear input impedance and high degree of signal amplification linearity
US5973897A (en) Electrostatic discharge (ESD) protection circuit with reduced node capacitance
US4987323A (en) Peak voltage holding circuit
JPS60169915A (ja) 直流電圧調整器
US4410859A (en) Signal amplifier circuit arrangement with output current limiting function
US3753079A (en) Foldback current limiter
US5025203A (en) Circuit for use with a voltage regulator
JPH01502709A (ja) 電気回路
JP2795027B2 (ja) Igbtのゲート駆動回路
US8508892B2 (en) Integrated circuit with DC-DC converter and ESD protection
US3553599A (en) Bias control circuit for semiconductor amplifier
US20230034417A1 (en) Isolated communications lane demodulator
US4339669A (en) Current ramping controller circuit
GB2257855A (en) Driver circuit for inductive loads
JPS58501400A (ja) 精密差動型弛張発振器回路
US3829716A (en) Wide range monstable multivibrator circuit having a constant current source
KR0177175B1 (ko) 적분기용 비교기회로
JP3728056B2 (ja) 容量回路
US4240042A (en) Bandwidth limited large signal IC amplifier stage
JPH03295472A (ja) オーディオ信号のピークホールド回路
RU1818672C (ru) Устройство дл управлени мощным транспортом с защитой от короткого замыкани

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees