JPH01503103A - 単相ccdの製造方法 - Google Patents

単相ccdの製造方法

Info

Publication number
JPH01503103A
JPH01503103A JP63503211A JP50321188A JPH01503103A JP H01503103 A JPH01503103 A JP H01503103A JP 63503211 A JP63503211 A JP 63503211A JP 50321188 A JP50321188 A JP 50321188A JP H01503103 A JPH01503103 A JP H01503103A
Authority
JP
Japan
Prior art keywords
substrate
mask
strip
ions
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63503211A
Other languages
English (en)
Inventor
ニコルズ,デービッド・ニューエル
Original Assignee
イーストマン・コダック・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーストマン・コダック・カンパニー filed Critical イーストマン・コダック・カンパニー
Publication of JPH01503103A publication Critical patent/JPH01503103A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D44/00Charge transfer devices
    • H10D44/01Manufacture or treatment
    • H10D44/041Manufacture or treatment having insulated gates

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 単@CODの製造方法 この発明は単相形式の半導体電荷結合素子(CCDJに、更に詳しくは2その製 造方法4C関係している。
背景技術 単相CODは周知である。ガえは、1980年lθ月21日に発行された米1′ #許fg4229752号を見よ。単相CODは一般に一連のセルで構収された 信号チャネル上の連続的ゲート電極を使用しており、この連続的ゲート電極に周 期的に加えられる単相クロック信号によってチャネルの連続したセル間で移動電 荷パケットカ移送される。珈込みチャネルCODにおいては、移動電荷は電荷転 送効率を改讐するために表面に泊ってではなく半導体基板のバルク内の誘起チャ ネルにおいて移送される。
単相CODにおいては、信号チャネルを形成する複数のセルのそれぞれは四つの 部分1丁なわち第1記憶部分、第1転送部分、第2記憶部分及び第2転送部分か らなっている。各セルに泊ってのII荷パケットの所望の単方向性移送な確保て るために。
それの四つの部分11種種のa度のドーパントの制御の下で種種の深さの電位井 戸な形成するように設計されている。夷に、各セルの一部分は、仮想電極として tIk能し、任意のゲート誘起の電位変化から下にあるセルを遮へいするように 、上にある酸化けい素層とのそれの境界面において反転層を含むことが必要であ る。
既知のように、高¥EllCCDにおいては各セルのチャネルに泊っての長さを 短く保つことが望ましい。良に、各セルの記憶効率を最適化するために、各セル の転送部分の長さに対する記TXb分の長さの比を最大にでることが望ましい。
この発BF3tsこの比を増大するために有効である。
一般に、CODにおけるセルの葵装@度は、CODの処理の除に通常使用される 種種のマスキング層をパターン化するのに使用される写真印刷装置の分解能及び 整合能力によって制限される。使用される連続したマスクの整合の確度1工又制 限的要因として作用する。過去においては、これらの要因は実際の製造の際に容 易に違収され得る最適設計を制限するように作用した。
この発明は使用される4真印刷機器の分解能力に比較的無関係であり且つ臨界的 整合段階の実質上ない埋込みチャネル単相CCDtt作るための方法に向けられ ている。
この目的のために、この発明の方法は、各セルに対して一つのマスキング材料の 中心部分な備え且つこの中心部分の両側に異なったマスキングbsの一対のスペ ーサ部分′4I:備えた単一のマスクを使用し℃いる。マスクの種種の部分の連 続した削除によって1寸法の縮小したこの一つのマスクは連続したイオン注入段 階に対し℃使用されることができる。従って、連続したマスクの整合の必要性が 排除される。更に、写真印刷に無関係な方法でスペーサ部分の長さの寸法を制御 することによりて、工程は写真印刷及びこれの制限事項とは比較的無関係に行わ れる。
一つの態様においてこの発明は、単相電荷結合素子の製造において1次の諸段階 からなる電荷結合素子における使用のための半導電性基板における所望のドーピ ング濃度を与える方法に向けられている。
lal それぞれが、■直伽壁のある一つの材料の中心部分を備え且つこの中心 す分の対立した餉壁に異なった材料の端部部分な備えた複数の条片部分からなる マスクな基板上に形成する段階。
lbl マスクな通して基板の一出領域へ一つの形式のイオンな注入する段階。
IC) 各条片の端部部分の対応するものを除去する段階、ldl 基板の算出 領域へ前記の−及び反対の形式のイオンを注入するに階。
let 各条片の中心部分を除去する段階。
(f) 基板の延出領域へ前記の一つの形式のイオンを注入する段階、並びに 1ρ 各条片の残りの端部部分な除去する段階。
図面の簡単な説明 この発明は添付の図面に関連して行われた実施例についての次の更に詳細な説明 から一層よく理解されるであろう。
図1はこの発明の方法が適用可能である種類の単相CODのチャネル領域に対し て長手方向に且つ法線方向に椴られた。断面WBKおける切欠き部分を備えた透 視図であり、又図2−6はこの発明による図1のCODの製造における処理段階 の順序を図解している。
図1はこの発明が適用可能て゛ある種類の単相CODの透視図である。これは単 結晶シリコン基板11を備えている。基板の上方面は、チャネル領域の長さに泊 って延びた一様な厚さを狩った。典型的には酸化けい素のゲート誘′[体層12 によりて覆われている。連続的ゲート電極13はチャネル領域の長さに沿って延 びており、クロックパルス源(図示されていない〕に接続されている。チャネル の長さに沿って一連のセルが隔置されているが、そのうちの二つだけが示されて いる。各セルには1゜11.1及び■と標識付けされた四つの部分がある。表酊 反転層14は各セルの部分層及び■の上方面の上に延びている。これは仮想電極 とじ工作用して、各セルのそれらの部分な任意のゲート誘起による電位変化から 遮へいする。反転層の丁ぐ下では。
部分層及び■のチャネルを位最大値がこれらの部分の7クセブタ及びドナーの濃 度だけによって決定される。各セルには又領域!及びUがあって、これらの領域 では電位最大値はゲート13に加えられる電位と部分1及びtlKおけるアクセ プタの濃度°とによって決定される。
グー)13に加えられる電位を変えることによって、部分I及びnの電位最大値 は部分層及び■の固定した電位最大値より高くも低くもなるように変えられるこ とができ、これにより。
ゲート電位がクロック源により高値と低値との間で脈動するときにチャネル領域 において左から右へ一方向に電荷移送を確保てるように電位分布における所望の こう配(グラジエン)Jな達成することができる。
CODには又チャネルに沿って移動するように信号電荷バヶットを入力し、出力 するためにチャネルの一方の端部において入力樽造部を且つチャネルの地方の端 部において出刃偽造部があるが、これらはどちらもここでに示され℃いない。
図1の断面は、チャネルに対して法味方向に延びており2電荷転送チヤネルの側 方境界の一つを規定するチャネル停止部を備えている。典型的には、COD面積 イメージヤは、それぞれがそのような中間チャネル停止部によって他のものから 電気的に分離された。共通基板における複数の平行なチャネルな備えている。
更に、埋込みチャネルCODにおいては、!荷転送は基板の上方面のすぐ下に形 成されたチャネルにおいて行われる。
そのような単相CODの動作についての更に詳細な説明に関しては前述の米国特 許第4229752号に参照が行われる。
今度は図2を参照して、各セルの種種の部分において所望の不純物f11度を連 取するためのこの発明の例を示す製造方法が説明される。
まず、適当な一様不純物濃度の単結晶シリコン基板が準備される。実例において は2基板は最初FJ2.5X10 ドナー/cnI3のa度にドープされた。
欠に、典型的には、約800オングストロームの/ξミツド化けい素な通して約 1loKEVの電圧で約4.7X1011イオン/iの適用量のほう素の、アク セプタ・イオンの非選択的注入が行われて、電荷転送が行われるべき基板20の 上方面のすぐ下のp形埋込みチャネル21が形成される。このパッド酸化物の除 去後1次に基板上にゲート酸化物層22.及び典型的には屋化けい素の、懐程食 亥」停止部として使用されるために適した層23が成長させられる。酸化けい素 層の厚さは動作設計上重装なパラメータであり、説明中のを定の実例においては 約600オングストロームの厚さであった。この実例における輩化けい素の厚さ は約25.0オングストロームの厚さでめった。これらの層の付着のためには標 準技前を使用することができる。
次に、化学蒸着法を用いて既知の方法で約1ミクロンの厚さのポリシリコンの層 が基板の上に付着させられる。これ1;次に。
例えば写真印加り技法及び異方性食刻法を用いて、に知の方法でパターン化され て、約6ミクロンの幅の垂直側壁を備え且つ縁部間の間隔がFJ8ミクロンの条 片が形成された。結果として生じたものは図2に示されている。n形シリコン基 板201工、はう素の豊富なチャネル21を備えており、これの上には酸化げい 累層22.輩化げい累層23.及び条片24へとパターン化されたポリシリコン 層がある。
次に、各ポリシリコン条片24の側縁部上に1条片24のものとは異なった食刻 特性を持った材料、9+!えば酸化げい累の。
図3に見られるような側壁スペーサ25A、25Bが形成される。これら1;既 知の方法で、91えは1条片24上に整合的に約1ミクロンの厚さの酸化けい累 の層を付着させ1次に等片的に食刻して1条片の広い面上に付着した酸化物を除 去し1図示のように条片の側縁部に浴りて酸化物部分が残さjる。スペーサ部分 の−は本質上付着させられた酸化物層の厚さによって決定され、且つ本質上、過 食側が回避されるような厚さに対応している。!要なことであるが、このスペー サの@は任意の写真印刷機器とは無関係に訓告され得るが、これは、スペーサの 幅を利用可能な写真印刷機器の分解能及び整列能力よりも狭くすることができる ので1重装な利点である。
この段階において、基板は第2のほう素注入段階に、実例としては、再びl 1 0KEVの電圧で1.75X1012イオン/cln2の適用量にさらされる。
次に1図4に示されたように、最古のスペーサ25Bは各条片24から選択的に 除去される。これは任意の適当な方法で、例えば1表面なホトレジストで覆い、 各条片の最古部分上にあるホトレジストの部分な選択的に除去し℃最古スペーサ を無比させ1次に最古スペーサを食刻し去ることによって行うことができる。
最古スペーサの除去後、基板警;二つの開側の注入を施されるが、これの順序は 重要ではない。 。
一つは、前に論述されたように、仮想電極として役立つ反転層を形成するためσ 入 ドナーイオン、有利にはし素の浅い注入である。説明中の特定の実施例にお いては、適用量は240KE■の電圧でL4X1013イオン/α2でありた。
ユ素イオンのはるかに大きい質量のために、それの注入の深さは高目の加速電圧 にもかかわらずほう素イオンのものよりも浅くなる。
第2 ノ注入&Z、l 10 K E ’l/17)1に圧テり 1.6 X  l o12イオ7/閤2の適用量によるほう素の注入である。
次に、ポリシリコン条片24か選択的に食刻し去られ11図5&C見られるよう に側壁スペーサ25Aだけが残される。この段階におい℃は6.7X10”イオ ン/crR2の適用量及び1】0KEYでの最後のほう紫注入がある。
最後に、@化物スペーサ25A及びと化けい素1ii23が食刻し去られ11図 6に見られるようにゲート酸化物22で棟われた注入済み基板20だけが残され る。
ゲート電極の付着前に、基板な1例えば、酸系中で10分間950度C目盛に再 加熱し℃ゲート酸化物に対する任意の損傷を修復することか一般に蓋ましい。こ の加熱は又注入されたイオンを活性化てるのに役立ち得るが、しかし、別伽のア ニール段階を時には準備し℃もよい。
次に1図7に見られるようにゲート酸化物上にゲート電極27な付着させること ができる。典型的には、CODにおけるゲート電極は数千オングストロームの厚 さの、筒導電率になるようにドープされたポリシリコン層である。しかしなから 、単相CODにおいてはまただ一つのレベルの金属化が要求されるので、透明で あり得る2丁ずドープされた酸化インジウムのような材料をゲート導体とじ℃使 用することが実行可能でらる。これは、CODがフレーム転送形のような、ある 形式の画像形成装置に使用されるべきときにQJ点な呈する。
図7には又、四つの改分部分に分割された埋込みチャネル層21の一つのセルが 示されている。部分目;スペーサ25Aによって規定され、比較的軽いほう素注 入な持っ℃いる。部分11;比収的菖いほう累注入を持りた条片24により℃規 定されている。部分ト一部分的にひ素注入によって補漬された’Pはり比収的夏 いほう素注入を持ったスペーサ25Bによって規定されている。部分h・は図3 1Cおけるスペーサ25Bと25Aとの関の裸の領域により℃規定され1部分的 にひ素注入によって補償された最も重いほう素濃度を持っている。
この方法の利点は、転送部分として役立つように栴収され侍る部分な、写真印桐 法により幅の限定されないスペーサ25A及び25Bにより″′C規定されてい るので、比較的狭くすることができることである。これは、この場会記1lvb 分である部分l及びバ?比較的広くてることを可能にするが、これはそれの記憶 容量を増太し、これにより飽和効果を最小にでるために望ましいことでるる。
完全なCODの製造方法の残りの段階は普通のものでよいので、ここで1;論述 されない。
理解されるべきことであるが、言及された特定の値は、*荷転送のための約4ボ ルトのクロック電圧での使用のために意図された一つの設計を単に例示するもの である。
他の設計のものは注入イオンのための他の値の適用量及び加速TILIEな使用 することになろう。同様に2他の厚さ及び幅のマスキング層が他の設計のものに i;望ましいであろう。同様に。
材料の他の組合せも複合マスクに使用することかできる。飼えば、アルミニウム を付着させて適当にパターン化し1選択的部分を酸化させて、スペーサ部分を形 成し、未酸化のアルミニウムを中心部分として役立つように残すこともできる。
多結晶シリコンを同様の方法で使用することもできる。同様に1周知のように、 素子の極性はイオンの符号及び出発材料の導電形式を反転させることによつ℃反 転させることができる。同様に、言及された特定のイオンの代わりに他のイオン を用いることができるでろろう。
更に1表面チャネル形式のCODが埋込みチャネル形式のものの代わりに望まれ る誉合には、埋込みチャネルを形成するために使用される最初の非選択的注入を 省V!することができる。
同様に、ゲート酸化物層?最初1(含めろことな省略して、その代わりにゲート 電極の付着の直前にゲート酸化物層を形成することり実行可能である。しかしな がら1食刻停止部としての使用のための量化けい素層の特性を改番するためにシ リコン基板と付着i化けい素層との間に酸化物層な含めることが一般的に有利で ある。更に、輩化物層の厚さは確実な賞刻停止部として役立つように十分なもの にでるべきであるが、注入イオンのその部分の通過を有意に藺止するようにそれ ほど厚くてるべきで警;ない。
FIG、5 国際調査報告 国際調査報告

Claims (4)

    【特許請求の範囲】
  1. 1.単相電荷結合素子の製造において、各条片部分が垂直側壁を持った一つの材 料の中心部分及びこの中心部分の対立した側壁における異なった材料の縁部部分 を備えた複数の条片部分からなるマスクを半導電性基板上に形成する段階、 マスクを通して基板の露出領域へ一つの形式のイオンを注入する段階、 各条片の縁部部分の対応するものを除去する段階、基板の露出領域へ前記の一つ 及び反対の形式のイオンを注入する段階、 各条片の中心部分を除去する段階、 基板の露出領域へ前記の一つの形式のイオンを注入する段階、並びに 各条片の残りの縁部部分を除去する段階、を含んでいる電荷結合素子における使 用のために半導電性基板において所望のドーピング濃度を与える方法。
  2. 2.マスク条片がポリシリコンの中心部分及び酸化けい素の像部部分を備えてお り且つ基板が基板の表面とマスクの条片との間に望化けい素の食刻停止層を備え ている、請求項1の方法。
  3. 3.基板がn形であって注入ほう素の表面層を備えており且つ一方の形式の注入 イオンがほう素のものであり且つ反対の形式の注入イオンがひ素のものである、 請求項1の方法。
  4. 4.n形シリコン基板を準備する段階、基板の上方面へほう素イオンを注入して ほう素の豊富な上方面層を形成する段階、 基板の上方面層の上に順に酸化けい素層及び窒化けい素層を形成する段階、 各条片が対立した対の垂直側壁を持ったポリシリコン中心部分及び各中心部分の 二つの側壁のそれぞれにおける別別の酸化けい素縁部部分を備えている複数の隔 置された条片からなっているマスクを窒化けい素層上に形成する段階、マスクを 通して基板の露出領域にほう素イオンを注入する段階、 マスクの条片の側壁の対応するものから酸化けい素縁部部分を選択的に除去する 段階、 マスクを通してほう素及びひ素イオンを基板の露出領域へ注入する段階、 各条片の中心部分を選択的に除去してマスクの各条片の残りの縁部部分だけを残 す段階、並びに マスクを通してほう素イオンを基板の露出領域へ注入する段階、 を含んでいる埋込みチャネル単相電荷結合素子における使用のたりの基板を準備 する方法。
JP63503211A 1987-03-30 1988-03-21 単相ccdの製造方法 Pending JPH01503103A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/031,974 US4732868A (en) 1987-03-30 1987-03-30 Method of manufacture of a uniphase CCD
US031,974 1987-03-30

Publications (1)

Publication Number Publication Date
JPH01503103A true JPH01503103A (ja) 1989-10-19

Family

ID=21862425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63503211A Pending JPH01503103A (ja) 1987-03-30 1988-03-21 単相ccdの製造方法

Country Status (4)

Country Link
US (1) US4732868A (ja)
EP (1) EP0308480A1 (ja)
JP (1) JPH01503103A (ja)
WO (1) WO1988007760A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5114833A (en) * 1988-08-29 1992-05-19 Eastman Kodak Company Charge-coupled device and process of making the device
US4992392A (en) * 1989-12-28 1991-02-12 Eastman Kodak Company Method of making a virtual phase CCD
US5825840A (en) * 1996-04-23 1998-10-20 Eastman Kodak Company Interline sensor employing photocapacitor gate
US20040012688A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Large area charge coupled device camera
US20040012684A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Image reconstruction techniques for charge coupled devices
US6818483B2 (en) * 2002-07-16 2004-11-16 Fairchild Imaging Large area, fast frame rate charge coupled device
US20040012689A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Charge coupled devices in tiled arrays

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918997A (en) * 1974-12-06 1975-11-11 Bell Telephone Labor Inc Method of fabricating uniphase charge coupled devices
US4027381A (en) * 1975-07-23 1977-06-07 Texas Instruments Incorporated Silicon gate ccd structure
US4167017A (en) * 1976-06-01 1979-09-04 Texas Instruments Incorporated CCD structures with surface potential asymmetry beneath the phase electrodes
US4076557A (en) * 1976-08-19 1978-02-28 Honeywell Inc. Method for providing semiconductor devices
US4364076A (en) * 1977-08-26 1982-12-14 Texas Instruments Incorporated Co-planar well-type charge coupled device with enhanced storage capacity and reduced leakage current
US4229752A (en) * 1978-05-16 1980-10-21 Texas Instruments Incorporated Virtual phase charge transfer device
US4318216A (en) * 1978-11-13 1982-03-09 Rca Corporation Extended drain self-aligned silicon gate MOSFET
US4553316A (en) * 1981-12-24 1985-11-19 Texas Instruments Incorporated Self-aligned gate method for making MESFET semiconductor
JPS59920A (ja) * 1982-06-23 1984-01-06 Fujitsu Ltd 半導体装置の製造方法
US4613402A (en) * 1985-07-01 1986-09-23 Eastman Kodak Company Method of making edge-aligned implants and electrodes therefor

Also Published As

Publication number Publication date
WO1988007760A1 (en) 1988-10-06
EP0308480A1 (en) 1989-03-29
US4732868A (en) 1988-03-22

Similar Documents

Publication Publication Date Title
US4063992A (en) Edge etch method for producing narrow openings to the surface of materials
JP2569308B2 (ja) 半導体デバイスにおいて不純物を領域から領域へ転送する方法
JPS629671A (ja) 半導体装置の製法
US6579764B2 (en) Integrated circuit memory devices having non-volatile memory transistors and methods of fabricating the same
JPS5846670A (ja) 埋込みチヤンネル型電荷結合装置の製造法
US5516716A (en) Method of making a charge coupled device with edge aligned implants and electrodes
US5393233A (en) Process for fabricating double poly high density buried bit line mask ROM
JPH0793442B2 (ja) 積層薄膜トランジスター及びその製造方法
US4579626A (en) Method of making a charge-coupled device imager
US5719075A (en) Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
US5221852A (en) Charge coupled device and method of producing the same
JPH01503103A (ja) 単相ccdの製造方法
JPH03296284A (ja) 超伝導素子の製造方法
CA1225464A (en) Semiconductor device having narrow coplanar silicon electrodes
US5460997A (en) Method of making a confined planar charge coupled device with edge aligned implants and interconnected electrodes
CA1157964A (en) Self-aligned mos fabrication
US4658278A (en) High density charge-coupled device imager and method of making the same
EP0723288A2 (en) Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes
US6469329B1 (en) Solid state image sensing device and method of producing the same
EP0499985A3 (en) Manufacturing method of semiconductor memory device
GB1576144A (en) Methods of manufacturing charge transfer devices
US5837563A (en) Self aligned barrier process for small pixel virtual phase charged coupled devices
JP2651038B2 (ja) 電荷転送装置の製造方法
JP2708878B2 (ja) 半導体装置の製造方法
JPS5966169A (ja) Ccdおよびその製造方法