JPH0153530B2 - - Google Patents
Info
- Publication number
- JPH0153530B2 JPH0153530B2 JP55022608A JP2260880A JPH0153530B2 JP H0153530 B2 JPH0153530 B2 JP H0153530B2 JP 55022608 A JP55022608 A JP 55022608A JP 2260880 A JP2260880 A JP 2260880A JP H0153530 B2 JPH0153530 B2 JP H0153530B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- controlled oscillator
- frequency
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明は周波数シンセサイザー等に使用される
位相ロツクループ回路に関し、特に電圧制御形発
振器の出力側より得られる出力信号のジツタを軽
減する様にしたものである。
位相ロツクループ回路に関し、特に電圧制御形発
振器の出力側より得られる出力信号のジツタを軽
減する様にしたものである。
従来周波数シンセサイザーに使用される位相ロ
ツクループ回路としては第１図に示す如きものが
ある。即ち、第１図に於いて、１は位相比較回路
を示し、この位相比較回路１の一方の入力端子に
基準信号発生回路２よりの基準信号例えば9KHz
の信号を供給し、この位相比較回路１の出力信号
を低域通過フイルタ３を介して電圧制御形発振器
４の周波数制御端子に供給し、この電圧制御形発
振器４の出力信号を出力端子５に供給すると共に
この電圧制御形発振器４の出力信号を分周比1/N
が選局信号入力端子６ａに供給される選局信号に
より可変できる可変分周器６に供給し、この可変
分周器６の出力信号を位相比較回路１の他方の入
力端子に供給する。斯る第１図に示す如き位相ロ
ツクループ回路の出力信号をAM受信機の局部発
振信号として使用するときには可変分周器６の分
周比1/Nを可変することにより出力端子５に例え
ば98KHz〜2052KHzの9KHzの発振信号が得られる
如くなされる。
ツクループ回路としては第１図に示す如きものが
ある。即ち、第１図に於いて、１は位相比較回路
を示し、この位相比較回路１の一方の入力端子に
基準信号発生回路２よりの基準信号例えば9KHz
の信号を供給し、この位相比較回路１の出力信号
を低域通過フイルタ３を介して電圧制御形発振器
４の周波数制御端子に供給し、この電圧制御形発
振器４の出力信号を出力端子５に供給すると共に
この電圧制御形発振器４の出力信号を分周比1/N
が選局信号入力端子６ａに供給される選局信号に
より可変できる可変分周器６に供給し、この可変
分周器６の出力信号を位相比較回路１の他方の入
力端子に供給する。斯る第１図に示す如き位相ロ
ツクループ回路の出力信号をAM受信機の局部発
振信号として使用するときには可変分周器６の分
周比1/Nを可変することにより出力端子５に例え
ば98KHz〜2052KHzの9KHzの発振信号が得られる
如くなされる。
斯るAM受信機の局部発振信号を得る位相ロツ
クループ回路の如く基準信号の周波数rが例えば
9KHzの如く低い場合には、この9KHzの周波数成
分が低域通過フイルタ３により除去することがで
きず、この低域通過フイルタ３の出力側に現われ
る9KHz成分により電圧制御形発振器４を角度変
調することになり、この出力端子５に得られる信
号をスペクトラムアナライザーで観測したときは
第２図に示す如く所望の周波数pの両側にサイド
バンドを有することになる。このサイドバンドを
除去する為に低域通過フイルタ３のカツトオフ周
波数を低くしたときには時定数が長くなる為位相
がロツクするまでに時間がかかり、過渡応答が劣
化し、極端な場合は位相ロツクがかからなくなつ
たりし、位相ロツクループ回路の動作が不満足と
なる。この為第１図に示す如き位相ロツクループ
回路に於いては低域通過フイルタ３のカツトオフ
周波数を低くすることはできず、斯る基準信号の
周波数が低いときには電圧制御形発振器４の出力
信号のサイドバンド即ちジツタを軽減することが
できなかつた。又第１図に於いては基準信号が単
一の周波数のみをもつ単純な場合であるが、プリ
ミツクス形シンセサイザーの如く、複合波の中か
ら同期用の搬送波信号を抽出する際には、現象は
もつと複雑であり、屡々大きなジツタを生じ、こ
のジツタを位相ロツクループ回路の安定性等を損
うことなく除去することは極めて困難であつた。
クループ回路の如く基準信号の周波数rが例えば
9KHzの如く低い場合には、この9KHzの周波数成
分が低域通過フイルタ３により除去することがで
きず、この低域通過フイルタ３の出力側に現われ
る9KHz成分により電圧制御形発振器４を角度変
調することになり、この出力端子５に得られる信
号をスペクトラムアナライザーで観測したときは
第２図に示す如く所望の周波数pの両側にサイド
バンドを有することになる。このサイドバンドを
除去する為に低域通過フイルタ３のカツトオフ周
波数を低くしたときには時定数が長くなる為位相
がロツクするまでに時間がかかり、過渡応答が劣
化し、極端な場合は位相ロツクがかからなくなつ
たりし、位相ロツクループ回路の動作が不満足と
なる。この為第１図に示す如き位相ロツクループ
回路に於いては低域通過フイルタ３のカツトオフ
周波数を低くすることはできず、斯る基準信号の
周波数が低いときには電圧制御形発振器４の出力
信号のサイドバンド即ちジツタを軽減することが
できなかつた。又第１図に於いては基準信号が単
一の周波数のみをもつ単純な場合であるが、プリ
ミツクス形シンセサイザーの如く、複合波の中か
ら同期用の搬送波信号を抽出する際には、現象は
もつと複雑であり、屡々大きなジツタを生じ、こ
のジツタを位相ロツクループ回路の安定性等を損
うことなく除去することは極めて困難であつた。
本発明は斯る点に鑑み位相ロツクループ回路に
於ける電圧制御形発振器の出力信号のジツタを軽
減する様にしたものである。
於ける電圧制御形発振器の出力信号のジツタを軽
減する様にしたものである。
以下第３図を参照しながら本発明位相ロツクル
ープ回路の一実施例につき説明しよう。この第３
図に於いて、第１図に対応する部分には同一符号
を付し、その詳細説明は省略する。
ープ回路の一実施例につき説明しよう。この第３
図に於いて、第１図に対応する部分には同一符号
を付し、その詳細説明は省略する。
この第３図例に於いては第１図の電圧制御形発
振器４の出力側に得られる第２図に示す如き不用
成分を含む信号eiを加算回路７の一方の入力端子
に供給すると共にこの不用成分を含む信号を混合
回路８の一方の入力端子に供給する。一般的な場
合この不用成分を含む信号eiは ei＝asinωt＋N+ 〓n=N- bo ×sin｛（Ｗ＋Po）ｔ＋θn｝ …(1) と表わされる。ここでωは希望信号の角周波数、
boは第ｎ番目の妨害波のレベル、（ω＋po）は第
ｎ番目の妨害波の角周波数、θnは妨害波の初期
位相である。この混合回路８の出力信号を加算回
路７の他方の入力端子に供給する。又この加算回
路７の出力信号をこの加算回路７の出力信号の差
成分項を抽出する周波数特性の帯域通過フイルタ
９を介して位相比較回路１０の一方の入力端子に
供給し、この位相比較回路１０の出力信号を低域
通過フイルタ１１に供給し、この低域通過フイル
タ１１の出力信号を電圧制御形発振器１２の周波
数制御端子に供給してこの電圧制御形発振器１２
の発振周波数を制御する。この場合電圧制御形発
振器１２は電圧制御形発振器４の２倍の周波数で
発振する如くする。この電圧制御形発振器１２の
出力信号を1/2分周器１３を介して位相比較回路
１０の他方の入力端子に供給すると共にこの1/2
分周器１３の出力側より出力端子５を導出し、又
この電圧制御形発振器１２の出力信号を混合回路
８の他方の入力端子に供給する。
振器４の出力側に得られる第２図に示す如き不用
成分を含む信号eiを加算回路７の一方の入力端子
に供給すると共にこの不用成分を含む信号を混合
回路８の一方の入力端子に供給する。一般的な場
合この不用成分を含む信号eiは ei＝asinωt＋N+ 〓n=N- bo ×sin｛（Ｗ＋Po）ｔ＋θn｝ …(1) と表わされる。ここでωは希望信号の角周波数、
boは第ｎ番目の妨害波のレベル、（ω＋po）は第
ｎ番目の妨害波の角周波数、θnは妨害波の初期
位相である。この混合回路８の出力信号を加算回
路７の他方の入力端子に供給する。又この加算回
路７の出力信号をこの加算回路７の出力信号の差
成分項を抽出する周波数特性の帯域通過フイルタ
９を介して位相比較回路１０の一方の入力端子に
供給し、この位相比較回路１０の出力信号を低域
通過フイルタ１１に供給し、この低域通過フイル
タ１１の出力信号を電圧制御形発振器１２の周波
数制御端子に供給してこの電圧制御形発振器１２
の発振周波数を制御する。この場合電圧制御形発
振器１２は電圧制御形発振器４の２倍の周波数で
発振する如くする。この電圧制御形発振器１２の
出力信号を1/2分周器１３を介して位相比較回路
１０の他方の入力端子に供給すると共にこの1/2
分周器１３の出力側より出力端子５を導出し、又
この電圧制御形発振器１２の出力信号を混合回路
８の他方の入力端子に供給する。
以下この第３図の動作につき説明するに加算回
路７及び混合回路８の夫々の一方の入力端子に式
(1)に示す如き不用成分を含む基準信号eiが供給さ
れるものとする。このときは位相比較回路１０、
低域通過フイルタ１１、電圧制御形発振器１２、
１／２分周器１３の構成する位相ロツクループ回路
がロツクした状態ではこの電圧制御形発振器１２
の出力信号Voは V0＝２×sin（2ωt−π／２） ……(2) である。従つて式(1)及び(2)の信号が混合回路８に
て混合され、この混合出力信号と式(1)の信号が加
算回路７で加算され、この加算回路７の出力には
出力信号e7として e7＝ei＋ei×V0 が得られる。この場合、 sin（β−π／２）＝−cosβ且つ −２ sinαcosβ＝−｛sin（α＋β）＋sin（α−β
）｝＝−sin（α＋β）＋sin（β−α） が成立するので、 ei×V0＝−ei×2cos2ωt＝−2asinωt×cos2ωt −２N+ 〓 〓n=N- 〔bo×sin｛（ω＋po）ｔ＋θo｝cos2ωt〕＝−asi
n3ωt＋asinωtN+ 〓n=N- −bo ×sin｛（3ω＋po）ｔ＋θo｝N+ 〓n=N- ＋bo×sin｛（ω−po）ｔ−θo｝ と変形できる。その出力信号e7の内の角周波数が
3ωの近傍の高調波成分を取除くため、その出力
信号e7を中心角周波数がωの帯域通過フイルタ９
を通したときは、この帯域通過フイルタ９の出力
側に得られる信号e9は e9＝asinωt＋N+ 〓n=N- bnsin｛（ω＋pn）ｔ＋θn｝＋asinωt ＋N+ 〓n=N- bnsin｛（ω−pn）ｔ−θn｝＝2asinωt＋N+ 〓n=N- bnsinωtcos（pnt＋θn） ＝2a｛１＋１／ａN+ 〓n=N- bncos（pnt＋θn）｝sinωt ……(3) となつて、この帯域通過フイルタ９の出力側には
加算回路７及び混合回路８の夫々の一方の入力端
子に任意の複合波信号が入力されても、常に振幅
変調波信号が得られる。この帯域通過フイルタ９
の出力側に得られる振幅変調波信号e9と1/2分周
回路１３の出力信号e0即ち e0＝2cosωt ……(4) とが位相比較回路１０に供給され、この位相比較
回路１０の出力側には ｄ（ｔ）＝e9×e0 ……(5) の信号が得られ、この(5)式の信号ｄ（ｔ）を低域
通過フイルタ１１を通したときは ｄ（ｔ）＝e9×e0＝０ となる。従つてこの低域通過フイルタ１１の出力
にはジツタの原因となる電圧制御形発振器１２を
角度変調する低周波成分は生じない。
路７及び混合回路８の夫々の一方の入力端子に式
(1)に示す如き不用成分を含む基準信号eiが供給さ
れるものとする。このときは位相比較回路１０、
低域通過フイルタ１１、電圧制御形発振器１２、
１／２分周器１３の構成する位相ロツクループ回路
がロツクした状態ではこの電圧制御形発振器１２
の出力信号Voは V0＝２×sin（2ωt−π／２） ……(2) である。従つて式(1)及び(2)の信号が混合回路８に
て混合され、この混合出力信号と式(1)の信号が加
算回路７で加算され、この加算回路７の出力には
出力信号e7として e7＝ei＋ei×V0 が得られる。この場合、 sin（β−π／２）＝−cosβ且つ −２ sinαcosβ＝−｛sin（α＋β）＋sin（α−β
）｝＝−sin（α＋β）＋sin（β−α） が成立するので、 ei×V0＝−ei×2cos2ωt＝−2asinωt×cos2ωt −２N+ 〓 〓n=N- 〔bo×sin｛（ω＋po）ｔ＋θo｝cos2ωt〕＝−asi
n3ωt＋asinωtN+ 〓n=N- −bo ×sin｛（3ω＋po）ｔ＋θo｝N+ 〓n=N- ＋bo×sin｛（ω−po）ｔ−θo｝ と変形できる。その出力信号e7の内の角周波数が
3ωの近傍の高調波成分を取除くため、その出力
信号e7を中心角周波数がωの帯域通過フイルタ９
を通したときは、この帯域通過フイルタ９の出力
側に得られる信号e9は e9＝asinωt＋N+ 〓n=N- bnsin｛（ω＋pn）ｔ＋θn｝＋asinωt ＋N+ 〓n=N- bnsin｛（ω−pn）ｔ−θn｝＝2asinωt＋N+ 〓n=N- bnsinωtcos（pnt＋θn） ＝2a｛１＋１／ａN+ 〓n=N- bncos（pnt＋θn）｝sinωt ……(3) となつて、この帯域通過フイルタ９の出力側には
加算回路７及び混合回路８の夫々の一方の入力端
子に任意の複合波信号が入力されても、常に振幅
変調波信号が得られる。この帯域通過フイルタ９
の出力側に得られる振幅変調波信号e9と1/2分周
回路１３の出力信号e0即ち e0＝2cosωt ……(4) とが位相比較回路１０に供給され、この位相比較
回路１０の出力側には ｄ（ｔ）＝e9×e0 ……(5) の信号が得られ、この(5)式の信号ｄ（ｔ）を低域
通過フイルタ１１を通したときは ｄ（ｔ）＝e9×e0＝０ となる。従つてこの低域通過フイルタ１１の出力
にはジツタの原因となる電圧制御形発振器１２を
角度変調する低周波成分は生じない。
この為本発明に依れば電圧制御形発振器１２の
出力側にはサイドバンドの存しない即ちジツタの
軽減された発振信号を得ることができ、出力端子
５にジツタの軽減された所望周波数の信号を得る
ことができる。
出力側にはサイドバンドの存しない即ちジツタの
軽減された発振信号を得ることができ、出力端子
５にジツタの軽減された所望周波数の信号を得る
ことができる。
又第４図は本発明の他の実施例を示し、この第
４図は短波受信機等に良く用いられるプリミツク
ス形シンセサイザーに本発明を適用したものであ
る。この第４図に於いて第３図に対応する部分に
は同一符号を付し、その詳細説明は省略する。
４図は短波受信機等に良く用いられるプリミツク
ス形シンセサイザーに本発明を適用したものであ
る。この第４図に於いて第３図に対応する部分に
は同一符号を付し、その詳細説明は省略する。
第４図に於いて１４は可変周波数発振器を示
し、この可変周波数発振器１４の出力信号を混合
回路１５の一方の入力端子に供給し、この混合回
路１５の出力信号を帯域通過フイルタ１６を介し
て可変分周器６の入力端子に供給し、この可変分
周器６の出力信号を加算回路７の一方の入力端子
に供給すると共にこの可変分周器６の出力信号を
混合回路８の一方の入力端子に供給し、又基準信
号発生回路２よりの周波数rの基準信号を混合回
路８の他方の入力端子に供給し、この混合回路８
の出力信号を加算回路７の他方の入力端子に供給
し、この加算回路７の出力信号を帯域通過フイル
タ９の入力端子に供給する。この場合帯域通過フ
イルタ９の出力側には第３図例と同様にして可変
分周器６の出力信号が振幅変調信号に変換された
信号が得られる。この帯域通過フイルタ９の出力
信号を位相比較回路１０の一方の入力端子に供給
し、又高調波成分を含まない安定な信号を発生す
る基準発振器１７よりの単一周波数rの基準信号
を1/2に分周する1/2分周器１３を介して位相比較
回路１０の他方の入力端子に供給し、この位相比
較回路１０の出力信号を低域通過フイルタ１１を
介して電圧制御形発振器１２の周波数制御端子に
供給し、この電圧制御形発振器１２の出力信号を
混合回路１５の他方の入力端子にに供給すると共
にこの電圧制御形発振器１２の出力側より出力端
子５を導出する。この場合この電圧制御形発振器
１２の出力信号の周波数vは可変分周器６の分周
比を１／Ｎとし、可変周波数発振器１４の出力信
号の周波数をVFOとしたとき v＝Ｎ／２r VFO となる。この第４図に於いても位相比較回路１０
に供給する一方の信号を振幅変調信号に変換して
いるので、第３図と同様に電圧制御形発振器１２
の出力側即ち出力端子５に第３図例と同様にジツ
タの軽減された所望周波数の発振信号を得ること
ができる。
し、この可変周波数発振器１４の出力信号を混合
回路１５の一方の入力端子に供給し、この混合回
路１５の出力信号を帯域通過フイルタ１６を介し
て可変分周器６の入力端子に供給し、この可変分
周器６の出力信号を加算回路７の一方の入力端子
に供給すると共にこの可変分周器６の出力信号を
混合回路８の一方の入力端子に供給し、又基準信
号発生回路２よりの周波数rの基準信号を混合回
路８の他方の入力端子に供給し、この混合回路８
の出力信号を加算回路７の他方の入力端子に供給
し、この加算回路７の出力信号を帯域通過フイル
タ９の入力端子に供給する。この場合帯域通過フ
イルタ９の出力側には第３図例と同様にして可変
分周器６の出力信号が振幅変調信号に変換された
信号が得られる。この帯域通過フイルタ９の出力
信号を位相比較回路１０の一方の入力端子に供給
し、又高調波成分を含まない安定な信号を発生す
る基準発振器１７よりの単一周波数rの基準信号
を1/2に分周する1/2分周器１３を介して位相比較
回路１０の他方の入力端子に供給し、この位相比
較回路１０の出力信号を低域通過フイルタ１１を
介して電圧制御形発振器１２の周波数制御端子に
供給し、この電圧制御形発振器１２の出力信号を
混合回路１５の他方の入力端子にに供給すると共
にこの電圧制御形発振器１２の出力側より出力端
子５を導出する。この場合この電圧制御形発振器
１２の出力信号の周波数vは可変分周器６の分周
比を１／Ｎとし、可変周波数発振器１４の出力信
号の周波数をVFOとしたとき v＝Ｎ／２r VFO となる。この第４図に於いても位相比較回路１０
に供給する一方の信号を振幅変調信号に変換して
いるので、第３図と同様に電圧制御形発振器１２
の出力側即ち出力端子５に第３図例と同様にジツ
タの軽減された所望周波数の発振信号を得ること
ができる。
更に、この第４図例によれば、ジツタ成分を含
み易い可変周波数発振器１４の出力信号の周波数
VFOを種々に変化させることにより、ジツタ成分
の軽減された種々の周波数の発振信号を得ること
ができる。
み易い可変周波数発振器１４の出力信号の周波数
VFOを種々に変化させることにより、ジツタ成分
の軽減された種々の周波数の発振信号を得ること
ができる。
尚本発明は上述実施例に限ることなく本発明の
要旨を逸脱することなく、その他種々の構成が取
り得ることは勿論である。
要旨を逸脱することなく、その他種々の構成が取
り得ることは勿論である。
第１図は従来の位相ロツクループ回路の例を示
す構成図、第２図は第１図の説明に供する線図、
第３図は本発明位相ロツクループ回路の一実施例
を示す構成図、第４図は本発明の他の実施例を示
す構成図である。 １及び１０は夫々位相比較回路、２は基準信号
発生回路、３及び１１は夫々低域通過フイルタ、
４及び１２は夫々電圧制御形発振器、５は出力端
子、６は可変分周器、７は加算回路、８は混合回
路、９は帯域通過フイルタ、１３は1/2分周器で
ある。
す構成図、第２図は第１図の説明に供する線図、
第３図は本発明位相ロツクループ回路の一実施例
を示す構成図、第４図は本発明の他の実施例を示
す構成図である。 １及び１０は夫々位相比較回路、２は基準信号
発生回路、３及び１１は夫々低域通過フイルタ、
４及び１２は夫々電圧制御形発振器、５は出力端
子、６は可変分周器、７は加算回路、８は混合回
路、９は帯域通過フイルタ、１３は1/2分周器で
ある。
Claims (1)
- 【特許請求の範囲】 １ 一方の入力端子に入力信号が供給される第１
の位相比較回路１の出力信号を第１の低域通過フ
イルタ３を介して第１の電圧制御形発振器４に供
給し、該第１の電圧制御形発振器４の出力信号を
分周して成る信号を上記第１の位相比較回路１の
他方の入力端子に供給することにより第１の位相
ロツクループ回路を形成し、 第２の位相比較回路１０の出力信号を第２の低
域通過フイルタ１１を介して第２の電圧制御形発
振器１２に供給し、該第２の電圧制御形発振器１
２の出力信号を分周して成る信号を上記第２の位
相比較回路１０の一方の入力端子に供給すること
により第２の位相ロツクループ回路を形成し、 上記第１の電圧制御形発振器４の出力信号と上
記第２の電圧制御形発振器１２の出力信号とを周
波数混合して成る信号を上記第１の電圧制御形発
振器４の出力信号に加算し、該加算して得られた
信号を帯域通過フイルタ９を介して上記第２の位
相比較回路１０の他方の入力端子に供給するよう
にしたことを特徴とする位相ロツクループ回路。 ２ 位相比較回路１０の出力信号を低域通過フイ
ルタ１１を介して電圧制御形発振器１２に供給
し、該電圧制御形発振器１２の出力信号と可変周
波数発振器１４の出力信号とを周波数混合して成
る信号を帯域通過フイルタ１６を介して可変分周
器６に供給し、 高調波成分を含まない基準信号と上記可変分周
器６の出力信号とを周波数混合して成る信号に上
記可変分周器６の出力信号を加算して得られた信
号を帯域通過フイルタ９を介して上記位相比較回
路１０の一方の入力端子に供給し、 上記高調波成分を含まない基準信号を分周して
成る信号を上記位相比較回路１０の他方の入力端
子に供給するようにしたことを特徴とする位相ロ
ツクループ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260880A JPS56119534A (en) | 1980-02-25 | 1980-02-25 | Phase lock loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2260880A JPS56119534A (en) | 1980-02-25 | 1980-02-25 | Phase lock loop circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56119534A JPS56119534A (en) | 1981-09-19 |
| JPH0153530B2 true JPH0153530B2 (ja) | 1989-11-14 |
Family
ID=12087547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2260880A Granted JPS56119534A (en) | 1980-02-25 | 1980-02-25 | Phase lock loop circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56119534A (ja) |
-
1980
- 1980-02-25 JP JP2260880A patent/JPS56119534A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56119534A (en) | 1981-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2156269C (en) | Frequency synthesizer | |
| JPH0897744A (ja) | 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法 | |
| JPS623621B2 (ja) | ||
| US6040738A (en) | Direct conversion receiver using single reference clock signal | |
| US4097805A (en) | Frequency-synthesizer type transceiver | |
| US5734302A (en) | DC frequency modulation circuit using two phase locked loops | |
| JPS5997233A (ja) | 直接混合同期受信機 | |
| JP3256422B2 (ja) | 周波数シンセサイザ | |
| JPH0153530B2 (ja) | ||
| US4658423A (en) | FM-stereo receiver | |
| US4596955A (en) | Phase-locked loop and device for demodulating frequency modulated signals, comprising such a loop | |
| JP2919328B2 (ja) | 変調回路 | |
| JP2558265B2 (ja) | Ｆｍ復調器に関する改良 | |
| JP2829548B2 (ja) | ローカル信号発生回路 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPS6322738Y2 (ja) | ||
| JPH04336715A (ja) | 変調装置の周波数分配回路 | |
| JP3067945B2 (ja) | 変調装置およびその変調装置を備えた無線装置 | |
| SU1113890A1 (ru) | Синтезатор частот | |
| JPS5825730A (ja) | ス−パヘテロダイン回路の構成 | |
| SU1185564A1 (ru) | Формирователь амплитудно-модулированных сигналов | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH0779264A (ja) | Ｑｐｓｋ変調装置およびｑｐｓｋ復調装置 | |
| JPH06224957A (ja) | 無線送信器 | |
| JPS6136427B2 (ja) |