JPH0153799B2 - - Google Patents
Info
- Publication number
- JPH0153799B2 JPH0153799B2 JP57112488A JP11248882A JPH0153799B2 JP H0153799 B2 JPH0153799 B2 JP H0153799B2 JP 57112488 A JP57112488 A JP 57112488A JP 11248882 A JP11248882 A JP 11248882A JP H0153799 B2 JPH0153799 B2 JP H0153799B2
- Authority
- JP
- Japan
- Prior art keywords
- rhythm
- data
- pattern
- variation
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
この発明は従来のものと比べてリズムオートバ
リエーシヨン選択スイツチを増設することなく、
より多種類のリズムオートバリエーシヨンの得ら
れるオートリズム演奏装置に関する。 従来のオートリズム演奏装置において、例えば
４，８または16小節ごとに１小節だけ自動的にリ
ズムが変化するリズムオートバリエーシヨン機能
を備えたものが知られている。ところで、この従
来のオートリズム演奏装置においては、そのオー
トバリエーシヨンの種類を選択するためのスイツ
チが設けられているが、変化する小節のパターン
内容は４／８／16小節の選択にかかわらず同じも
のであり、前記スイツチによつてはバリエーシヨ
ンの入る小節すなわちリズムの変化周期を４，８
または16小節のうちから選択できるのみであつ
た。従つて、同時に複数個のスイツチを押下した
時は、押下されたスイツチのうち予め設定された
優先順位に従つて最優先順位のスイツチで定まる
ある１つの変化周期のみを有効とするしかなく、
オートバリエーシヨンを含ませたとしてもリズム
は比較的単調なものであつた。 この発明は、上述の従来形における問題点に鑑
み、オートリズム演奏装置において、リズムオー
トバリエーシヨン選択スイツチで例えば４，８お
よび16小節の変化周期をそれぞれ個々に選択した
場合の変化小節におけるリズムパターンをそれぞ
れに固有のものとし、さらに複数スイツチを押下
した場合はこれらのスイツチにより選択されるバ
リエーシヨンを組み合せて各変化小節ごとに発音
させるという構想に基づき、特に複数個のバリエ
ーシヨン選択スイツチを押下したとき、リズムを
従来より変化に富ませ、オートリズムの単調さを
より緩和させることを目的とする。この目的を達
成するため、この発明は、少なくとも１個のノー
マルパターンおよびそのノーマルパターンとは読
み出される周期とパターンが異なる複数個のバリ
エーシヨンパターンを記憶させたパターンメモリ
と、このパターンメモリから前記ノーマルパター
ンとバリエーシヨンパターンとを所定のテンポで
自動的に順次進行させながら読み出す動的読出手
段と、前記バリエーシヨンパターンにより付与さ
れるバリエーシヨンの種類を選択する複数個のバ
リエーシヨン選択スイツチと、このスイツチの１
個以上の押下により選択された前記バリエーシヨ
ンパターンを前記読み出される周期である所定周
期で一定時間ずつ前記ノーマルパターンと入れ替
えて出力するパターン選択手段と、このパターン
選択手段の出力するパターンに従つてリズム音を
発生するリズム音源とを具備するオートリズム演
奏装置であつて、前記バリエーシヨン選択スイツ
チのうちの複数個を押下した場合には、前記ノー
マルパターンと入れ替えるべきバリエーシヨンパ
ターンが２個以上存在する区間において、前記選
択手段は前記所定周期が最も長いバリエーシヨン
パターンを優先して選択することを特徴とする。 以下図面を用いてこの発明の実施例を説明す
る。 第１図はこの発明の１実施例に係るオートリズ
ム演奏装置の概略の構成を示すブロツク図であ
る。同図においてテンポクロツク発振器１は可変
周波数発振器からなり、この発振器１の発生する
テンポクロツクTCLの周期で第１図のオートリ
ズム演奏装置の発生するリズムのテンポが定ま
る。拍カウンタ２はテンポクロツクTCLを順次
カウントしてこのカウント値でパターンメモリ３
をアドレスするとともに、所定のカウント値ごと
に拍信号HNを出力する。小節カウンタ４は拍信
号HNをカウントして選択されたリズムが３拍子
か４拍子かに応じて３拍または４拍ごとに小節信
号SYOを出力する。パターンメモリ３には各リ
ズムごとに１個のノーマルパターンと３個のバリ
エーシヨンパターンが格納されており、リズム選
択スイツチ５により選択されたリズムのノーマル
パターンおよび３個のバリエーシヨンパターンが
前記拍カウンタ２のカウント値で指定されるアド
レスに従つて順次読み出され４つのチヤンネル
Ａ，Ｂ，Ｃ，Ｄにそれぞれ出力される。なお、小
節カウンタ４の出力SYOの最下位ビツトは、拍
カウンタ２の出力に最上位ビツトとして付加さ
れ、パターンメモリに格納されたリズムパターン
が２小節パターンである場合に第１小節と第２小
節とを区別するために用いられる。４／８／16小
節信号発生回路６は、小節カウンタ４の発生する
小節信号SYOをカウントして出力端４Ｐ，８Ｐ
および１６Ｐのそれぞれに第２図に示すような
４，８または16小節周期で１小節巾の“１”レベ
ル信号を発生する。バリエーシヨン選択スイツチ
回路７は、４，８，16小節ごとのバリエーシヨン
を選択するため１端をレベル“１”と、かつ他端
をAND回路７ｂ，７ｃ，４ｄそれぞれの一方の
入力端子と接続したスイツチ７Ｂ，７Ｃ，７Ｄを
含む。AND回路７ｂ〜ｄのそれぞれの他方の入
力端子は４／８／16小節信号発生回路６の出力端
４Ｐ，８Ｐ，１６Ｐに接続されている。従つてス
イツチ７Ｂを押下するとAND回路７ｂの出力が
４小節目ごとに１小節間“１”レベルとなり、ス
イツチ７Ｃを押下するとAND回路７ｃの出力が
８小節目ごとに１小節間“１”レベルとなり、ス
イツチ７Ｄを押下するとAND回路７ｄの出力が
16小節目ごとに１小節間“１”レベルとなる。優
先回路８は各時点で発生すべきリズムパターンを
指定するもので、バリエーシヨン選択スイツチ７
Ｂ〜Ｄがいずれも押下されていない場合および１
個または複数個のスイツチが押下された場合、リ
ズムの第１〜16小節のそれぞれにおいていずれの
リズムパターンを選択するかを指定する。パター
ンセレクタ９は、入力端子Ａ〜Ｄへの入力信号の
うち指定入力端子SA〜SDへの“１”レベル入力
で指定されるものを選択して出力する。この優先
回路８およびパターンセレクタ９の動作は次のよ
うになる。例えばスイツチ７Ｂが押下された場
合、第１〜３，５〜７，９〜11および13〜15小節
はAND回路７ｂ〜ｄの出力はいずれも“０”で
あるから、これらの３つの出力の反転後の論理積
すなわちAND回路８ａの出力従つて指定入力端
子SAが“１”となり、セレクタ９はＡ端子に入
力するノーマルパターンを出力し、第４，８，
12，16小節はAND回路８ｂの出力従つて指定入
力端子SBが“１”となつてセレクタ９はＢ端子
に入力しているバリエーシヨンパターン１を出力
する。また、スイツチ７Ｂと７Ｄとが押下された
場合、第１〜３，５〜７，９〜11および13〜15小
節は上述のようにノーマルパターンが選択され、
第４，８，12小節はバリエーシヨンパターン１が
選択されるが、第16小節はAND回路７ｄの出力
従つて指定入力端子SDのみが“１”となるので
Ｄ端子に入力しているバリエーシヨンパターン３
を選択して出力する。第３図にスイツチ７Ｂのみ
(1)、スイツチ７Ｃのみ(2)、スイツチ７Ｄのみ(3)お
よびスイツチ７Ｂ，７Ｃ，７Ｄ全部(4)を押下した
場合それぞれにおける各小節ごとに選択されるリ
ズムパターンの様子を示す。同図において、・は
ノーマルパターン、〇はバリエーシヨンパターン
１、□はバリエーシヨンパターン２、△はバリエ
ーシヨンパターン３である。 第１図のブロツク構成図および第３図のリズム
パターン図からもわかるようにこの実施例におい
ては複数個のバリエーシヨン選択スイツチを押下
した結果、２個以上のバリエーシヨンパターンが
選択されている小節ではバリエーシヨン周期のよ
り長いバリエーシヨンのバリエーシヨンパターン
を優先して発生する。 セレクタ９で選択されたリズムパターンの打楽
器音は、周知のリズム音源回路１０およびサウン
ドシステム１１を介して発音される。なお、パタ
ーンメモリ３にはオートコードパターンおよびオ
ートベースパターンも同時に記憶されており、こ
れらのパターンはセレクタ９で選択されて周知の
伴奏音形成回路１２に供給され、伴奏鍵１３で指
定されているコード音およびベース音をサウンド
システム１１を介して所定のパターンで発音す
る。 （他の実施例の全体構成説明） 第４図はこの発明の他の実施例に係る電子楽器
の全体構成を示す。同図において、鍵盤２１は図
示しない上鍵盤（UK）、下鍵盤（LK）およびペ
ダル鍵盤（PK）等を備え、演奏者の押鍵に応じ
た鍵情報を発生する。パネル２２は楽音選択用操
作子２３とリズム用操作子２４とを備え、楽音選
択およびリズム種類選択などの操作子情報を発生
する。制御部３０は、これらの鍵盤２１およびパ
ネル２２を走査して、発生した鍵情報および操作
子情報を取り込み、これらの情報に基づいて鍵盤
音やリズム音に関する各種の制御データを発生す
る。鍵盤音形成回路６５は、制御部３０からの鍵
盤音に関するデータを入力して複数の時分割チヤ
ンネルで鍵盤音データを形成し、これらのデータ
を時分割多重化した鍵盤音信号を出力する。リズ
ム音形成回路７０は、制御部３０からのリズム音
に関するデータを入力して８個の時分割チヤンネ
ルごとに打楽器音信号を発生し、これらの打楽器
音信号を時分割多重化したリズム音信号を出力す
る。レジスタ９０は鍵盤音信号およびリズム音信
号に含まれる全チヤンネル分のデータを演算して
各鍵盤音および各打楽器音を音響的にミキシング
した後楽音信号として出力する。この楽音信号は
Ｄ／Ａ変換器９２、増巾器９３およびスピーカ９
４を含むデイジタル入力サウンドシステム９５に
より音響に変換され発音する。 （各部の詳細説明） (1) リズム用操作子２４ 第５図は、パネル２２のリズム用操作子２４に
おける各操作子の配列を示す。同図において、オ
ートバリエーシヨン選択スイツチ２５（２５―
１，２５―２，２５―３）はリズムの変化周期す
なわちオートバリエーシヨンを何小節ごとに入れ
るかを選択するもので、スイツチ２５―１はリズ
ム変化周期が４小節のオートバリエーシヨン（以
下４barという、８小節，16小節も同様に８bar，
16barで表わす）を選択するためのもので第１図
のスイツチ７Ｂに相当し、また、８barおよび１
６barを選択するためのスイツチ２５―２および
２５―３はそれぞれ第１図のスイツチ７Ｃおよび
７Ｄに相当する。なお、第４図の電子楽器におい
ても、これらのオートバリエーシヨン選択スイツ
チ２５―１〜３の複数個を押下したときは第３図
に示すように複数のバリエーシヨンが存在すると
きは最長周期のバリエーシヨンパターンでバリエ
ーシヨンリズムを発生する。 リズム選択スイツチ２６，２６―１，２５―
２，…は、マーチ、ワルツ等のリズム種類を選択
するためのものである。 スタート・ストツプ・スイツチ２７はリズムの
開始および停止を制御するものである。 テンポ設定子２８は、テンポを設定するための
もので多段のデイジタルスイツチまたは可変抵抗
器とＡ／Ｄ変換器とを組み合せたもの等からな
り、設定位置におけるデイジタルテンポデータを
発生する。 トータルボリウム２９は、リズム音の音量調節
用で、テンポ設定子２８と同様の構成を有し、設
定位置に対応するパネルレベルデータを発生す
る。 (2) 制御部３０ 第４図において、制御部３０は、プログラムカ
ウンタ（PC）、ＡレジスタＡ、Ｘレジスタ（Ｘ）、
Ｙレジスタ（Ｙ）等を有する中央処理装置
（CPU）３１、プログラムメモリ３２、ワーキン
グメモリ３３、リズムパターンメモリ３４、パタ
ーン先頭アドレスメモリ３５、バスライン３６、
キースイツチインターフエース３７、パネルイン
ターフエース３８、鍵楽音インターフエース３
９、リズムインターフエース４０およびパネルデ
ータインターフエース４１を具備する。 プログラムメモリ３２は、CPU３１の制御プ
ログラムが格納されたリードオンリーメモリ
（ROM）である。ワーキングメモリ３３はラン
ダムアクセスメモリ（RAM）よりなり、その一
部にCPU３１が制御プログラムを実行する際に
発生する各種データを一時格納するためのワーキ
ングエリアが設けられている。このワーキングエ
リアは第１表に示すようなレジスタまたはフラグ
等で構成される。なお、以下の説明においては各
レジスタ等の内容をこれらのレジスタ等と同じ記
号で示す。例えば拍数レジスタおよび拍数レジス
タの内容はいずれもHKPEで示す。
リエーシヨン選択スイツチを増設することなく、
より多種類のリズムオートバリエーシヨンの得ら
れるオートリズム演奏装置に関する。 従来のオートリズム演奏装置において、例えば
４，８または16小節ごとに１小節だけ自動的にリ
ズムが変化するリズムオートバリエーシヨン機能
を備えたものが知られている。ところで、この従
来のオートリズム演奏装置においては、そのオー
トバリエーシヨンの種類を選択するためのスイツ
チが設けられているが、変化する小節のパターン
内容は４／８／16小節の選択にかかわらず同じも
のであり、前記スイツチによつてはバリエーシヨ
ンの入る小節すなわちリズムの変化周期を４，８
または16小節のうちから選択できるのみであつ
た。従つて、同時に複数個のスイツチを押下した
時は、押下されたスイツチのうち予め設定された
優先順位に従つて最優先順位のスイツチで定まる
ある１つの変化周期のみを有効とするしかなく、
オートバリエーシヨンを含ませたとしてもリズム
は比較的単調なものであつた。 この発明は、上述の従来形における問題点に鑑
み、オートリズム演奏装置において、リズムオー
トバリエーシヨン選択スイツチで例えば４，８お
よび16小節の変化周期をそれぞれ個々に選択した
場合の変化小節におけるリズムパターンをそれぞ
れに固有のものとし、さらに複数スイツチを押下
した場合はこれらのスイツチにより選択されるバ
リエーシヨンを組み合せて各変化小節ごとに発音
させるという構想に基づき、特に複数個のバリエ
ーシヨン選択スイツチを押下したとき、リズムを
従来より変化に富ませ、オートリズムの単調さを
より緩和させることを目的とする。この目的を達
成するため、この発明は、少なくとも１個のノー
マルパターンおよびそのノーマルパターンとは読
み出される周期とパターンが異なる複数個のバリ
エーシヨンパターンを記憶させたパターンメモリ
と、このパターンメモリから前記ノーマルパター
ンとバリエーシヨンパターンとを所定のテンポで
自動的に順次進行させながら読み出す動的読出手
段と、前記バリエーシヨンパターンにより付与さ
れるバリエーシヨンの種類を選択する複数個のバ
リエーシヨン選択スイツチと、このスイツチの１
個以上の押下により選択された前記バリエーシヨ
ンパターンを前記読み出される周期である所定周
期で一定時間ずつ前記ノーマルパターンと入れ替
えて出力するパターン選択手段と、このパターン
選択手段の出力するパターンに従つてリズム音を
発生するリズム音源とを具備するオートリズム演
奏装置であつて、前記バリエーシヨン選択スイツ
チのうちの複数個を押下した場合には、前記ノー
マルパターンと入れ替えるべきバリエーシヨンパ
ターンが２個以上存在する区間において、前記選
択手段は前記所定周期が最も長いバリエーシヨン
パターンを優先して選択することを特徴とする。 以下図面を用いてこの発明の実施例を説明す
る。 第１図はこの発明の１実施例に係るオートリズ
ム演奏装置の概略の構成を示すブロツク図であ
る。同図においてテンポクロツク発振器１は可変
周波数発振器からなり、この発振器１の発生する
テンポクロツクTCLの周期で第１図のオートリ
ズム演奏装置の発生するリズムのテンポが定ま
る。拍カウンタ２はテンポクロツクTCLを順次
カウントしてこのカウント値でパターンメモリ３
をアドレスするとともに、所定のカウント値ごと
に拍信号HNを出力する。小節カウンタ４は拍信
号HNをカウントして選択されたリズムが３拍子
か４拍子かに応じて３拍または４拍ごとに小節信
号SYOを出力する。パターンメモリ３には各リ
ズムごとに１個のノーマルパターンと３個のバリ
エーシヨンパターンが格納されており、リズム選
択スイツチ５により選択されたリズムのノーマル
パターンおよび３個のバリエーシヨンパターンが
前記拍カウンタ２のカウント値で指定されるアド
レスに従つて順次読み出され４つのチヤンネル
Ａ，Ｂ，Ｃ，Ｄにそれぞれ出力される。なお、小
節カウンタ４の出力SYOの最下位ビツトは、拍
カウンタ２の出力に最上位ビツトとして付加さ
れ、パターンメモリに格納されたリズムパターン
が２小節パターンである場合に第１小節と第２小
節とを区別するために用いられる。４／８／16小
節信号発生回路６は、小節カウンタ４の発生する
小節信号SYOをカウントして出力端４Ｐ，８Ｐ
および１６Ｐのそれぞれに第２図に示すような
４，８または16小節周期で１小節巾の“１”レベ
ル信号を発生する。バリエーシヨン選択スイツチ
回路７は、４，８，16小節ごとのバリエーシヨン
を選択するため１端をレベル“１”と、かつ他端
をAND回路７ｂ，７ｃ，４ｄそれぞれの一方の
入力端子と接続したスイツチ７Ｂ，７Ｃ，７Ｄを
含む。AND回路７ｂ〜ｄのそれぞれの他方の入
力端子は４／８／16小節信号発生回路６の出力端
４Ｐ，８Ｐ，１６Ｐに接続されている。従つてス
イツチ７Ｂを押下するとAND回路７ｂの出力が
４小節目ごとに１小節間“１”レベルとなり、ス
イツチ７Ｃを押下するとAND回路７ｃの出力が
８小節目ごとに１小節間“１”レベルとなり、ス
イツチ７Ｄを押下するとAND回路７ｄの出力が
16小節目ごとに１小節間“１”レベルとなる。優
先回路８は各時点で発生すべきリズムパターンを
指定するもので、バリエーシヨン選択スイツチ７
Ｂ〜Ｄがいずれも押下されていない場合および１
個または複数個のスイツチが押下された場合、リ
ズムの第１〜16小節のそれぞれにおいていずれの
リズムパターンを選択するかを指定する。パター
ンセレクタ９は、入力端子Ａ〜Ｄへの入力信号の
うち指定入力端子SA〜SDへの“１”レベル入力
で指定されるものを選択して出力する。この優先
回路８およびパターンセレクタ９の動作は次のよ
うになる。例えばスイツチ７Ｂが押下された場
合、第１〜３，５〜７，９〜11および13〜15小節
はAND回路７ｂ〜ｄの出力はいずれも“０”で
あるから、これらの３つの出力の反転後の論理積
すなわちAND回路８ａの出力従つて指定入力端
子SAが“１”となり、セレクタ９はＡ端子に入
力するノーマルパターンを出力し、第４，８，
12，16小節はAND回路８ｂの出力従つて指定入
力端子SBが“１”となつてセレクタ９はＢ端子
に入力しているバリエーシヨンパターン１を出力
する。また、スイツチ７Ｂと７Ｄとが押下された
場合、第１〜３，５〜７，９〜11および13〜15小
節は上述のようにノーマルパターンが選択され、
第４，８，12小節はバリエーシヨンパターン１が
選択されるが、第16小節はAND回路７ｄの出力
従つて指定入力端子SDのみが“１”となるので
Ｄ端子に入力しているバリエーシヨンパターン３
を選択して出力する。第３図にスイツチ７Ｂのみ
(1)、スイツチ７Ｃのみ(2)、スイツチ７Ｄのみ(3)お
よびスイツチ７Ｂ，７Ｃ，７Ｄ全部(4)を押下した
場合それぞれにおける各小節ごとに選択されるリ
ズムパターンの様子を示す。同図において、・は
ノーマルパターン、〇はバリエーシヨンパターン
１、□はバリエーシヨンパターン２、△はバリエ
ーシヨンパターン３である。 第１図のブロツク構成図および第３図のリズム
パターン図からもわかるようにこの実施例におい
ては複数個のバリエーシヨン選択スイツチを押下
した結果、２個以上のバリエーシヨンパターンが
選択されている小節ではバリエーシヨン周期のよ
り長いバリエーシヨンのバリエーシヨンパターン
を優先して発生する。 セレクタ９で選択されたリズムパターンの打楽
器音は、周知のリズム音源回路１０およびサウン
ドシステム１１を介して発音される。なお、パタ
ーンメモリ３にはオートコードパターンおよびオ
ートベースパターンも同時に記憶されており、こ
れらのパターンはセレクタ９で選択されて周知の
伴奏音形成回路１２に供給され、伴奏鍵１３で指
定されているコード音およびベース音をサウンド
システム１１を介して所定のパターンで発音す
る。 （他の実施例の全体構成説明） 第４図はこの発明の他の実施例に係る電子楽器
の全体構成を示す。同図において、鍵盤２１は図
示しない上鍵盤（UK）、下鍵盤（LK）およびペ
ダル鍵盤（PK）等を備え、演奏者の押鍵に応じ
た鍵情報を発生する。パネル２２は楽音選択用操
作子２３とリズム用操作子２４とを備え、楽音選
択およびリズム種類選択などの操作子情報を発生
する。制御部３０は、これらの鍵盤２１およびパ
ネル２２を走査して、発生した鍵情報および操作
子情報を取り込み、これらの情報に基づいて鍵盤
音やリズム音に関する各種の制御データを発生す
る。鍵盤音形成回路６５は、制御部３０からの鍵
盤音に関するデータを入力して複数の時分割チヤ
ンネルで鍵盤音データを形成し、これらのデータ
を時分割多重化した鍵盤音信号を出力する。リズ
ム音形成回路７０は、制御部３０からのリズム音
に関するデータを入力して８個の時分割チヤンネ
ルごとに打楽器音信号を発生し、これらの打楽器
音信号を時分割多重化したリズム音信号を出力す
る。レジスタ９０は鍵盤音信号およびリズム音信
号に含まれる全チヤンネル分のデータを演算して
各鍵盤音および各打楽器音を音響的にミキシング
した後楽音信号として出力する。この楽音信号は
Ｄ／Ａ変換器９２、増巾器９３およびスピーカ９
４を含むデイジタル入力サウンドシステム９５に
より音響に変換され発音する。 （各部の詳細説明） (1) リズム用操作子２４ 第５図は、パネル２２のリズム用操作子２４に
おける各操作子の配列を示す。同図において、オ
ートバリエーシヨン選択スイツチ２５（２５―
１，２５―２，２５―３）はリズムの変化周期す
なわちオートバリエーシヨンを何小節ごとに入れ
るかを選択するもので、スイツチ２５―１はリズ
ム変化周期が４小節のオートバリエーシヨン（以
下４barという、８小節，16小節も同様に８bar，
16barで表わす）を選択するためのもので第１図
のスイツチ７Ｂに相当し、また、８barおよび１
６barを選択するためのスイツチ２５―２および
２５―３はそれぞれ第１図のスイツチ７Ｃおよび
７Ｄに相当する。なお、第４図の電子楽器におい
ても、これらのオートバリエーシヨン選択スイツ
チ２５―１〜３の複数個を押下したときは第３図
に示すように複数のバリエーシヨンが存在すると
きは最長周期のバリエーシヨンパターンでバリエ
ーシヨンリズムを発生する。 リズム選択スイツチ２６，２６―１，２５―
２，…は、マーチ、ワルツ等のリズム種類を選択
するためのものである。 スタート・ストツプ・スイツチ２７はリズムの
開始および停止を制御するものである。 テンポ設定子２８は、テンポを設定するための
もので多段のデイジタルスイツチまたは可変抵抗
器とＡ／Ｄ変換器とを組み合せたもの等からな
り、設定位置におけるデイジタルテンポデータを
発生する。 トータルボリウム２９は、リズム音の音量調節
用で、テンポ設定子２８と同様の構成を有し、設
定位置に対応するパネルレベルデータを発生す
る。 (2) 制御部３０ 第４図において、制御部３０は、プログラムカ
ウンタ（PC）、ＡレジスタＡ、Ｘレジスタ（Ｘ）、
Ｙレジスタ（Ｙ）等を有する中央処理装置
（CPU）３１、プログラムメモリ３２、ワーキン
グメモリ３３、リズムパターンメモリ３４、パタ
ーン先頭アドレスメモリ３５、バスライン３６、
キースイツチインターフエース３７、パネルイン
ターフエース３８、鍵楽音インターフエース３
９、リズムインターフエース４０およびパネルデ
ータインターフエース４１を具備する。 プログラムメモリ３２は、CPU３１の制御プ
ログラムが格納されたリードオンリーメモリ
（ROM）である。ワーキングメモリ３３はラン
ダムアクセスメモリ（RAM）よりなり、その一
部にCPU３１が制御プログラムを実行する際に
発生する各種データを一時格納するためのワーキ
ングエリアが設けられている。このワーキングエ
リアは第１表に示すようなレジスタまたはフラグ
等で構成される。なお、以下の説明においては各
レジスタ等の内容をこれらのレジスタ等と同じ記
号で示す。例えば拍数レジスタおよび拍数レジス
タの内容はいずれもHKPEで示す。
【表】
【表】
テンポデータレジスタTEMPO、音量データレ
ジシタTOTLEV、リズム種類レジシタ
RHYPTNおよびオートバリエーシヨン種類レジ
シタSWAVRRにはそれぞれリズム用操作子２２
のテンポ設定子２８、トータルボリウム２９、リ
ズム選択スイツチ２６およびオートバリエーシヨ
ン選択スイツチ２５の操作子情報が格納される。 リズムパターンメモリ３４は、ROMで構成さ
れ、第６図ａに示すように、マーチ、ワルツ、…
等の各リズム種類ごとに１個のノーマルパターン
と３個のバリエーシヨンパターンが格納されてい
る。これらのパターンはそれぞれ第６図ｂの拡大
図に示すように、先頭アドレスにインストラメン
トグループナンバIGNが、続いて各拍内タイミ
ングにおけるイベントデータEVTおよび拍エン
ドデータBE（16進法表示で「OD」（以下「＄OD」
と記す）のデータ）が、そして最後にリターンデ
ータRTN（＄OF）が格納されている。ここでイ
ンストラメントグループとは、各リズム音を発生
するための打楽器音をリズム音発生回路における
音源形成チヤンネル数の８種類ずつ抽出して形成
した打楽器グループで、このインストラメントグ
ループごとにグループを形成する打楽器を各音源
形成チヤンネルへ割り当てている。このインスト
ラメントグループの概念を導入することにより、
この電子楽器においてはリズム種類にかかわらず
最大８種類の打楽器音からなるオートリズムを発
生することができる。因みに従来のオートリズム
演奏装置においては全リズム音で用いられる打楽
器が音源形成チヤンネル数、例えば８種類であつ
て、各リズム種類に用いられる打楽器は音源形成
チヤンネル数より少ないのが通常であるが、この
実施例によると、例えばリズム種類ごとに所望の
８種類、全リズム種類では任意数の打楽器音を用
いてリズム音を形成することも容易である。この
電子楽器は、１ビートすなわち１拍の1/12を単位
とするタイミングでリズムを発音するように構成
されており、リズムパターンメモリ３４内にはイ
ベントデータEVTがそのイベントの発生する拍
数および12個の拍内タイミング順に格納されてい
る。このイベントデータEVTは、第６図ｃに示
すように８ビツトを１バイトとするメモリの２バ
イトを用いて第１バイトの下位４ビツトに（第４
〜１ビツト）にイベントの発生する拍内タイミン
グHTIMING、第７〜５ビツトに音源形成チヤ
ンネルナンバCHNO、第２バイトの上位４ビツ
ト（第８〜５ビツト）にその拍内タイミングで発
生する打楽器音のピツチPITCH、第４ビツトに
サステインデータＳ／Ｌおよび第３〜１ビツトに
その打楽器音の楽符上のレベルLEVELすなわち
各タイミングで発生する打楽器音のレベルがフオ
ルテシモ（ff）〜ピアニシモ（pp）のいずれであ
るかのデータが格納されている。拍エンドデータ
BEは拍と拍との境界を示し、リターンデータ
RTNはリズムパターンの最後尾を示す。また、
これらの拍エンドデータおよびリターンデータは
直前のイベントデータに示された拍内タイミング
以後、その拍内でのイベントはないことを示す。 パターン先頭アドレスメモリ３５にはリズムパ
ターンメモリ３４における各リズムのノーマルパ
ターンおよびバリエーシヨンパターンのそれぞれ
の先頭アドレスが格納されており、リズム種類レ
ジシタの内容RHYPTNの入力によりノーマルお
よびバリエーシヨンパターンの先頭アドレスを出
力する変換ROMである。 バスライン３６は、データバス（DB）および
アドレスバス（ADB）からなり、CPU３１と各
メモリ３２〜３５および各インターフエース３７
〜４１とを接続する。CPU３１とこれらのメモ
リ３２〜３５およびインターフエース３７〜４１
はこのバスライン３６を介してデータの授受を行
なう。 リズムインターフエース４０は、CPU３１が
出力するリズム音源データを一時格納したり、
CPU３１からの指令によつて格納しているデー
タをバツフアクリアデータ、ブレークセツト信号
等とともにシリアルデータOPCIDATに変換して
リズム音発生回路７０に転送したり、CPU３１
からのリズムスタート信号を入力したときおよび
その後１ビートごとにCPU３１にデータ転送処
理を割り込みで行なわせるための割込信号
RINTRPTを発生したりする。 第７図にリズムインターフエース４０の詳細ブ
ロツク図を示す。同図において、デコーダ４２
は、CPU３１（第４図）がアドレスバスに送出
するアドレス信号が、テンポレジスタ４３、リズ
ム音源データレジスタ４４、チヤンネルレジスタ
４５およびフアンクシヨンレジスタ４６のいずれ
かであるとき、そのアドレス信号に応じて各レジ
スタ４３〜４６にロード信号RHYDEC１〜４を
送出する。従つてCPU３１がデータバスDBを介
して送出するデータはCPU３１がアドレス指定
するレジスタに格納される。 テンポレジスタ４３にはテンポデータレジスタ
TEMPOの内容が変更される都度、新たなテンポ
データTEMPOが格納され、テンポROM４７は
テンポレジスタ４３の出力するテンポデータ
TEMPOをカウンタ４８のプリセツトデータPSD
に変換する。カウンタ４８は、ロード端子LDす
なわちOR回路４９の出力が“１”のときプリセ
ツトデータPSDがプリセツトされ、続いてクロ
ツク発生回路５０の出力する一定周波数のクロツ
ク信号φをカウントし、オーバーフローしたとき
に出力端子C0に“１”を出力する。この出力は
OR回路４９の一方の入力端子に入力され、カウ
ンタ４８はオーバーフローするたびにプリセツト
される。すなわち、このカウンタ４８はオーバー
フロー値をＮ、プリセツト値をＭとすると、クロ
ツク信号φの周波数を１／（Ｎ−Ｍ）に分周して
テンポ設定子２８（第５図）に設定されたテンポ
の出力を発生する。なお、このカウンタ４８とし
てはプリセツトした後クロツク信号φをダウンカ
ウントしてカウント値０で端子C0に“１”を出
力し、クロツク信号φを１／Ｍに分周するもので
もよく、また他の周知の可変分周形のカウンタで
もよい。OR回路４９の他方の入力端子はフアン
クシヨンレジスタ４６のスタート出力端子に接続
されており、フアンクシヨンレジスタ４６が後述
するスタート信号STARTを発生したときにもカ
ウンタ４８をプリセツトする。このOR回路の出
力はさらに割込信号RINRPTとしてCPU３１に
送出され、CPU３１はカウンタ４８がプリセツ
トされると同時に後述の割込処理動作を開始す
る。クロツク発生回路５０の出力はOR回路５１
の一方の入力端子に入力され、OR回路５１の出
力はクロツク発生回路５０のリセツト端子に接続
されているので、このクロツク発生回路５０は出
力を発生すると直ちにリセツトされ、従つて短い
パルス幅のクロツク信号φを発生する。また、こ
のOR回路５１の他方の入力端子には前記スター
ト信号STARTが入力され、従つてスタート信号
発生時にはカウンタ４８がプリセツトされるとと
もにクロツク発生回路５０もリセツトされる。 CPU３１（第４図）によつてリズムパターン
メモリ３４から読み出されたイベントデータ
EVTは、３ビツトのレベルLEVEL、１ビツトの
サステインＳ／Ｌおよび４ビツトのピツチ
PITCHが８ビツトのデータとしてリズム音源デ
ータレジスタ４４に格納され、チヤンネルナンバ
CHNOはチヤンネルレジスタ４５に一時格納さ
れる。チヤンネルカウンタ５２は、チヤンネルタ
イミング信号ChTを０から７まで繰り返しカウ
ントし、比較器５３はこのチヤンネルカウンタ５
２の出力とチヤンネルレジスタ４５の出力するチ
ヤンネルナンバCHNOとを比較して、これらが
一致したときAND回路５４を介してチヤンネル
合致信号CHEQを送出する。フリツプフロツプ５
５はチヤンネルレジスタ４５のロード信号
RHYDEC３によつてセツトされ、前記チヤンネ
ル合致信号CHEQによつてリセツトされるもの
で、チヤンネル合致信号CHEQは比較器５３の出
力とフリツプフロツプ５５のセツト出力Ｑとの論
理積として出力することにより、チヤンネルナン
バCHNOをロードした後は１回に限りチヤンネ
ルタイミング信号ChT前縁の微分波形としての
チヤンネル合致信号CHEQが出力される。このチ
ヤンネル合致信号CHEQはセレクタ５６のSB端
子に入力され、このチヤンネル合致信号CHEQが
発生したときのみ８ステージ８ビツトのシフトレ
ジスタ５７にリズム音源データレジスタ４４に格
納されたレベルLEVEL等のデータがロードされ
る。また、チヤンネル合致信号CHEQはキーオン
信号KONとして８ステージ１ビツトのシフトレ
ジスタ５８に格納され、さらに８ステージ１ビツ
トのシフトレジスタ５９にチヤンネル合致信号
CHEQの反転信号“０”を入力してバツフアクリ
ア信号をクリアする。これらのシフトレジスタ５
７，５８，５９およびチヤンネルカウンタ５２は
いずれも同一のチヤンネルタイミング信号ChT
によつて動作しているので、リズム音源データレ
ジスタ４４に格納されたデータはシフトレジスタ
５７〜５９のチヤンネルタイミングと同期してチ
ヤンネルレジスタ４５内のチヤンネルナンバ
CHNOに対応するチヤンネルにロードされる。 フアンクシヨンレジスタ４６は、CPU３１の
アドレス指定によりデコーダ４２の出力
RHYDEC４が“１”のときにCPU３１からデー
タバスDBを介して送出されるデータを取り込
む。このデータ値が＄01のときは、短い時間
“１”のパルスをスタート信号STARTとして送
出した後レジスタ４６を自動的にクリアする。ま
た、データ値が＄04または＄20のときは、それぞ
れ８チヤンネル分の全データがシリアルな出力と
して出力される時間バツフアクリア信号
BUFCLR（＄04のとき）またはトランスフア信号
TRANS（＄20のとき）を出力し、後は自動的に
クリアする。データ値が＄08および＄10のときは
それぞれブレークセツト信号およびブレークリセ
ツト信号を出力する。なお、このブレークセツ
ト・リセツト信号としては例えばブレーク出力
BREAKが“１”でセツト、“０”でリセツトす
るようにしてもよい。 Ｐ／Ｓ変換器６０には、そのパラレルデータ入
力端子Ｐ１〜Ｐ１１に、シフトレジスタ５７，５
８，５９に８つのチヤンネルごとに格納されたリ
ズムデータがチヤンネルタイミング信号ChTと
同期してチヤンネルごとに順次入力しており、ま
たロード端子LDにはチヤンネルタイミング信号
ChTが入力している。そしてフアンクシヨンレ
ジスタ４６がトランスフア信号TRANSを発生す
ると、このＰ／Ｓ変換器６０はチヤンネルタイミ
ング信号ChTが“１”の区間にＰ１〜Ｐ１１の
データを１チヤンネル毎に取り込み、その取り込
んだデータをチヤンネルタイミング信号が“０”
の区間にクロツク信号φでシリアルなデータ
OPCIDATとしてリズム発生回路７０に送出す
る。この動作が８回繰り返されることにより、全
８チヤンネル分のデータが送出される。 (3) パネルデータインターフエース４１ 第４図において、パネルデータインターフエー
ス４１は、CPU３１がリズム用操作子２４のト
ータルボリウム２９から読み取つた音量データ
TOTLEVまたはこれを対数変換したデータなら
びにCPU３１がリズムパターンメモリ３４から
読み出したノーマルおよびバリエーシヨンリズム
のインストラメントグループナンバIGNをそれ
ぞれシリアルデータLVINTおよびPANCDDに
変換してリズム音発生回路７０に送出する。 (4) リズム音発生回路７０ 第８図はリズム音発生回路７０の詳細ブロツク
図を示す。このリズム音発生回路７０はＳ／Ｐ変
換器７１、セレクタ７２、８ステージ８ビツトの
シフトレジスタ７３、Ｓ／Ｐ変換ラツチ回路７
４、チヤンネルカウンタ７５、楽器ナンババラン
スチヤンネルROM７６、リズム音信号発生回路
７７、エンベロープジエネレータ７８、Ｓ／Ｐ変
換回路７９、レベル制御回路８０およびＰ／Ｓ変
換器８１を具備し、制御部３０（第４図）のリズ
ムインターフエース４０およびパネルデータイン
ターフエース４１からシリアルに送出されるリズ
ムに関するデータOPCIDAT，LVINT，
PANCDDを入力し、８個の時分割チヤンネルの
それぞれにおいて打楽器音信号を発生し、この打
楽器音信号を時分割多重化シリアルリズム音信号
に変換して送出する。 このリズム音発生回路７０全体はクロツク信号
φABで駆動され、８つのリズム音源形成チヤンネ
ルがこのクロツク信号φABの１周期ごとに順次区
切られるタイムスロツトごとに時分割で形成され
る。この８つのチヤンネルのそれぞれにインスト
ラメントグループを構成する８種類の打楽器が１
つずつ割り当てられる。 Ｓ／Ｐ変換器７１はリズムインターフエース４
０（第４図）から転送されるシリアルデータ
OPCIDATをパラレルデータに変換するとともに
８チヤンネル分のパラレルデータを内蔵するバツ
フアーメモリに一時格納し、チヤンネルカウンタ
７５と同期して１チヤンネル分ずつ出力端子Ｐ１
１〜１に出力する。 セレクタ７２は、普段はセレクタ端子SBが
“０”であるから入力端子Ａに入力する信号を出
力する。従つてシフトレジスタ７３は一旦入力し
た信号をクロツク信号φABごとに順次シフトして
循環させながら記憶している。このシフトレジス
タ７３は、Ｓ／Ｐ変換器７１の出力端Ｐ２にキー
オン信号KONが発生してセレクタ７２のセレク
ト端子SBが“１”のときＳ／Ｐ変換器７１の出
力端Ｐ１１〜Ｐ４に発生するリズム音源データが
入力される。この場合、送出側のリズムインター
フエース４０（第４図）とチヤンネルを一致させ
るためには、例えばフアンクシヨンレジスタ４６
（第７図）のトランスフア信号TRANSをチヤン
ネルカウンタ５２のチヤンネル０に周期して発生
させ、必らずチヤンネル０から順にチヤンネル７
までのデータを転送するとともに、受け入れ側の
リズム発生回路７０においてはＳ／Ｐ変換器７１
の出力をチヤンネルカウンタ７５の出力するチヤ
ンネル番号が０のところから順にチヤンネルカウ
ンタ７５の出力またはシステムクロツク信号φAB
と同期して出力させる。 Ｓ／Ｐ変換ラツチ回路７４は、パネルデータイ
ンターフエース４１（第４図）から転送される各
４ビツトのノーマルパターン用およびバリエーシ
ヨンパターン用インストラメントグループナンバ
IGNからなる８ビツトのシリアルデータ
PANCDDをパラレルデータに変換するとともに
このパラレルデータを次にシリアルデータ
PANCDDが入力するまでラツチする。また、こ
のＳ／Ｐ変換ラツチ回路７４はリズムインターフ
エース４０（第４図）からＳ／Ｐ変換器７１の出
力端Ｐ３を経て入力されるブレークセツト・リセ
ツト信号によつてセツトおよびリセツトされるブ
レーフクラグBRKFGを有し、ブレークセツト信
号が入力してブレークフラグBRKFGがセツトさ
れるとバリエーシヨン側のインストラメントグル
ープナンバIGNを出力し、ブレークセツト信号
が入力してブレークフラグBRKFGがリセツトさ
れるとノーマル側のインストラメントグループナ
ンバIGNを出力する。 チヤンネルカウンタ７５はシステムクロツク信
号φABをカウントして０〜７のチヤンネルナンバ
を出力する。 楽器ナンババランスチヤンネルROM７６はイ
ンストラメントグループナンバIGNとチヤンネ
ル番号CHNOが入力されるとインストラメント
ナンバINOすなわち楽器名を出力する変換ROM
である。 Ｓ／Ｐ変換回路７９は、パネルインターフエー
ス４１の出力する音量データTOTLEV等のシリ
アルデータLVINTをパラレルデータに変換す
る。 リズム音信号発生回路７７は、楽器ナンババラ
ンスチヤンネルROM７６の出力するインストラ
メントナンバINOおよびシフトレジスタ７３の
出力するピツチデータPITCHに基づいて打楽器
音波形を発生する。このリズム音信号発生回路と
しては公知の波形メモリ方式または演算方式のも
のを用いることができる。波形メモリ方式の場合
はインストラメントナンバINOとピツチデータ
PITCHでメモリのスタート・エンドアドレスを
指定する。演算方式の場合はピツチの決定および
音色を決定するための定数の設定をインストラメ
ントナンバINOで行ない、ピツチデータPITCH
はピツチの若干の修正に用いる。 エンベロープジエネレータ７８は、Ｓ／Ｐ変換
器７１の出力端Ｐ２に発生するキーオン信号
KONをアタツクとして楽器ナンババランスチヤ
ンネルROM７６の出力するインストラメントナ
ンバINOで定まる波形のエンベロープデータEG
を発生する。また、シフトレジスタ７３からのサ
ステイン信号Ｓ／Ｌが“１”のときエンベロープ
の立ち下りを緩かにし、Ｓ／Ｐ変換器７１の出力
端Ｐ１にバツフアクリア信号BUFCLRが発生し
たときは８チヤンネル全部のエンベロープを直ち
に０にしてリズム音をダンプする。 レベル制御回路８０は、例えば乗算器からな
り、リズム音信号発生回路７７からの音源波形デ
ータ、Ｓ／Ｐ変換回路７９からのリズム音レベル
データ、シフトレジスタ７３からのレベルデータ
LEVEL、Ｓ／Ｐ変換器７９からのリズムレベル
データLVINT、およびエンベロープジエネレー
タ７８からのエンベロープデータEGをチヤンネ
ルごとに演算して時分割多重化パラレル打楽器音
信号を発生する。この打楽器音信号はＰ／Ｓ変換
器８１においてシリアルリズム音信号に変換さ
れ、第４図のレジスタ９０で鍵盤音とミキシング
された後、サウンドシステム９５を介してリズム
音として発音される。 （第４図の電子楽器の動作説明） 次に第９〜１４図のフローチヤートを参照しな
がら第４図の電子楽器の動作を特に制御部３０に
ついて説明する。第９図を参照して、この電子楽
器に電源が投入されると、CPU３１はプログラ
ムメモリ３２に格納された制御プログラムに従つ
て動作を開始する（ステツプ１００）。ステツプ
１０１ではCPU３１、ワーキングメモリ３３お
よびリズムインターフエース４０等の各レジス
タ、フラグ等をクリアして回路全体をイニシヤラ
イズし、ステツプ１０２で鍵盤２１およびパネル
２２の各操作子を走査して変更のあつた操作子お
よびその操作子情報を検出する。この検出は、例
えば各操作子ごとの操作子情報と各レジスタ
TEMPO，TOTLEV，RHYPTN，SWAVAR
等に格納された前回の操作子情報との排他的論理
和が０でない場合を操作子情報変更すなわちイベ
ント有りとして検出することができる。操作子情
報としては、例えばトータルボリウム２９の位置
を０〜15の16ステツプのデイジタルデータで表わ
し、このデータをそのままトータルボリウムレジ
スタTOTLEVに格納する。オートバリエーシヨ
ン選択スイツチ２５の場合は、例えば４，８，16
小節のバリエーシヨンのそれぞれをオートバリエ
ーシヨン種類レジスタSWAVARの第１，２，３
ビツトのそれぞれに割り当て、スイツチ２５―１
（４小節）、２５―２（８小節）および２５―３
（16小節）の１個または複数個が同一状態で所定
時間（例えば0.5秒）以上押下されたとき、押下
されたスイツチに対応するビツトをセツトし、他
のビツトはリセツトする。 ステツプ１０３ではステツプ１０２でイベント
が検出されたか否かを判定し、イベントがなけれ
ばステツプ１０２に戻つてさらにイベントの検出
を行ない、イベント有りならば以降のステツプで
検出されたイベントの種類に応じた処理を行な
う。 ステツプ１０２で検出されたイベントが鍵の押
下もしくは解除または楽音選択用操作子２３の押
下による楽音変更であるときはステツプ１１０に
進む。ステツプ１１０では、各鍵データまたは楽
音選択データを処理して鍵楽音インターフエース
３９に出力する。鍵楽音インターフエース３９は
これらのデータをさらに鍵盤音形成回路６５に送
出する。 前記イベントがスタート・ストツプスイツチ２
７によるスタート指令であれば、ステツプ１２０
でワーキングメモリ３３内のリズムランフラグ
RHYRUNをセツトした後、ステツプ１２１でリ
ズムテンポを同期させる。この同期はリズムイン
ターフエース４０のフアンクシヨンレジスタ４６
（第７図）にデータ＄01をロードしてフアンクシ
ヨンレジスタ４６にスタート信号STARTを発生
させ、このスタート信号によつてカウンタ４８お
よびテンポクロツク発生器５０をリセツトするこ
とにより行なう。また、このスタート信号
STARTの発生によつてリズムインターフエース
４０からのCPU３１に割り込みがかかり、CPU
３１は後述する割込処理INTRPT２００により
リズムインターフエース４０およびパネルデータ
インターフエース４１を介してリズム音発生回路
７０にリズム音に関するシリアルデータの
OPCIDAT，LVINT，PANCDD等を送出する。 ステツプ１０２におけるイベントがスタート・
ストツプスイツチ２７によるリズムストツプであ
るときは、ステツプ１３０でリズムインターフエ
ース４０のフアンクシヨンレジスタ４６（第７
図）にデータ＄04をロードしてバツフアクリア信
号BUFCLRを発生させ、シフトレジスタ５９
（第７図）の全ステージ（８チヤンネル分）を
“１”にした後、さらにステツプ１３１でデータ
転送命令を出力してこのバツフアクリアを含むリ
ズムデータOPCIDAをリズムインターフエース
４０からリズム音発生回路７０に送出する。リズ
ム音発生回路７０ではこのバツフアクリア信号
BUFCLRによつてエンベロープジエネレータ７
８をクリアし、リズム音をダンプする。さらにス
テツプ１３２で第１表に示すパターン変更フラグ
PCHNGF、リズムランフラグRHYRUN等のリ
ズム関係レジスタ、フラグをクリアする。 ステツプ１０２におけるイベントがテンポ設定
子２８によるテンポ変更であるときは、ステツプ
１４０でテンポデータTEMPOをリズムインター
フエース４０のテンポレジスタ４３（第７図）に
ロードする。このテンポレジスタ４３に格納され
たテンポデータにより１ビートのピツチすなわち
リズムパターンを読み出すテンポが決定される。 ステツプ１０２におけるイベントがトータルボ
リウム２９によるリズム音量の変更であるとき
は、ステツプ１５０で音量データTOTLEVをパ
ネルデータインターフエース４１に出力する。パ
ネルデータインターフエース４１はこのパネルレ
ベルデータTOTLEVをシリアルなリズムレベル
データLVINTに変換してリズム音発生回路７０
に出力する。 ステツプ１０２におけるイベントがリズム選択
スイツチ２６の押下によるリズム種類RHYPTN
の変更であるときは、第１０図に示すリズムセツ
ト処理RHYSET１６０を実行する。すなわち、
ステツプ１６１でリズムランフラグRHYRUNを
検査してリズム進行中ならばステツプ１６２でパ
ターン変更フラグPCHGNFをセツトした後、ま
た、ステツプ１６１でリズムが進行していなけれ
ばステツプ１６２をスキツプしてステツプ１６３
に進む。ステツプ１６２でパターン変更フラグ
PCHNGFをセツトするのはリズム途中でリズム
種類が変つたとき前のリズム音をフオーシングダ
ンプするため、次回の割込処理の際このパターン
変更フラグPCHNGFがセツトされていればバツ
フアクリア信号BUFCLRをリズム音形成回路７
０に送出するためである。 ステツプ１６３では小節内タイミングカウンタ
TIMINGの内容を参照して拍数レジスタの拍数
をタイミングTIMINGが０〜11なら１に、12〜
23なら２に、24〜35なら３に、36〜47なら４にセ
ツトする。これは変更後のリズムを変更前と同一
のタイミングで継続させるためで、ステツプ１６
７で同一拍数、同一拍内タイミングのリズムパタ
ーンデータが格納されたアドレスにパターンポイ
ンタPHPNTをセツトする際に用いる。ステツプ
１６４では再びリズムランフラグRHYRUNを検
査しリズム進行中であればステツプ１６５で拍エ
ンドフラグRHHENDをクリアする。これは拍エ
ンドフラグRHHENDがセツトされたままになつ
ていると、変更後のリズムが変更時のタイミング
以降にイベントデータを有するときこれらのイベ
ントデータの読み取りをスキツプしてしまうから
である（ステツプ４０１参照）。変更後のリズム
においても変更時のタイミング以降にイベントデ
ータが存在しないときは、リズムポインタ
RHPNTをセツトする際に拍エンドフラグ
RHHENDをセツトする。ステツプ１６４の判定
がリズム停止中のときはリズムストツプ処理の際
ステツプ１３２において拍エンドフラグ
RHHENDは既にクリアされているのでステツプ
１６５をスキツプしてステツプ１６６に進む。 ステツプ１６６では、リズム種類レジスタの内
容RHYPTNで先頭パターンアドレスメモリ３５
をアドレスして選択されたリズム種類のノーマル
パターンおよび各バリエーシヨンパターンの先頭
アドレスを読み出し、これらの先頭アドレスをそ
れぞれの先頭アドレスレジスタNROM，
V4ROM，V8ROMおよびV16ROMに格納し、
さらにNROMの内容をリズムパターン先頭アド
レスレジスタRHYROMに記憶させる。ステツプ
１６７ではリズムパターンメモリ３４を先頭アド
レスRHYROMから順次読み出し、読み出された
拍エンドの数および拍内タイミングと、拍数
HKPEおよび小節内タイミングTIMINGとを比
較してパターンポインタRHPNTをセツトする。
ステツプ１６８では先頭アドレスNROM，
V4ROM，V8ROM，V16ROMに格納されたイ
ンストラメントグループナンバINGを読み出し
てパネルデータインターフエース４１に出力す
る。パネルデータインターフエース４１はこれら
のインストラメントグループナンバIGNをノー
マル用、バリエーシヨン用（4bar，8bar，16bar
共通）それぞれ４ビツト計８ビツトのシリアル信
号PANCDDに変換してリズム音発生回路７０に
送出する。 ステツプ１６９ではリズム種類RHYPTNが３
拍子および４拍子のいずれであるかを判定し、３
拍子であればステツプ１７０で、４拍子であれば
ステツプ１７１で最大タイミングレジスタ
TMPMAXに３５および４７をそれぞれ記憶さ
せる。 ステツプ１０２でイベント検出後、イベントの
種類ごとにステツプ１１０〜１７２の処理を終了
すると再びステツプ１０２に戻つて新たなイベン
トの検出を行なう。 前述したように第４図の電子楽器においては、
スタート・ストツプスイツチ２７をスタートにし
たとき、およびカウンタ４８が設定されたテンポ
に従つて１拍の1/12すなわち１ビートをカウント
したときリズムインターフエース４０からCPU
３１に割込信号RINTPTが送出される。従つて
CPU３１はリズムスタート時と以後の１ビート
ごとに第１１図の割込処理INTRPT２００を実
行する。 先ずステツプ２０１では割込処理終了後もとの
状態に復帰できるように各レジスタ、プログラム
カウンタ等をセーブし、続いて第１２図に示すリ
ズム音発生データ出力処理RHIRQ２１０を実行
する。 第１２図を参照して、ステツプ２１１でリズム
ランフラグRHYRUNを検査してリズムが進行中
か否かを判定する。この判断が「ノー」すなわち
リズムが停止している場合は、リズム音データを
出力する必要はないからステツプ２６０（第１１
図）で直ちに割り込みを解除し、もとのルーチン
に復帰する。ステツプ２１１でリズムが進行中な
らばステツプ２１２でパターンチエンジフラグ
PCHNGFを検査し、パターンチエンジフラグが
セツトされていればリズム変更またはノーマルと
ブレークとの切換後最初のデータ出力であるか
ら、ステツプ２１３でリズムインターフエース４
０にバツフアクリアBUFCLR信号を送出する。
このバツフアクリア信号は後述のステツプ２３９
でリズム音発生回路７０に転送され、リズム音発
生回路７０ではエンベローブジエネレータ７８を
クリアして前のリズム音をクリアする。 次いでステツプ２１４ではパターンチエンジフ
ラグPCHNGFをクリアして次のステツプ２１５
に進む。ステツプ２１２の判定でリズム変更がな
ければそのままステツプ２１５に進む。ステツプ
２１５では拍・小節アツプフラグRDISPFを検査
して前回の割込処理で前小節が終了しているか、
すなわち、今、小節の頭であるか否かを判定す
る。拍・小節アツプフラグRDISPFが＄FFすな
わち小節の頭であれば第１３図の交換サブルーチ
ンCHANG３００でオートバリエーシヨンスイ
ツチ２５によつて指定されたオートバリエーシヨ
ン種類レジスタSWAVARに格納されているバリ
エーシヨンパターンの種類に従つて一定の小節数
ごとにノーマルパターンと所定のバリエーシヨン
パターンとを入れ替えた後、またステツプ２１５
の判定で小節の頭でなければそのままステツプ４
００以降のリズムデータ出力サブルーチン（第１
４図）に進む。 第１３図を参照して、ステツプ３０１では小節
カウンタSYOCNTを歩進して小節アツプの回数
をカウントし、ステツプ３０２でバリエーシヨン
フラグVARIFGを検査して前小節がブレークか
否かを判定する。前小節がブレークでなければ、
ステツプ３０３でオートバリエーシヨン種類レジ
スタSWAVARを検査してオートバリエーシヨン
が設定されているか否かを判定する。オートバリ
エーシヨンが設定されていなければブレークパタ
ーンを発生する必要はないからそのままもとのル
ーチン（第１２図）に戻る。オートバリエーシヨ
ンが設定されていればステツプ３０４で小節カウ
ンタSYOCNTの下位４ビツトをＡレジスタに取
り出した後、ステツプ３０５〜３１０でオートバ
リエーシヨン種類レジスタSWAVARおよびＡレ
ジスタの内容を検査して次に発生すべきリズムパ
ターンの種類を判定する。すなわち、ステツプ３
０５，３０７，３０９ではそれぞれSWAVARの
第３，２，１ビツトが１か否かを判定し、ステツ
プ３０６，３０８，３１０ではそれぞれＡレジス
タの内容すなわち経過小節数が＄0F，＄07，
＄03であるか否かを判定する。ステツプ３０５お
よび３０６の判定がいずれも「イエス」ならば、
16小節ごとのオートバリエーシヨン（16bar）が
設定され、かつ現在第16小節目の頭であるから16
小節ごとのバリエーシヨンを発生させるためステ
ツプ３１１で読出パターン先頭アドレス
RHYROMを16小節ごとのバリエーシヨンパター
ンの先頭アドレスV16ROMにセツトする。同様
にして順にステツプ３０７および３０８の判定が
いずれも「イエス」ならばステツプ３１２で
RHYROMをV8ROMにセツトし、またステツプ
３０９および３１０の判定がいずれも「イエス」
ならばステツプ３１３でRHYROMをV4ROMに
セツトし読出パターンをノーマルパターンから所
定のバリエーシヨンパターンに変更した後、ステ
ツプ３１４でバリエーシヨンフラグVARIFGを
セツトし、ステツプ３１５でリズムインターフエ
ース４０のフアンクシヨンレジスタ４６（第７
図）にブレークセツト信号＄08を送出し、ステツ
プ３１６でパターンチエンジフラグPCHNGFを
セツトし、もとのルーチン（第１２図）に戻る。 ステツプ３０５〜３１０の判定が上記以外の場
合は、ステツプ３０９または３１０からステツプ
３１７にジヤンプしてもとのルーチン（第１２
図）にリターンする。 ステツプ３０２の判定がブレーク中すなわち前
の小節がブレークであつたときは、ステツプ３２
０でリズムパターン先頭アドレスレジスタ
RHYROMをノーマルパターン先頭アドレス
NROMにセツトしてバリエーシヨンパターンか
らノーマルパターンに変更し、ステツプ３２１で
バリエーシヨンフラグVARIFGにリセツトし、
ステツプ３２２でフアンクシヨンレジスタ４６
（第７図）にブレークリセツト信号＄10を送出し、
ステツプ３２３でパターンチエンジフラグ
PCHNGFをセツトした後、もとのルーチン（第
１２図）に戻る。 第１２図においてステツプ２１５の判定が
「否」の場合、およびステツプ２１５の判定が
「正」で第１３図の交換サブルーチンCHANG３
００を実行した後リターンした場合、続いてデー
タ出力サブルーチンRHYCNV４００（第１４
図）を実行する。 第１４図を参照して、ステツプ４０１では拍エ
ンドフラグRHHENDを検査し、拍エンドであれ
ば以後拍アツプするまで拍内タイミング
TMPCNTにイベントデータは存在しないからそ
のままもとのルーチン（第１２図）に戻る。拍エ
ンドでなければ、ステツプ４０２でリズムポイン
タRHPNTの内容をＹレジスタセツトし、続い
てステツプ４０３および４０４でリズムパターン
先頭アドレスRHYROMとＹレジスタの内容Ｙ
（すなわちリズムポインタの内容RHPNT）との
和でリズムパターンメモリ３４をアドレスして第
６図ｃの第１バイトのチヤンネルデータCHNO
および拍内タイミングデータHTIMINGを読み
出しＡレジスタおよびＸレジスタに格納する。次
にステツプ４０５でＡレジスタの内容と＄0Fと
の論理和を求めＡレジスタの内容を下位４ビツト
の拍内タイミングデータHTIMINGだけ残し、
ステツプ４０６でこの拍内タイミングデータ
HTIMINGとテンポカウンタTMPCNTで示され
るタイミングとが一致するか否かを判定する。ス
テツプ４０６でこれらのタイミングが一致してい
ればこのデータは現在処理すべきタイミング
TMPCNTのもので有効であるから内容を歩進さ
せ、ステツプ４０８で第６図ｃのイベントデータ
EVTの第２バイトのピツチPITCH、サステイン
Ｓ／ＬおよびレベルLEVELデータを読み出して
Ａレジスタに格納する。ステツプ４０９ではＡレ
ジスタに格納されたピツチ、サステインおよびレ
ベルデータをリズム音源データレジスタ４４（第
７図）に、また、Ｘレジスタに格納されているチ
ヤンネルバーCHNOはチヤンネルレジスタ４５
（第７図）に出力する。 ステツプ４１０ではさらに次のイベントデータ
EVTを読み出すべくリズムパターンメモリポイ
ンタとしてのＹレジスタの内容をさらに歩進す
る。ステツプ４１１〜４１４ではステツプ４０３
〜４０６の手順を繰り返しステツプ４０７〜４１
４で現在の拍内タイミングTMPCNTと同一の拍
内タイミングデータを有するイベントデータを全
て読み出すステツプ４０６または４１４において
同一拍内タイミングを有するイベントデータが存
在しないときはステツプ４１５に進み、ステツプ
４０５または４１３でＡレジスタに残したタイミ
ングデータが＄0D以上か否かすなわち拍エンド
またはリターンかを判定する。拍内タイミングは
必らず＄０〜＄ＢであるのでＡレジスタの内容Ａ
が＄0D以上になるのは拍エンドデータBE（＄0D）
がリターンデータRTN（＄0F）を読み取つたと
きである。そこで上記判定でＡレジスタ≧＄ID
のときは次にステツプ４１６でリターンか否か判
定し、リターンであればステツプ４１７でＹレジ
スタをクリアし、拍エンドであればステツプ４１
７をスキツプしてステツプ４１８に進む。ステツ
プ４１８では拍エンドフラグRHHENDをセツト
し、ステツプ４１９でＹレジスタの内容を歩進
し、ステツプ４２０でリズムポインタRHPNT
にＹレジスタの内容Ｙをセツトしもとのルーチン
（第１２図ステツプ２３９）に戻る。上記のステ
ツプ４１７，４１９および４２０の処理によりリ
ターンデータRTNが検出されたときはリズムポ
インタPHPNTは１にセツトされ、また拍エンド
データBEが検出されたときはリズムポインタ
RHPNTはステツプ４１９において拍エンドデ
ータBEが格納された番地の次の番地を示すこと
となる。ステツプ４１５の判定において拍エンド
またはリターンでない場合はステツプ４２０に進
み、ステツプ４２０でリズムポインタRHPNT
にタイミングTMPCNTと一致しない拍内タイミ
ングを読み出したときの番地がそのまま格納され
た後、第１２図のルーチンのステツプ２３９に戻
る。 第１２図を参照して、ステツプ２３９ではリズ
ムインターフエース４０にデータ転送命令を送出
する。これはフアンクシヨンレジスタ４６（第７
図）をアドレスで指定して＄02をロードすること
によつて行なう。すると、フアンクシヨンレジス
タ４６が転送信号TRANSを出力し、この信号が
Ｐ／Ｓ変換器６０に印加され、ステツプ４０９で
リズムインターフエース４０に出力され、シフト
レジスタ５７にチヤンネルごとに格納されている
ピツチ、サステインおよびレベルデータ、シフト
レジスタ５８に格納されているキーオンデータ
KONならびにステツプ２１３等でシフトレジス
タ５９に格納されたバツフアクリア信号、ステツ
プ３１５，３２２でフアンクシヨンレジスタ４６
にセツトされているブレークセツト・リセツト信
号などがＰ／Ｓ変換器６０で11ビツトのシリアル
データOPCIDAに変換され、リズム音発生回路
７０（第８図）に送出される。 ステツプ２４０では小節・拍エンドフラグ
RDISPIをリセツトし、ステツプ２４１では拍内
タイミングカウンタTMPCNTを歩進してステツ
プ２４２で拍オーバーが否かを判断する。ステツ
プ２４２で拍オーバーと判定されると、次にステ
ツプ２４３で小節内タイミングカウンタ
TIMINGを歩進する。小節オーバーのときは必
ず拍オーバーであるから、次にステツプ２４４で
ステツプ２４３の拍オーバーは小節オーバーか否
かを小節内タイミングカウンタの内容TIMING
が最大タイミングTMPMAXに達したか否かで
判定する。小節オーバーであれば、ステツプ２４
５で拍エンドフラグRHHENDをリセツトし、ス
テツプ２４６で小節内タイミングカウンタ
TIMINGおよび拍内タイミングカウンタ
TMPCNTをリセツトし、ステツプ２４７で小
節・拍アツプフラグRDISPIをデイクリメントし
て内容を小節アツプを示す＄FFにした（デイク
リメントする前はステツプ２４０でクリアされて
いる）後、ステツプ２５２で第１１図のステツプ
２６０に戻る。また拍オーバーではあるが、小節
オーバーでないときはステツプ２４８で拍エンド
フラグRHHENDをリセツトし、ステツプ２４９
で拍内タイミングカウンタをリセツトし、ステツ
プ２５０で小節・拍アツプフラグRDISPIをイン
クリメントして拍アツプを示す＄01にセツトした
後、第１１図のステツプ２６０に戻る。 ステツプ２４２の判定が拍オーバーでないとき
はステツプ２５１で拍内タイミングカウンタ
TIMINGをインクリメントした後、第１１図の
ステツプ２６０に戻る。 第１１図を参照して、リズム音発生データ出力
処理RHIRQ２１０（第１２図）のステツプ２１
１，２４７，２５０および２５１を介してリター
ンした後、ステツプ２６０ではこの割込処理
INTRPTのために待避させていたプログラムカ
ウンタ、各レジスタ等を復帰し、割込前の状態に
戻る。 以上のようにこの発明においては、４小節、８
小節および16小節のバリエーシヨンパターンを別
個に設け、オートバリエーシヨン選択スイツチを
複数個同時に押下したとき各変化小節においては
そこで選択されているバリエーシヨンパターンの
うち変化周期の最も長いもののバリエーシヨンパ
ターンを発生するようにしているので、バリエー
シヨンの種類を、例えば３個のオートバリエーシ
ヨン選択スイツチに対してスイツチの組み合せと
同じ７種類とより多くすることができるととも
に、特に複数個のスイツチを押下した場合は例え
ば第３図４に示すように従来より変化に富んだオ
ートリズムを発生させることができ、オートリズ
ムの単調さを緩和することができる。
ジシタTOTLEV、リズム種類レジシタ
RHYPTNおよびオートバリエーシヨン種類レジ
シタSWAVRRにはそれぞれリズム用操作子２２
のテンポ設定子２８、トータルボリウム２９、リ
ズム選択スイツチ２６およびオートバリエーシヨ
ン選択スイツチ２５の操作子情報が格納される。 リズムパターンメモリ３４は、ROMで構成さ
れ、第６図ａに示すように、マーチ、ワルツ、…
等の各リズム種類ごとに１個のノーマルパターン
と３個のバリエーシヨンパターンが格納されてい
る。これらのパターンはそれぞれ第６図ｂの拡大
図に示すように、先頭アドレスにインストラメン
トグループナンバIGNが、続いて各拍内タイミ
ングにおけるイベントデータEVTおよび拍エン
ドデータBE（16進法表示で「OD」（以下「＄OD」
と記す）のデータ）が、そして最後にリターンデ
ータRTN（＄OF）が格納されている。ここでイ
ンストラメントグループとは、各リズム音を発生
するための打楽器音をリズム音発生回路における
音源形成チヤンネル数の８種類ずつ抽出して形成
した打楽器グループで、このインストラメントグ
ループごとにグループを形成する打楽器を各音源
形成チヤンネルへ割り当てている。このインスト
ラメントグループの概念を導入することにより、
この電子楽器においてはリズム種類にかかわらず
最大８種類の打楽器音からなるオートリズムを発
生することができる。因みに従来のオートリズム
演奏装置においては全リズム音で用いられる打楽
器が音源形成チヤンネル数、例えば８種類であつ
て、各リズム種類に用いられる打楽器は音源形成
チヤンネル数より少ないのが通常であるが、この
実施例によると、例えばリズム種類ごとに所望の
８種類、全リズム種類では任意数の打楽器音を用
いてリズム音を形成することも容易である。この
電子楽器は、１ビートすなわち１拍の1/12を単位
とするタイミングでリズムを発音するように構成
されており、リズムパターンメモリ３４内にはイ
ベントデータEVTがそのイベントの発生する拍
数および12個の拍内タイミング順に格納されてい
る。このイベントデータEVTは、第６図ｃに示
すように８ビツトを１バイトとするメモリの２バ
イトを用いて第１バイトの下位４ビツトに（第４
〜１ビツト）にイベントの発生する拍内タイミン
グHTIMING、第７〜５ビツトに音源形成チヤ
ンネルナンバCHNO、第２バイトの上位４ビツ
ト（第８〜５ビツト）にその拍内タイミングで発
生する打楽器音のピツチPITCH、第４ビツトに
サステインデータＳ／Ｌおよび第３〜１ビツトに
その打楽器音の楽符上のレベルLEVELすなわち
各タイミングで発生する打楽器音のレベルがフオ
ルテシモ（ff）〜ピアニシモ（pp）のいずれであ
るかのデータが格納されている。拍エンドデータ
BEは拍と拍との境界を示し、リターンデータ
RTNはリズムパターンの最後尾を示す。また、
これらの拍エンドデータおよびリターンデータは
直前のイベントデータに示された拍内タイミング
以後、その拍内でのイベントはないことを示す。 パターン先頭アドレスメモリ３５にはリズムパ
ターンメモリ３４における各リズムのノーマルパ
ターンおよびバリエーシヨンパターンのそれぞれ
の先頭アドレスが格納されており、リズム種類レ
ジシタの内容RHYPTNの入力によりノーマルお
よびバリエーシヨンパターンの先頭アドレスを出
力する変換ROMである。 バスライン３６は、データバス（DB）および
アドレスバス（ADB）からなり、CPU３１と各
メモリ３２〜３５および各インターフエース３７
〜４１とを接続する。CPU３１とこれらのメモ
リ３２〜３５およびインターフエース３７〜４１
はこのバスライン３６を介してデータの授受を行
なう。 リズムインターフエース４０は、CPU３１が
出力するリズム音源データを一時格納したり、
CPU３１からの指令によつて格納しているデー
タをバツフアクリアデータ、ブレークセツト信号
等とともにシリアルデータOPCIDATに変換して
リズム音発生回路７０に転送したり、CPU３１
からのリズムスタート信号を入力したときおよび
その後１ビートごとにCPU３１にデータ転送処
理を割り込みで行なわせるための割込信号
RINTRPTを発生したりする。 第７図にリズムインターフエース４０の詳細ブ
ロツク図を示す。同図において、デコーダ４２
は、CPU３１（第４図）がアドレスバスに送出
するアドレス信号が、テンポレジスタ４３、リズ
ム音源データレジスタ４４、チヤンネルレジスタ
４５およびフアンクシヨンレジスタ４６のいずれ
かであるとき、そのアドレス信号に応じて各レジ
スタ４３〜４６にロード信号RHYDEC１〜４を
送出する。従つてCPU３１がデータバスDBを介
して送出するデータはCPU３１がアドレス指定
するレジスタに格納される。 テンポレジスタ４３にはテンポデータレジスタ
TEMPOの内容が変更される都度、新たなテンポ
データTEMPOが格納され、テンポROM４７は
テンポレジスタ４３の出力するテンポデータ
TEMPOをカウンタ４８のプリセツトデータPSD
に変換する。カウンタ４８は、ロード端子LDす
なわちOR回路４９の出力が“１”のときプリセ
ツトデータPSDがプリセツトされ、続いてクロ
ツク発生回路５０の出力する一定周波数のクロツ
ク信号φをカウントし、オーバーフローしたとき
に出力端子C0に“１”を出力する。この出力は
OR回路４９の一方の入力端子に入力され、カウ
ンタ４８はオーバーフローするたびにプリセツト
される。すなわち、このカウンタ４８はオーバー
フロー値をＮ、プリセツト値をＭとすると、クロ
ツク信号φの周波数を１／（Ｎ−Ｍ）に分周して
テンポ設定子２８（第５図）に設定されたテンポ
の出力を発生する。なお、このカウンタ４８とし
てはプリセツトした後クロツク信号φをダウンカ
ウントしてカウント値０で端子C0に“１”を出
力し、クロツク信号φを１／Ｍに分周するもので
もよく、また他の周知の可変分周形のカウンタで
もよい。OR回路４９の他方の入力端子はフアン
クシヨンレジスタ４６のスタート出力端子に接続
されており、フアンクシヨンレジスタ４６が後述
するスタート信号STARTを発生したときにもカ
ウンタ４８をプリセツトする。このOR回路の出
力はさらに割込信号RINRPTとしてCPU３１に
送出され、CPU３１はカウンタ４８がプリセツ
トされると同時に後述の割込処理動作を開始す
る。クロツク発生回路５０の出力はOR回路５１
の一方の入力端子に入力され、OR回路５１の出
力はクロツク発生回路５０のリセツト端子に接続
されているので、このクロツク発生回路５０は出
力を発生すると直ちにリセツトされ、従つて短い
パルス幅のクロツク信号φを発生する。また、こ
のOR回路５１の他方の入力端子には前記スター
ト信号STARTが入力され、従つてスタート信号
発生時にはカウンタ４８がプリセツトされるとと
もにクロツク発生回路５０もリセツトされる。 CPU３１（第４図）によつてリズムパターン
メモリ３４から読み出されたイベントデータ
EVTは、３ビツトのレベルLEVEL、１ビツトの
サステインＳ／Ｌおよび４ビツトのピツチ
PITCHが８ビツトのデータとしてリズム音源デ
ータレジスタ４４に格納され、チヤンネルナンバ
CHNOはチヤンネルレジスタ４５に一時格納さ
れる。チヤンネルカウンタ５２は、チヤンネルタ
イミング信号ChTを０から７まで繰り返しカウ
ントし、比較器５３はこのチヤンネルカウンタ５
２の出力とチヤンネルレジスタ４５の出力するチ
ヤンネルナンバCHNOとを比較して、これらが
一致したときAND回路５４を介してチヤンネル
合致信号CHEQを送出する。フリツプフロツプ５
５はチヤンネルレジスタ４５のロード信号
RHYDEC３によつてセツトされ、前記チヤンネ
ル合致信号CHEQによつてリセツトされるもの
で、チヤンネル合致信号CHEQは比較器５３の出
力とフリツプフロツプ５５のセツト出力Ｑとの論
理積として出力することにより、チヤンネルナン
バCHNOをロードした後は１回に限りチヤンネ
ルタイミング信号ChT前縁の微分波形としての
チヤンネル合致信号CHEQが出力される。このチ
ヤンネル合致信号CHEQはセレクタ５６のSB端
子に入力され、このチヤンネル合致信号CHEQが
発生したときのみ８ステージ８ビツトのシフトレ
ジスタ５７にリズム音源データレジスタ４４に格
納されたレベルLEVEL等のデータがロードされ
る。また、チヤンネル合致信号CHEQはキーオン
信号KONとして８ステージ１ビツトのシフトレ
ジスタ５８に格納され、さらに８ステージ１ビツ
トのシフトレジスタ５９にチヤンネル合致信号
CHEQの反転信号“０”を入力してバツフアクリ
ア信号をクリアする。これらのシフトレジスタ５
７，５８，５９およびチヤンネルカウンタ５２は
いずれも同一のチヤンネルタイミング信号ChT
によつて動作しているので、リズム音源データレ
ジスタ４４に格納されたデータはシフトレジスタ
５７〜５９のチヤンネルタイミングと同期してチ
ヤンネルレジスタ４５内のチヤンネルナンバ
CHNOに対応するチヤンネルにロードされる。 フアンクシヨンレジスタ４６は、CPU３１の
アドレス指定によりデコーダ４２の出力
RHYDEC４が“１”のときにCPU３１からデー
タバスDBを介して送出されるデータを取り込
む。このデータ値が＄01のときは、短い時間
“１”のパルスをスタート信号STARTとして送
出した後レジスタ４６を自動的にクリアする。ま
た、データ値が＄04または＄20のときは、それぞ
れ８チヤンネル分の全データがシリアルな出力と
して出力される時間バツフアクリア信号
BUFCLR（＄04のとき）またはトランスフア信号
TRANS（＄20のとき）を出力し、後は自動的に
クリアする。データ値が＄08および＄10のときは
それぞれブレークセツト信号およびブレークリセ
ツト信号を出力する。なお、このブレークセツ
ト・リセツト信号としては例えばブレーク出力
BREAKが“１”でセツト、“０”でリセツトす
るようにしてもよい。 Ｐ／Ｓ変換器６０には、そのパラレルデータ入
力端子Ｐ１〜Ｐ１１に、シフトレジスタ５７，５
８，５９に８つのチヤンネルごとに格納されたリ
ズムデータがチヤンネルタイミング信号ChTと
同期してチヤンネルごとに順次入力しており、ま
たロード端子LDにはチヤンネルタイミング信号
ChTが入力している。そしてフアンクシヨンレ
ジスタ４６がトランスフア信号TRANSを発生す
ると、このＰ／Ｓ変換器６０はチヤンネルタイミ
ング信号ChTが“１”の区間にＰ１〜Ｐ１１の
データを１チヤンネル毎に取り込み、その取り込
んだデータをチヤンネルタイミング信号が“０”
の区間にクロツク信号φでシリアルなデータ
OPCIDATとしてリズム発生回路７０に送出す
る。この動作が８回繰り返されることにより、全
８チヤンネル分のデータが送出される。 (3) パネルデータインターフエース４１ 第４図において、パネルデータインターフエー
ス４１は、CPU３１がリズム用操作子２４のト
ータルボリウム２９から読み取つた音量データ
TOTLEVまたはこれを対数変換したデータなら
びにCPU３１がリズムパターンメモリ３４から
読み出したノーマルおよびバリエーシヨンリズム
のインストラメントグループナンバIGNをそれ
ぞれシリアルデータLVINTおよびPANCDDに
変換してリズム音発生回路７０に送出する。 (4) リズム音発生回路７０ 第８図はリズム音発生回路７０の詳細ブロツク
図を示す。このリズム音発生回路７０はＳ／Ｐ変
換器７１、セレクタ７２、８ステージ８ビツトの
シフトレジスタ７３、Ｓ／Ｐ変換ラツチ回路７
４、チヤンネルカウンタ７５、楽器ナンババラン
スチヤンネルROM７６、リズム音信号発生回路
７７、エンベロープジエネレータ７８、Ｓ／Ｐ変
換回路７９、レベル制御回路８０およびＰ／Ｓ変
換器８１を具備し、制御部３０（第４図）のリズ
ムインターフエース４０およびパネルデータイン
ターフエース４１からシリアルに送出されるリズ
ムに関するデータOPCIDAT，LVINT，
PANCDDを入力し、８個の時分割チヤンネルの
それぞれにおいて打楽器音信号を発生し、この打
楽器音信号を時分割多重化シリアルリズム音信号
に変換して送出する。 このリズム音発生回路７０全体はクロツク信号
φABで駆動され、８つのリズム音源形成チヤンネ
ルがこのクロツク信号φABの１周期ごとに順次区
切られるタイムスロツトごとに時分割で形成され
る。この８つのチヤンネルのそれぞれにインスト
ラメントグループを構成する８種類の打楽器が１
つずつ割り当てられる。 Ｓ／Ｐ変換器７１はリズムインターフエース４
０（第４図）から転送されるシリアルデータ
OPCIDATをパラレルデータに変換するとともに
８チヤンネル分のパラレルデータを内蔵するバツ
フアーメモリに一時格納し、チヤンネルカウンタ
７５と同期して１チヤンネル分ずつ出力端子Ｐ１
１〜１に出力する。 セレクタ７２は、普段はセレクタ端子SBが
“０”であるから入力端子Ａに入力する信号を出
力する。従つてシフトレジスタ７３は一旦入力し
た信号をクロツク信号φABごとに順次シフトして
循環させながら記憶している。このシフトレジス
タ７３は、Ｓ／Ｐ変換器７１の出力端Ｐ２にキー
オン信号KONが発生してセレクタ７２のセレク
ト端子SBが“１”のときＳ／Ｐ変換器７１の出
力端Ｐ１１〜Ｐ４に発生するリズム音源データが
入力される。この場合、送出側のリズムインター
フエース４０（第４図）とチヤンネルを一致させ
るためには、例えばフアンクシヨンレジスタ４６
（第７図）のトランスフア信号TRANSをチヤン
ネルカウンタ５２のチヤンネル０に周期して発生
させ、必らずチヤンネル０から順にチヤンネル７
までのデータを転送するとともに、受け入れ側の
リズム発生回路７０においてはＳ／Ｐ変換器７１
の出力をチヤンネルカウンタ７５の出力するチヤ
ンネル番号が０のところから順にチヤンネルカウ
ンタ７５の出力またはシステムクロツク信号φAB
と同期して出力させる。 Ｓ／Ｐ変換ラツチ回路７４は、パネルデータイ
ンターフエース４１（第４図）から転送される各
４ビツトのノーマルパターン用およびバリエーシ
ヨンパターン用インストラメントグループナンバ
IGNからなる８ビツトのシリアルデータ
PANCDDをパラレルデータに変換するとともに
このパラレルデータを次にシリアルデータ
PANCDDが入力するまでラツチする。また、こ
のＳ／Ｐ変換ラツチ回路７４はリズムインターフ
エース４０（第４図）からＳ／Ｐ変換器７１の出
力端Ｐ３を経て入力されるブレークセツト・リセ
ツト信号によつてセツトおよびリセツトされるブ
レーフクラグBRKFGを有し、ブレークセツト信
号が入力してブレークフラグBRKFGがセツトさ
れるとバリエーシヨン側のインストラメントグル
ープナンバIGNを出力し、ブレークセツト信号
が入力してブレークフラグBRKFGがリセツトさ
れるとノーマル側のインストラメントグループナ
ンバIGNを出力する。 チヤンネルカウンタ７５はシステムクロツク信
号φABをカウントして０〜７のチヤンネルナンバ
を出力する。 楽器ナンババランスチヤンネルROM７６はイ
ンストラメントグループナンバIGNとチヤンネ
ル番号CHNOが入力されるとインストラメント
ナンバINOすなわち楽器名を出力する変換ROM
である。 Ｓ／Ｐ変換回路７９は、パネルインターフエー
ス４１の出力する音量データTOTLEV等のシリ
アルデータLVINTをパラレルデータに変換す
る。 リズム音信号発生回路７７は、楽器ナンババラ
ンスチヤンネルROM７６の出力するインストラ
メントナンバINOおよびシフトレジスタ７３の
出力するピツチデータPITCHに基づいて打楽器
音波形を発生する。このリズム音信号発生回路と
しては公知の波形メモリ方式または演算方式のも
のを用いることができる。波形メモリ方式の場合
はインストラメントナンバINOとピツチデータ
PITCHでメモリのスタート・エンドアドレスを
指定する。演算方式の場合はピツチの決定および
音色を決定するための定数の設定をインストラメ
ントナンバINOで行ない、ピツチデータPITCH
はピツチの若干の修正に用いる。 エンベロープジエネレータ７８は、Ｓ／Ｐ変換
器７１の出力端Ｐ２に発生するキーオン信号
KONをアタツクとして楽器ナンババランスチヤ
ンネルROM７６の出力するインストラメントナ
ンバINOで定まる波形のエンベロープデータEG
を発生する。また、シフトレジスタ７３からのサ
ステイン信号Ｓ／Ｌが“１”のときエンベロープ
の立ち下りを緩かにし、Ｓ／Ｐ変換器７１の出力
端Ｐ１にバツフアクリア信号BUFCLRが発生し
たときは８チヤンネル全部のエンベロープを直ち
に０にしてリズム音をダンプする。 レベル制御回路８０は、例えば乗算器からな
り、リズム音信号発生回路７７からの音源波形デ
ータ、Ｓ／Ｐ変換回路７９からのリズム音レベル
データ、シフトレジスタ７３からのレベルデータ
LEVEL、Ｓ／Ｐ変換器７９からのリズムレベル
データLVINT、およびエンベロープジエネレー
タ７８からのエンベロープデータEGをチヤンネ
ルごとに演算して時分割多重化パラレル打楽器音
信号を発生する。この打楽器音信号はＰ／Ｓ変換
器８１においてシリアルリズム音信号に変換さ
れ、第４図のレジスタ９０で鍵盤音とミキシング
された後、サウンドシステム９５を介してリズム
音として発音される。 （第４図の電子楽器の動作説明） 次に第９〜１４図のフローチヤートを参照しな
がら第４図の電子楽器の動作を特に制御部３０に
ついて説明する。第９図を参照して、この電子楽
器に電源が投入されると、CPU３１はプログラ
ムメモリ３２に格納された制御プログラムに従つ
て動作を開始する（ステツプ１００）。ステツプ
１０１ではCPU３１、ワーキングメモリ３３お
よびリズムインターフエース４０等の各レジス
タ、フラグ等をクリアして回路全体をイニシヤラ
イズし、ステツプ１０２で鍵盤２１およびパネル
２２の各操作子を走査して変更のあつた操作子お
よびその操作子情報を検出する。この検出は、例
えば各操作子ごとの操作子情報と各レジスタ
TEMPO，TOTLEV，RHYPTN，SWAVAR
等に格納された前回の操作子情報との排他的論理
和が０でない場合を操作子情報変更すなわちイベ
ント有りとして検出することができる。操作子情
報としては、例えばトータルボリウム２９の位置
を０〜15の16ステツプのデイジタルデータで表わ
し、このデータをそのままトータルボリウムレジ
スタTOTLEVに格納する。オートバリエーシヨ
ン選択スイツチ２５の場合は、例えば４，８，16
小節のバリエーシヨンのそれぞれをオートバリエ
ーシヨン種類レジスタSWAVARの第１，２，３
ビツトのそれぞれに割り当て、スイツチ２５―１
（４小節）、２５―２（８小節）および２５―３
（16小節）の１個または複数個が同一状態で所定
時間（例えば0.5秒）以上押下されたとき、押下
されたスイツチに対応するビツトをセツトし、他
のビツトはリセツトする。 ステツプ１０３ではステツプ１０２でイベント
が検出されたか否かを判定し、イベントがなけれ
ばステツプ１０２に戻つてさらにイベントの検出
を行ない、イベント有りならば以降のステツプで
検出されたイベントの種類に応じた処理を行な
う。 ステツプ１０２で検出されたイベントが鍵の押
下もしくは解除または楽音選択用操作子２３の押
下による楽音変更であるときはステツプ１１０に
進む。ステツプ１１０では、各鍵データまたは楽
音選択データを処理して鍵楽音インターフエース
３９に出力する。鍵楽音インターフエース３９は
これらのデータをさらに鍵盤音形成回路６５に送
出する。 前記イベントがスタート・ストツプスイツチ２
７によるスタート指令であれば、ステツプ１２０
でワーキングメモリ３３内のリズムランフラグ
RHYRUNをセツトした後、ステツプ１２１でリ
ズムテンポを同期させる。この同期はリズムイン
ターフエース４０のフアンクシヨンレジスタ４６
（第７図）にデータ＄01をロードしてフアンクシ
ヨンレジスタ４６にスタート信号STARTを発生
させ、このスタート信号によつてカウンタ４８お
よびテンポクロツク発生器５０をリセツトするこ
とにより行なう。また、このスタート信号
STARTの発生によつてリズムインターフエース
４０からのCPU３１に割り込みがかかり、CPU
３１は後述する割込処理INTRPT２００により
リズムインターフエース４０およびパネルデータ
インターフエース４１を介してリズム音発生回路
７０にリズム音に関するシリアルデータの
OPCIDAT，LVINT，PANCDD等を送出する。 ステツプ１０２におけるイベントがスタート・
ストツプスイツチ２７によるリズムストツプであ
るときは、ステツプ１３０でリズムインターフエ
ース４０のフアンクシヨンレジスタ４６（第７
図）にデータ＄04をロードしてバツフアクリア信
号BUFCLRを発生させ、シフトレジスタ５９
（第７図）の全ステージ（８チヤンネル分）を
“１”にした後、さらにステツプ１３１でデータ
転送命令を出力してこのバツフアクリアを含むリ
ズムデータOPCIDAをリズムインターフエース
４０からリズム音発生回路７０に送出する。リズ
ム音発生回路７０ではこのバツフアクリア信号
BUFCLRによつてエンベロープジエネレータ７
８をクリアし、リズム音をダンプする。さらにス
テツプ１３２で第１表に示すパターン変更フラグ
PCHNGF、リズムランフラグRHYRUN等のリ
ズム関係レジスタ、フラグをクリアする。 ステツプ１０２におけるイベントがテンポ設定
子２８によるテンポ変更であるときは、ステツプ
１４０でテンポデータTEMPOをリズムインター
フエース４０のテンポレジスタ４３（第７図）に
ロードする。このテンポレジスタ４３に格納され
たテンポデータにより１ビートのピツチすなわち
リズムパターンを読み出すテンポが決定される。 ステツプ１０２におけるイベントがトータルボ
リウム２９によるリズム音量の変更であるとき
は、ステツプ１５０で音量データTOTLEVをパ
ネルデータインターフエース４１に出力する。パ
ネルデータインターフエース４１はこのパネルレ
ベルデータTOTLEVをシリアルなリズムレベル
データLVINTに変換してリズム音発生回路７０
に出力する。 ステツプ１０２におけるイベントがリズム選択
スイツチ２６の押下によるリズム種類RHYPTN
の変更であるときは、第１０図に示すリズムセツ
ト処理RHYSET１６０を実行する。すなわち、
ステツプ１６１でリズムランフラグRHYRUNを
検査してリズム進行中ならばステツプ１６２でパ
ターン変更フラグPCHGNFをセツトした後、ま
た、ステツプ１６１でリズムが進行していなけれ
ばステツプ１６２をスキツプしてステツプ１６３
に進む。ステツプ１６２でパターン変更フラグ
PCHNGFをセツトするのはリズム途中でリズム
種類が変つたとき前のリズム音をフオーシングダ
ンプするため、次回の割込処理の際このパターン
変更フラグPCHNGFがセツトされていればバツ
フアクリア信号BUFCLRをリズム音形成回路７
０に送出するためである。 ステツプ１６３では小節内タイミングカウンタ
TIMINGの内容を参照して拍数レジスタの拍数
をタイミングTIMINGが０〜11なら１に、12〜
23なら２に、24〜35なら３に、36〜47なら４にセ
ツトする。これは変更後のリズムを変更前と同一
のタイミングで継続させるためで、ステツプ１６
７で同一拍数、同一拍内タイミングのリズムパタ
ーンデータが格納されたアドレスにパターンポイ
ンタPHPNTをセツトする際に用いる。ステツプ
１６４では再びリズムランフラグRHYRUNを検
査しリズム進行中であればステツプ１６５で拍エ
ンドフラグRHHENDをクリアする。これは拍エ
ンドフラグRHHENDがセツトされたままになつ
ていると、変更後のリズムが変更時のタイミング
以降にイベントデータを有するときこれらのイベ
ントデータの読み取りをスキツプしてしまうから
である（ステツプ４０１参照）。変更後のリズム
においても変更時のタイミング以降にイベントデ
ータが存在しないときは、リズムポインタ
RHPNTをセツトする際に拍エンドフラグ
RHHENDをセツトする。ステツプ１６４の判定
がリズム停止中のときはリズムストツプ処理の際
ステツプ１３２において拍エンドフラグ
RHHENDは既にクリアされているのでステツプ
１６５をスキツプしてステツプ１６６に進む。 ステツプ１６６では、リズム種類レジスタの内
容RHYPTNで先頭パターンアドレスメモリ３５
をアドレスして選択されたリズム種類のノーマル
パターンおよび各バリエーシヨンパターンの先頭
アドレスを読み出し、これらの先頭アドレスをそ
れぞれの先頭アドレスレジスタNROM，
V4ROM，V8ROMおよびV16ROMに格納し、
さらにNROMの内容をリズムパターン先頭アド
レスレジスタRHYROMに記憶させる。ステツプ
１６７ではリズムパターンメモリ３４を先頭アド
レスRHYROMから順次読み出し、読み出された
拍エンドの数および拍内タイミングと、拍数
HKPEおよび小節内タイミングTIMINGとを比
較してパターンポインタRHPNTをセツトする。
ステツプ１６８では先頭アドレスNROM，
V4ROM，V8ROM，V16ROMに格納されたイ
ンストラメントグループナンバINGを読み出し
てパネルデータインターフエース４１に出力す
る。パネルデータインターフエース４１はこれら
のインストラメントグループナンバIGNをノー
マル用、バリエーシヨン用（4bar，8bar，16bar
共通）それぞれ４ビツト計８ビツトのシリアル信
号PANCDDに変換してリズム音発生回路７０に
送出する。 ステツプ１６９ではリズム種類RHYPTNが３
拍子および４拍子のいずれであるかを判定し、３
拍子であればステツプ１７０で、４拍子であれば
ステツプ１７１で最大タイミングレジスタ
TMPMAXに３５および４７をそれぞれ記憶さ
せる。 ステツプ１０２でイベント検出後、イベントの
種類ごとにステツプ１１０〜１７２の処理を終了
すると再びステツプ１０２に戻つて新たなイベン
トの検出を行なう。 前述したように第４図の電子楽器においては、
スタート・ストツプスイツチ２７をスタートにし
たとき、およびカウンタ４８が設定されたテンポ
に従つて１拍の1/12すなわち１ビートをカウント
したときリズムインターフエース４０からCPU
３１に割込信号RINTPTが送出される。従つて
CPU３１はリズムスタート時と以後の１ビート
ごとに第１１図の割込処理INTRPT２００を実
行する。 先ずステツプ２０１では割込処理終了後もとの
状態に復帰できるように各レジスタ、プログラム
カウンタ等をセーブし、続いて第１２図に示すリ
ズム音発生データ出力処理RHIRQ２１０を実行
する。 第１２図を参照して、ステツプ２１１でリズム
ランフラグRHYRUNを検査してリズムが進行中
か否かを判定する。この判断が「ノー」すなわち
リズムが停止している場合は、リズム音データを
出力する必要はないからステツプ２６０（第１１
図）で直ちに割り込みを解除し、もとのルーチン
に復帰する。ステツプ２１１でリズムが進行中な
らばステツプ２１２でパターンチエンジフラグ
PCHNGFを検査し、パターンチエンジフラグが
セツトされていればリズム変更またはノーマルと
ブレークとの切換後最初のデータ出力であるか
ら、ステツプ２１３でリズムインターフエース４
０にバツフアクリアBUFCLR信号を送出する。
このバツフアクリア信号は後述のステツプ２３９
でリズム音発生回路７０に転送され、リズム音発
生回路７０ではエンベローブジエネレータ７８を
クリアして前のリズム音をクリアする。 次いでステツプ２１４ではパターンチエンジフ
ラグPCHNGFをクリアして次のステツプ２１５
に進む。ステツプ２１２の判定でリズム変更がな
ければそのままステツプ２１５に進む。ステツプ
２１５では拍・小節アツプフラグRDISPFを検査
して前回の割込処理で前小節が終了しているか、
すなわち、今、小節の頭であるか否かを判定す
る。拍・小節アツプフラグRDISPFが＄FFすな
わち小節の頭であれば第１３図の交換サブルーチ
ンCHANG３００でオートバリエーシヨンスイ
ツチ２５によつて指定されたオートバリエーシヨ
ン種類レジスタSWAVARに格納されているバリ
エーシヨンパターンの種類に従つて一定の小節数
ごとにノーマルパターンと所定のバリエーシヨン
パターンとを入れ替えた後、またステツプ２１５
の判定で小節の頭でなければそのままステツプ４
００以降のリズムデータ出力サブルーチン（第１
４図）に進む。 第１３図を参照して、ステツプ３０１では小節
カウンタSYOCNTを歩進して小節アツプの回数
をカウントし、ステツプ３０２でバリエーシヨン
フラグVARIFGを検査して前小節がブレークか
否かを判定する。前小節がブレークでなければ、
ステツプ３０３でオートバリエーシヨン種類レジ
スタSWAVARを検査してオートバリエーシヨン
が設定されているか否かを判定する。オートバリ
エーシヨンが設定されていなければブレークパタ
ーンを発生する必要はないからそのままもとのル
ーチン（第１２図）に戻る。オートバリエーシヨ
ンが設定されていればステツプ３０４で小節カウ
ンタSYOCNTの下位４ビツトをＡレジスタに取
り出した後、ステツプ３０５〜３１０でオートバ
リエーシヨン種類レジスタSWAVARおよびＡレ
ジスタの内容を検査して次に発生すべきリズムパ
ターンの種類を判定する。すなわち、ステツプ３
０５，３０７，３０９ではそれぞれSWAVARの
第３，２，１ビツトが１か否かを判定し、ステツ
プ３０６，３０８，３１０ではそれぞれＡレジス
タの内容すなわち経過小節数が＄0F，＄07，
＄03であるか否かを判定する。ステツプ３０５お
よび３０６の判定がいずれも「イエス」ならば、
16小節ごとのオートバリエーシヨン（16bar）が
設定され、かつ現在第16小節目の頭であるから16
小節ごとのバリエーシヨンを発生させるためステ
ツプ３１１で読出パターン先頭アドレス
RHYROMを16小節ごとのバリエーシヨンパター
ンの先頭アドレスV16ROMにセツトする。同様
にして順にステツプ３０７および３０８の判定が
いずれも「イエス」ならばステツプ３１２で
RHYROMをV8ROMにセツトし、またステツプ
３０９および３１０の判定がいずれも「イエス」
ならばステツプ３１３でRHYROMをV4ROMに
セツトし読出パターンをノーマルパターンから所
定のバリエーシヨンパターンに変更した後、ステ
ツプ３１４でバリエーシヨンフラグVARIFGを
セツトし、ステツプ３１５でリズムインターフエ
ース４０のフアンクシヨンレジスタ４６（第７
図）にブレークセツト信号＄08を送出し、ステツ
プ３１６でパターンチエンジフラグPCHNGFを
セツトし、もとのルーチン（第１２図）に戻る。 ステツプ３０５〜３１０の判定が上記以外の場
合は、ステツプ３０９または３１０からステツプ
３１７にジヤンプしてもとのルーチン（第１２
図）にリターンする。 ステツプ３０２の判定がブレーク中すなわち前
の小節がブレークであつたときは、ステツプ３２
０でリズムパターン先頭アドレスレジスタ
RHYROMをノーマルパターン先頭アドレス
NROMにセツトしてバリエーシヨンパターンか
らノーマルパターンに変更し、ステツプ３２１で
バリエーシヨンフラグVARIFGにリセツトし、
ステツプ３２２でフアンクシヨンレジスタ４６
（第７図）にブレークリセツト信号＄10を送出し、
ステツプ３２３でパターンチエンジフラグ
PCHNGFをセツトした後、もとのルーチン（第
１２図）に戻る。 第１２図においてステツプ２１５の判定が
「否」の場合、およびステツプ２１５の判定が
「正」で第１３図の交換サブルーチンCHANG３
００を実行した後リターンした場合、続いてデー
タ出力サブルーチンRHYCNV４００（第１４
図）を実行する。 第１４図を参照して、ステツプ４０１では拍エ
ンドフラグRHHENDを検査し、拍エンドであれ
ば以後拍アツプするまで拍内タイミング
TMPCNTにイベントデータは存在しないからそ
のままもとのルーチン（第１２図）に戻る。拍エ
ンドでなければ、ステツプ４０２でリズムポイン
タRHPNTの内容をＹレジスタセツトし、続い
てステツプ４０３および４０４でリズムパターン
先頭アドレスRHYROMとＹレジスタの内容Ｙ
（すなわちリズムポインタの内容RHPNT）との
和でリズムパターンメモリ３４をアドレスして第
６図ｃの第１バイトのチヤンネルデータCHNO
および拍内タイミングデータHTIMINGを読み
出しＡレジスタおよびＸレジスタに格納する。次
にステツプ４０５でＡレジスタの内容と＄0Fと
の論理和を求めＡレジスタの内容を下位４ビツト
の拍内タイミングデータHTIMINGだけ残し、
ステツプ４０６でこの拍内タイミングデータ
HTIMINGとテンポカウンタTMPCNTで示され
るタイミングとが一致するか否かを判定する。ス
テツプ４０６でこれらのタイミングが一致してい
ればこのデータは現在処理すべきタイミング
TMPCNTのもので有効であるから内容を歩進さ
せ、ステツプ４０８で第６図ｃのイベントデータ
EVTの第２バイトのピツチPITCH、サステイン
Ｓ／ＬおよびレベルLEVELデータを読み出して
Ａレジスタに格納する。ステツプ４０９ではＡレ
ジスタに格納されたピツチ、サステインおよびレ
ベルデータをリズム音源データレジスタ４４（第
７図）に、また、Ｘレジスタに格納されているチ
ヤンネルバーCHNOはチヤンネルレジスタ４５
（第７図）に出力する。 ステツプ４１０ではさらに次のイベントデータ
EVTを読み出すべくリズムパターンメモリポイ
ンタとしてのＹレジスタの内容をさらに歩進す
る。ステツプ４１１〜４１４ではステツプ４０３
〜４０６の手順を繰り返しステツプ４０７〜４１
４で現在の拍内タイミングTMPCNTと同一の拍
内タイミングデータを有するイベントデータを全
て読み出すステツプ４０６または４１４において
同一拍内タイミングを有するイベントデータが存
在しないときはステツプ４１５に進み、ステツプ
４０５または４１３でＡレジスタに残したタイミ
ングデータが＄0D以上か否かすなわち拍エンド
またはリターンかを判定する。拍内タイミングは
必らず＄０〜＄ＢであるのでＡレジスタの内容Ａ
が＄0D以上になるのは拍エンドデータBE（＄0D）
がリターンデータRTN（＄0F）を読み取つたと
きである。そこで上記判定でＡレジスタ≧＄ID
のときは次にステツプ４１６でリターンか否か判
定し、リターンであればステツプ４１７でＹレジ
スタをクリアし、拍エンドであればステツプ４１
７をスキツプしてステツプ４１８に進む。ステツ
プ４１８では拍エンドフラグRHHENDをセツト
し、ステツプ４１９でＹレジスタの内容を歩進
し、ステツプ４２０でリズムポインタRHPNT
にＹレジスタの内容Ｙをセツトしもとのルーチン
（第１２図ステツプ２３９）に戻る。上記のステ
ツプ４１７，４１９および４２０の処理によりリ
ターンデータRTNが検出されたときはリズムポ
インタPHPNTは１にセツトされ、また拍エンド
データBEが検出されたときはリズムポインタ
RHPNTはステツプ４１９において拍エンドデ
ータBEが格納された番地の次の番地を示すこと
となる。ステツプ４１５の判定において拍エンド
またはリターンでない場合はステツプ４２０に進
み、ステツプ４２０でリズムポインタRHPNT
にタイミングTMPCNTと一致しない拍内タイミ
ングを読み出したときの番地がそのまま格納され
た後、第１２図のルーチンのステツプ２３９に戻
る。 第１２図を参照して、ステツプ２３９ではリズ
ムインターフエース４０にデータ転送命令を送出
する。これはフアンクシヨンレジスタ４６（第７
図）をアドレスで指定して＄02をロードすること
によつて行なう。すると、フアンクシヨンレジス
タ４６が転送信号TRANSを出力し、この信号が
Ｐ／Ｓ変換器６０に印加され、ステツプ４０９で
リズムインターフエース４０に出力され、シフト
レジスタ５７にチヤンネルごとに格納されている
ピツチ、サステインおよびレベルデータ、シフト
レジスタ５８に格納されているキーオンデータ
KONならびにステツプ２１３等でシフトレジス
タ５９に格納されたバツフアクリア信号、ステツ
プ３１５，３２２でフアンクシヨンレジスタ４６
にセツトされているブレークセツト・リセツト信
号などがＰ／Ｓ変換器６０で11ビツトのシリアル
データOPCIDAに変換され、リズム音発生回路
７０（第８図）に送出される。 ステツプ２４０では小節・拍エンドフラグ
RDISPIをリセツトし、ステツプ２４１では拍内
タイミングカウンタTMPCNTを歩進してステツ
プ２４２で拍オーバーが否かを判断する。ステツ
プ２４２で拍オーバーと判定されると、次にステ
ツプ２４３で小節内タイミングカウンタ
TIMINGを歩進する。小節オーバーのときは必
ず拍オーバーであるから、次にステツプ２４４で
ステツプ２４３の拍オーバーは小節オーバーか否
かを小節内タイミングカウンタの内容TIMING
が最大タイミングTMPMAXに達したか否かで
判定する。小節オーバーであれば、ステツプ２４
５で拍エンドフラグRHHENDをリセツトし、ス
テツプ２４６で小節内タイミングカウンタ
TIMINGおよび拍内タイミングカウンタ
TMPCNTをリセツトし、ステツプ２４７で小
節・拍アツプフラグRDISPIをデイクリメントし
て内容を小節アツプを示す＄FFにした（デイク
リメントする前はステツプ２４０でクリアされて
いる）後、ステツプ２５２で第１１図のステツプ
２６０に戻る。また拍オーバーではあるが、小節
オーバーでないときはステツプ２４８で拍エンド
フラグRHHENDをリセツトし、ステツプ２４９
で拍内タイミングカウンタをリセツトし、ステツ
プ２５０で小節・拍アツプフラグRDISPIをイン
クリメントして拍アツプを示す＄01にセツトした
後、第１１図のステツプ２６０に戻る。 ステツプ２４２の判定が拍オーバーでないとき
はステツプ２５１で拍内タイミングカウンタ
TIMINGをインクリメントした後、第１１図の
ステツプ２６０に戻る。 第１１図を参照して、リズム音発生データ出力
処理RHIRQ２１０（第１２図）のステツプ２１
１，２４７，２５０および２５１を介してリター
ンした後、ステツプ２６０ではこの割込処理
INTRPTのために待避させていたプログラムカ
ウンタ、各レジスタ等を復帰し、割込前の状態に
戻る。 以上のようにこの発明においては、４小節、８
小節および16小節のバリエーシヨンパターンを別
個に設け、オートバリエーシヨン選択スイツチを
複数個同時に押下したとき各変化小節においては
そこで選択されているバリエーシヨンパターンの
うち変化周期の最も長いもののバリエーシヨンパ
ターンを発生するようにしているので、バリエー
シヨンの種類を、例えば３個のオートバリエーシ
ヨン選択スイツチに対してスイツチの組み合せと
同じ７種類とより多くすることができるととも
に、特に複数個のスイツチを押下した場合は例え
ば第３図４に示すように従来より変化に富んだオ
ートリズムを発生させることができ、オートリズ
ムの単調さを緩和することができる。
第１図は、この発明の１実施例に係るオートリ
ズム演奏装置のブロツク構成図、第２図は、第１
図の装置の４／８／６小節信号発生回路の各出力
波形図、第３図は、第１図の装置におけるオート
バリエーシヨン選択スイツチを種々に押下したと
きのバリエーシヨンの様子を示す図、第４図は、
この発明の他の実施例に係る電子楽器のブロツク
構成図、第５図は、第４図の楽器のパネルにおけ
るリズム部の配置図、第６図は、第４図の楽器に
おけるリズムパターンメモリに格納されたデータ
を示す模式図、第７図は、第４図の楽器のリズム
インターフエースの詳細ブロツク構成図、第８図
は、第４図の楽器のリズム音発生回路の詳細ブロ
ツク構成図、第９図は、第４図の電子楽器の動作
を説明するためのフローチヤート、第１０図は、
リズムセツト処理のサブルーチンを示すフローチ
ヤート、第１１図は、割込処理を示すフローチヤ
ート、第１２図は、リズム音発生データ出力処理
のサブルーチンを示すフローチヤート、第１３図
は、ノーマル・ブレーク交換処理のサブルーチン
を示すフローチヤート、第１４図は、データ出力
処理のサブルーチンを示すフローチヤートであ
る。 １：テンポクロツク発振器、２：拍カウンタ、
３：パターンメモリ、４：小節カウンタ、５…リ
ズム選択スイツチ、６：４／８／16小節信号発生
回路、７：バリエーシヨン選択スイツチ回路、７
Ｂ，７Ｃ，７Ｄ：バリエーシヨン選択スイツチ、
８：優先回路、９：セレクタ、１０：リズム音源
回路、１１：サウンドシステム、２５，２５―
１，２５―２，２５―３：オートバリエーシヨン
選択スイツチ、２６，２６―１，２６―２，…：
リズム選択スイツチ、３１：CPU、３４：リズ
ムパターンメモリ、７０：リズム音発生回路。
ズム演奏装置のブロツク構成図、第２図は、第１
図の装置の４／８／６小節信号発生回路の各出力
波形図、第３図は、第１図の装置におけるオート
バリエーシヨン選択スイツチを種々に押下したと
きのバリエーシヨンの様子を示す図、第４図は、
この発明の他の実施例に係る電子楽器のブロツク
構成図、第５図は、第４図の楽器のパネルにおけ
るリズム部の配置図、第６図は、第４図の楽器に
おけるリズムパターンメモリに格納されたデータ
を示す模式図、第７図は、第４図の楽器のリズム
インターフエースの詳細ブロツク構成図、第８図
は、第４図の楽器のリズム音発生回路の詳細ブロ
ツク構成図、第９図は、第４図の電子楽器の動作
を説明するためのフローチヤート、第１０図は、
リズムセツト処理のサブルーチンを示すフローチ
ヤート、第１１図は、割込処理を示すフローチヤ
ート、第１２図は、リズム音発生データ出力処理
のサブルーチンを示すフローチヤート、第１３図
は、ノーマル・ブレーク交換処理のサブルーチン
を示すフローチヤート、第１４図は、データ出力
処理のサブルーチンを示すフローチヤートであ
る。 １：テンポクロツク発振器、２：拍カウンタ、
３：パターンメモリ、４：小節カウンタ、５…リ
ズム選択スイツチ、６：４／８／16小節信号発生
回路、７：バリエーシヨン選択スイツチ回路、７
Ｂ，７Ｃ，７Ｄ：バリエーシヨン選択スイツチ、
８：優先回路、９：セレクタ、１０：リズム音源
回路、１１：サウンドシステム、２５，２５―
１，２５―２，２５―３：オートバリエーシヨン
選択スイツチ、２６，２６―１，２６―２，…：
リズム選択スイツチ、３１：CPU、３４：リズ
ムパターンメモリ、７０：リズム音発生回路。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも１個のノーマルパターンと読み出
される周期とパターンが異なる複数個のバリエー
シヨンパターンとを記憶させたパターンメモリ
と、このパターンメモリから前記ノーマルパター
ンとバリエーシヨンパターンとを所定のテンポで
自動的に順次進行させながら読み出す動的読出手
段と、前記バリエーシヨンパターンにより付与さ
れるバリエーシヨンの種類を選択する複数個のバ
リエーシヨン選択スイツチと、このスイツチの１
個以上の押下により選択された前記バリエーシヨ
ンパターンを前記読み出される周期である所定周
期で一定時間ずつ前記ノーマルパターンと入れ替
えて出力するパターン選択手段と、このパターン
選択手段の出力するパターンに従つてリズム音を
発生するリズム音源とを具備するオートリズム演
奏装置であつて、 前記複数個のバリエーシヨン選択スイツチを押
下した場合で、前記ノーマルパターンと入れ替え
るべきバリエーシヨンパターンが２個以上存在す
る区間において前記選択手段は前記所定周期が最
も長いバリエーシヨンパターンを優先して選択す
ることを特徴とするオートリズム演奏装置。 ２ 前記パターンメモリはリズム種類ごとに前記
１個のノーマルパターンと前記複数個のバリエー
シヨンパターンとを記憶させられている特許請求
の範囲第１項記載のオートリズム演奏装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112488A JPS595290A (ja) | 1982-07-01 | 1982-07-01 | オ−トリズム演奏装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112488A JPS595290A (ja) | 1982-07-01 | 1982-07-01 | オ−トリズム演奏装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS595290A JPS595290A (ja) | 1984-01-12 |
| JPH0153799B2 true JPH0153799B2 (ja) | 1989-11-15 |
Family
ID=14587893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112488A Granted JPS595290A (ja) | 1982-07-01 | 1982-07-01 | オ−トリズム演奏装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595290A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2530692Y2 (ja) * | 1986-12-18 | 1997-03-26 | カシオ計算機株式会社 | 電子楽器のリズム演奏装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5525071A (en) * | 1978-08-11 | 1980-02-22 | Kawai Musical Instr Mfg Co | Rhythum generator |
| JPS5691298A (en) * | 1979-12-26 | 1981-07-24 | Casio Computer Co Ltd | Automatic rhythm play unit |
-
1982
- 1982-07-01 JP JP57112488A patent/JPS595290A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS595290A (ja) | 1984-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH079586B2 (ja) | 電子楽器の自動伴奏装置 | |
| US4467690A (en) | Automatic rhythm performance device | |
| US4413543A (en) | Synchro start device for electronic musical instruments | |
| JPH0584920B2 (ja) | ||
| US5502275A (en) | Automatic accompaniment apparatus implementing smooth transition to fill-in performance | |
| US4872385A (en) | Automatic rhythm performing apparatus with modifiable correspondence between stored rhythm patterns and produced instrument tones | |
| US4905561A (en) | Automatic accompanying apparatus for an electronic musical instrument | |
| JPH0153799B2 (ja) | ||
| US4619176A (en) | Automatic accompaniment apparatus for electronic musical instrument | |
| JP2768233B2 (ja) | 電子楽器 | |
| JPH0559438B2 (ja) | ||
| JPH0581915B2 (ja) | ||
| JP2998527B2 (ja) | 自動伴奏装置 | |
| JP2869970B2 (ja) | 自動リズム演奏装置および方法 | |
| JPH0464073B2 (ja) | ||
| JPH0652473B2 (ja) | オ−トリズム演奏装置 | |
| JPH021316B2 (ja) | ||
| JPS5913662Y2 (ja) | エンベロ−プ波形発生器 | |
| JPH0437440B2 (ja) | ||
| JP2619237B2 (ja) | 電子楽器の自動伴奏装置 | |
| JP2983565B2 (ja) | 電子楽器 | |
| JPH073639B2 (ja) | オ−トリズム装置 | |
| JP2697731B2 (ja) | 自動演奏装置 | |
| JP2565152B2 (ja) | 自動伴奏装置 | |
| JPH03284798A (ja) | 演奏情報表示装置 |