JPH0154860B2 - - Google Patents

Info

Publication number
JPH0154860B2
JPH0154860B2 JP62017471A JP1747187A JPH0154860B2 JP H0154860 B2 JPH0154860 B2 JP H0154860B2 JP 62017471 A JP62017471 A JP 62017471A JP 1747187 A JP1747187 A JP 1747187A JP H0154860 B2 JPH0154860 B2 JP H0154860B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
ions
alignment marks
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP62017471A
Other languages
English (en)
Other versions
JPS62232139A (ja
Inventor
Erusunaa Geruharuto
Gureshunaa Yohan
Hinkeru Horugaa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62232139A publication Critical patent/JPS62232139A/ja
Publication of JPH0154860B2 publication Critical patent/JPH0154860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 この発明は、半導体ウエーハの両側の同じ位置
に位置合せマークを形成する方法に関するもので
ある。
Ｂ 従来技術およびその問題点 単結晶シリコンは、十分立証された電子的特性
とすぐれた機械的特性をもつため、各種の新製品
に多く使用されている。シリコンは、従来の小型
機械装置および部品に対する認識を変えつつあ
る。集積電子回路の精巧化、水型化、および用途
の拡大により、これらの電子回路に適合する従来
よりも高精度、高信頼性、低コストの小型機械部
品の需要が増大している。このような部品の例
は、機械的センサ、インク・ジエツト・プリン
ト・ヘツドおよびサーマル・プリント・ヘツドを
含む印刷技術、データの記憶および検索のための
磁気および光学記録ヘツド、固体レーザおよび光
学フアイバの取付、連結および整列、ならびに高
精度機械的共鳴結晶に見られる。シリコン・マイ
クロメカニクスという比較的新しい分野の急速な
成長により、従来のシリコンIC製造技術を用い
て、シリコン上に多数のこのような複雑な機械装
置を製造することが可能になつた。この方法には
下記のような多くの利点がある。すなわち、機械
装置および電子装置のインターフエーシングおよ
び集積化が容易になり、IC産業における費用有
効性の重要な要素であるバツチ製造手順が、小型
機械部品にも拡張できること、十分に周知の、特
徴のはつきりわかつている材料および加工技術が
利用できること、電子部品に不可欠の材料特性の
厳密な制御を機械部品に容易に適用して、装置の
性能、信頼性および繰返し性を増大させることが
できること、最後に、集積電子回路で通常達成さ
れる小寸法と高精度が、他の方法では不可能な機
械装置および構造の実現に利用することができる
ことなどである。
シリコン・マイクロメカニクスの加工技術、構
造的特徴、応用分野については、“IEEE会報
（Proceedings of the IEEE）”、Vol.70、No.5、
1982年５月、p.420〜456に、K.E.ピーターソン
（K.E.Petersen）が記述している。
シリコン・マイクロメカニクスを、超小型機械
装置の製造に使用した場合の問題点は、シリコ
ン・ウエーハの表面および裏面を高精度でフオト
リングラフイ・マスクに対して位置合せすること
である。このことは、以前から問題になつてお
り、この解決のために多くの提案がなされてい
る。
米国特許第3752589号明細書には、ウエーハの
片側のマスクのパターンを、反対側のパターンと
位置合せをするための光学・機械的手段および方
法が開示されている。この方法は、ウエーハの両
側にそれぞれパターンの光学像を作り、マスクの
位置を機械的に調節して、２つの光学像の位置合
せを行うものである。
米国特許第4046985号明細書には、ウエーハの
裏面をカーフ・カツテイング・レーザの軸に対し
て繰り返し位置合せする光学・機械的半導体ウエ
ーハ位置合せ装置が開示されている。まず、表側
に装置パターンと不透明なウエーハ上の位置合せ
マークとの写しを有する透明なマスクを目視によ
りレーザに対して位置合せし、装置をこの位置合
せを維持するようにセツトする。その結果、その
後挿入した同じ位置合せマークを有する不透明な
半導体ウエーハが、ウエーハの反転像を含む、透
明マスクと同じ経路に沿つて、装置中を移動し、
これによりその裏面がレーザに位置を合せされ
る。レーザ・ビームは不透明なウエーハの表面上
のデバイス間のカーフ部に自動的に衡突する。
この従来技術の位置合せ装置は、高価で扱いに
くい機械的位置合せ装置または手段を必要とす
る。これらの方法は、極めて労働集約的であり、
相当量の手操作を必要とし、遅くて自動化に不向
きであり、近代的な投影印刷手段の利点を生かす
ことができないという問題がある。
半導体ウエーハの表面および裏面に、位置合せ
マークを形成する方法が、米国特許第4318752号
および第4131487号明細書で提案されている。
米国特許第4318752号には、レーザ・ビームを
第１のＰ型にドーピングした層を通して、隣接す
るＮ型にドーピングした層中に当て、そこでレー
ザ・ビームのエネルギを吸収・発熱させ、Ｐ型に
ドーピングした層をＮ型にドーピングした層中に
拡散させることにより、多層半導体のＮ型にドー
ピングした層中にＰ型にドーピングした領域を形
成する方法が開示されている。レーザ・ビームの
波長は、Ｐ型にドーピングした層を吸収されずに
通過するよう選定する。
米国特許第4131487号明細書は、レーザ・ビー
ムにより半導体ウエーハをゲツタリングする方法
を開示している。この方法は、レーザ・ビームを
ウエーハの裏側に当て、裏側で格子の破壊および
ひずみを起させるものである。その後、ウエーハ
を加熱すると、ひずみが除去され、ウエーハの表
側から裏側へ可動欠陥が引き寄せられる。
これらの従来技術によるレーザ技術を用いて、
米国特許第4534804号明細書は、高価で扱いにく
い位置合せ装置を必要とせずに、半導体ウエーハ
の表面および裏面の位置合せを行う方法を開示し
ている。
レーザ・ビームを使つてウエーハの裏面に位置
合せマークを引くことにより、半導体ウエーハの
表裏両側の同じ位置に位置合せマークが形成され
る。レーザ・ビームの波長は、軽くドーピングし
たウエーハでは吸収されずに通過するが、その後
の強くドーピングした半導体層には吸収され、そ
の内部で発熱した欠陥を生じるように選定する。
次に半導体を加熱して、欠陥をウエーハの表面ま
で移動させ、裏面の同じ位置にマークの像を形成
させる。この位置合せ法は、エツチング工程中に
フオトレジストのブロツキング・マスクを必要と
せず、かつ片側が被覆されている等の理由で位置
合せのためにアクセスすることができない、サン
ドイツチ構造その他の構造上に、位置合せマーク
を形成させることができる。
しかし、この方法は、必要とする層および工程
段階の数の点で比較的複雑で高価であり、限られ
た範囲、つまり特定の最大ドーピング濃度および
特定の層順序を有するシリコン・ウエーハにしか
適用できない。位置合せの精度は、欠陥の表面へ
の移動経路の方法精度によつて変わる。
この発明は上記の欠点を矯正することを目的と
するものであり、いかにして半導体ウエーハの表
面および裏面と同じ位置に位置合せマークを自動
的に形成させるかという問題を解決する。
Ｃ 問題点を解決するための手段 前記目的を達成するために、本発明による半導
体ウエーハ上の位置合せマーク形成方法は、半導
体ウエーハの表面および裏面に絶縁層をコーテイ
ングし、イオン価が20以上で、かつ表面の絶縁
層、半導体ウエーハ、および裏面の絶縁層を貫通
するような高エネルギのイオンを該表面の絶縁層
に当て、前記半導体ウエーハの結晶格子をかく乱
することなしに、前記両絶縁層の結晶格子をかく
乱して前記イオンの飛跡を前記両絶縁層に形成
し、該飛跡をエツチングして、前記両絶縁層の対
応する同じ位置に孔を形成することを特徴として
いる。
この発明の方法によれば、ウエーハの特別な前
処理を必要とせず、ウエーハの結晶構造は変化せ
ず、形成する位置合せマークの精度は0.1μｍより
秀れている。
Ｄ 実施例 この発明による方法は、高速重イオンの検出に
古くから用いられている現象を利用するものであ
る。その目的のため、固体を固体“バブル・チエ
ンバ”に導入して、高エネルギの重イオンと衝突
させる。重イオンは、その経路に沿つて固体を貫
通し、結晶格子を、結晶中に微細なチヤネルがエ
ツチングされる程度にかく乱する。各チヤネル
は、単一重イオンに相当する。各チヤネルは、密
に分布したほぼ同一の直径によりマークされる。
チヤネルの数は、イオン線量の関数として効果的
に制御でき、直径には無関係である。エツチング
によつて形成されるチヤネルの直径は、10nmな
いし100μｍの範囲で、効果的に調節できる。さ
らに、長さの直径の比も調節可能で、70という比
がすでに実現されている。
この現象はまた、ドイツ公開特許第2951376号
明細書でも取り上げられている。この特許には、
加速装置の単一イオンまたは可算数のイオン、た
とえば重イオン加速装置の重イオンの、固体中の
飛跡によつて生じる微細な孔を形成する方法が記
載されている。露出後、固体をエツチングする
と、前記の微細な孔つまりチヤネルが形成され
る。
この現象の応用については、“イオンと固体の
相互作用（Ion Interaction with Solids）”と題
して“J.Vac.Sci.Technol.”、Vol.19、No.4、
1981年11／12月、p.864〜865に記載されている。
重イオン衝突法は、特に膜に単一の孔を形成し、
マイクロフイルタを製造するのに用いられる。ホ
スタフアン（ポリエチレン・テレフタレート）に
4.7MeVのXeのイオンを、1.6×107cm-2の線量で
衝突させることにより、長さ約50μｍ、直径約
0.7μｍの、フイルタ効果を有するチヤネルが、
NaOHでのエツチングの際に形成される。
この現象の応用は、ドイツ公開特許第2951287
号明細書にも記載されている。この特許には、基
材中の空隙を充填した後、空隙を含む基材を除去
することにより、たとえば最小ピークがμｍ台以
下の、導体、または半導体材料の、フラツト形電
界放出陰極の平坦な表面を形成する方法が開示さ
れている。空隙を有する平坦基材を、たとえば重
イオン加速装置の高エネルギのイオンに当てる。
次のエツチング工程で、形成された核飛跡を露出
する。最後に、孔状の核粒子の飛跡または空隙を
導体または半導体材料で充填し、導体または半導
体材料の針状構造を得、これを電界放出陰極とし
て使用する。
ドイツ公開特許第3328839号明細書には、上記
の現象を使つて垂直磁気データ記憶装置のための
層構造を形成する方法が開示されている。この目
的のため、樹脂等の非磁性材料の坦体を適当な基
板を塗布する。この坦体中に、高エネルギの重イ
オンを衝突させて、核飛跡のパターンを形成す
る。続いてエツチングすると、これらの核飛跡は
チヤネルに変換される。適当なメツキ工程によ
り、チヤネルは、垂直磁気データ記憶のできる磁
性材料で充填される。このようにして基板表面に
垂直に配列された異方性材料の複数の針からなる
超小型針状構造が得られる。
本発明によれば、この現象を、半導体ウエーハ
の両側の同じ位置に位置合せマークを形成する方
法に利用する。
MeV台の高エネルギーの、20以上のイオン価
を持つイオンが固体の結晶格子に損傷を与える仕
組は、通常のイオン打ち込み法で使われるような
KeV台のエネルギーの、１価のイオンの場合と
異なる。すなわち、結晶のうちの前者のイオンが
貫通した部分では、局所的、かつ短時間、電子が
奪われる。その結果、絶縁体のように容易に電子
を回復できない結晶を構成する原子が正の電荷を
帯びて斥力を互いに激しく及ぼし合い、結晶格子
に損傷が生じる。もつとも、ケイ素のように導電
性を持つ固体では、貫通したイオンによつて奪わ
れた電子が迅速に回復されるので、上記のような
結晶を構成する原子同士のクーロン力による激し
い反発（クーロン・エクスプロージヨン）は生じ
ず、したがつて結晶格子にも損傷は生じない。
なお、通常のイオン打ち込みでは、質量数が11
と75の間のイオンが用いられるが、本発明で用い
るイオンは、100を越えるような質量数を持つこ
とが好ましい。
第１Ａ〜１Ｃ図に示す第１の実施例では、たと
えば厚さが100μｍのシリコン・ウエーハに、集
積半導体技術で既知の酸化工程によつて、たとえ
ば厚さが100nmのSiO2層をコーテイングする。
なお、該ウエーハを使つて、本明細書の前文で述
べた超小型機械装置が製造されるのであり、その
表側、裏側の形状ゆえに、これら両側に同一の位
置合せマークが形成される。
第１Ａ図は、表および裏側にSiO2層２，３を
有するウエーハ１の断面図である。次のステツプ
では、第１Ａ図の矢印で示すように、ウエーハ１
の表側およびSIO2層２のそれぞれに、約106〜107
cm-2の低線量の重イオンを用いてブランケツト
（blanket）露出（全面的な露出）が施される。使
用する重イオンは、たとえば、核子１個当たり
10MeVのXe24+イオン（質量数131）とすること
ができる。このように低い線量とすることは、重
イオン技術では問題なく可能である。露出中に、
各重イオンは、SiO2層２中に、ランダムに分布
する直径約10nmの潜在的にかく乱された
（disturbed）結晶領域または飛跡４を残す。重イ
オンはまたウエーハ１にも浸透するがウエーハは
損傷されない。各重イオンは最後にウエーハの裏
側のSiO2層３を貫通し、表側のSiO2層２のかく
乱された飛跡４と正確に位置合せされたかく乱さ
れた飛跡４′を残す。ここで選定した低線量では、
かく乱された各核飛跡４，４′の鏡像が、ウエー
ハの表および裏側に形成され、隣接する飛跡との
間隔は、たとえば10μｍのオーダである。
次のステツプでは、SiO2層２および３を、た
とえば緩衝フツ化水素酸でエツチングする。使用
するエツチング剤はKOHでもよい。核飛跡領域
４，４′でのエツチング速度は、かく乱されない
SiO2の領域よりずつと速いので、第１Ｂ図の断
面図に示すように、かく乱された飛跡４，４′に
対応する孔５，５′が２つのSiO2層２，３に形成
される。孔５，５′の直形は飛跡４，４′の直径に
対応し、したがつて約10nmである。孔５，５′の
エツチング中、ウエーハ１のシリコンは、エツチ
ング・ストツプとして働く。孔５，５′は、イオ
ン集団によつて生ずるかく乱で知られているよう
に、深さが拡大しないことが重要である。表およ
び裏側の間での孔の位置合せ精度は、孔の直径を
超える。
第１Ｃ図の平面図に示すように、２つのSiO2
層２および３中に、特徴的な位置にある、ランダ
ムに形成された孔５，５′の部分群のそれぞれが
表および裏側に塗布されるマスクまたはフオトレ
ジスト層の位置合せマークとして使用できる。こ
れは、後の超小型機械装置製造のステツプで必要
になる。
位置合せマークはまた、SiO2層２および３を
エツチ・マスクとして使用して、ウエーハ１の表
面をわずかにエツチングすることにより、ウエー
ハ１の表面に直接形成することもできる。次に２
つのSiO2層を除去すると、後で実施するステツ
プ用の位置合せマークがウエーハ１の表および裏
面に直に形成される。
第２Ａ〜２Ｃ図は、この発明の第２の実施例を
示す。第２の実施例は、初期ステツプのみが第１
の実施例と異るため、同一部分には第１Ａ〜１Ｃ
図と同じ数字を用いてある。第２Ａ図の断面図に
示すように、まずシリコン・ウエーハ１の表およ
び裏側にSiO2の絶縁層２，３をコーテイングす
る。次に、重イオンを通過させないマスク、たと
えば金属マスクを、ウエーハ１の表側のSiO2層
２上に付着させる。この金属マスクは、形成する
位置合せマークに応じた直径および分布の開口８
のパターンを有する。この金属マスク７を使用し
て、構造の表側を高エネルギの重イオン、たとえ
ばXe24+に露出させる。重イオンは各マスク・ウ
インドウ８の領域に衝突することができなければ
ならないので、露出は約109cm-2の比較的高い線
量で行う。エネルギはこの場合も核子１個当たり
10MeVでよい。マスク・ウインドウ８によつて、
重イオンが２つのSiO2層２，３およびウエーハ
１を貫通する点が画定され、この場合もかく乱さ
れた核飛跡４，４′がSiO2層２および３のみに残
る。
金属マスク７を除去した後、たとえば緩衝フツ
化水素酸でエツチングを行つて（第２Ｂ図）、ウ
エーハ１の表および裏側のSiO2層２および３に
直径約10nmの孔５，５′を形成する。第２Ｃ図の
平面図に、このようにして形成されたマスクされ
た位置合せマークのパターンを示す。これが後の
様々なステツプで使用される。
ウエーハとして、シリコンの代りに他の半導体
材料も使用することができる。重イオン露出によ
り絶縁層にかく乱が生じるので、必要があればウ
エーハの表および裏側のSiO2層の代りに、重合
体またはフオトレジスト層を用いることもでき
る。
Ｅ 発明の効果 本発明によれば、レーザーを用いた場合のよう
にウエーハに特別な前処理を施したり、ウエーハ
の結晶構造を変化させたりすることなく、しかも
ウエーハの表裏両面の同じ位置に極めて精度よく
位置合せマークを形成することができる。
【図面の簡単な説明】
第１Ａ図および第１Ｂ図は、この発明の第１の
方法で加工した半導体ウエーハの断面図で、ウエ
ーハの表面および裏面に単一のランダムに分布し
た位置合せマークを形成するため、低線量の重イ
オンのブランケツト露出を使用したものである。
第１Ｃ図はこの発明の第１の方法により加工した
ウエーハの平面図である。第２Ａ図および第２Ｂ
図は、この発明の第２の方法で加工した半導体ウ
エーハの断面図で、金属マスクにより画定された
明確な位置合せマークを形成するため、高線量の
重イオンのブランケツト露出を使用したものであ
る。第２Ｃ図は、この発明の第２の方法により加
工したウエーハの平面図である。 １……半導体ウエーハ、２，３……絶縁層、
４，４′……核飛跡、５，５′……位置合せ孔、７
……金属マスク、８……金属マスク開口。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体ウエーハの両側の同じ位置に位置合せ
    マークを形成する方法において、前記半導体ウエ
    ーハの表面および裏面に絶縁層をコーテイング
    し、イオン価が20以上で、かつ表面の絶縁層、半
    導体ウエーハ、および裏面の絶縁層を貫通するよ
    うな高エネルギのイオンを該表面の絶縁層に当
    て、前記半導体ウエーハの結晶格子をかく乱する
    ことなしに、前記両絶縁層の結晶格子をかく乱し
    て前記イオンの飛跡を前記両絶縁層に形成し、該
    飛跡をエツチングして、前記両絶縁層の対応する
    同じ位置に孔を形成することを特徴とする半導体
    ウエーハ上の位置合せマーク形成方法。
JP62017471A 1986-03-27 1987-01-29 半導体ウエ−ハ上の位置合せマ−ク形成方法 Granted JPS62232139A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP86104222.4 1986-03-27
EP86104222A EP0238694B1 (en) 1986-03-27 1986-03-27 Method of forming identically positioned alignment marks on opposite sides of a semiconductor wafer

Publications (2)

Publication Number Publication Date
JPS62232139A JPS62232139A (ja) 1987-10-12
JPH0154860B2 true JPH0154860B2 (ja) 1989-11-21

Family

ID=8195015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62017471A Granted JPS62232139A (ja) 1986-03-27 1987-01-29 半導体ウエ−ハ上の位置合せマ−ク形成方法

Country Status (4)

Country Link
US (1) US4732646A (ja)
EP (1) EP0238694B1 (ja)
JP (1) JPS62232139A (ja)
DE (1) DE3683763D1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897248B2 (ja) * 1989-04-18 1999-05-31 富士通株式会社 半導体装置の製造方法
US5092957A (en) * 1989-11-24 1992-03-03 The United States Of America As Represented By The United States Department Of Energy Carrier-lifetime-controlled selective etching process for semiconductors using photochemical etching
JP3175188B2 (ja) * 1991-05-10 2001-06-11 ソニー株式会社 位置合わせマークの形成方法
JP2798583B2 (ja) * 1993-06-08 1998-09-17 日本電気株式会社 光デバイスの製造方法
US7025892B1 (en) 1993-09-08 2006-04-11 Candescent Technologies Corporation Method for creating gated filament structures for field emission displays
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US5462467A (en) * 1993-09-08 1995-10-31 Silicon Video Corporation Fabrication of filamentary field-emission device, including self-aligned gate
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US6153891A (en) * 1994-11-23 2000-11-28 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6020746A (en) * 1994-11-23 2000-02-01 Intel Corporation Method and apparatus for probing an integrated circuit through the back side of an integrated circuit die
US5976980A (en) * 1994-11-23 1999-11-02 Intel Corporation Method and apparatus providing a mechanical probe structure in an integrated circuit die
US5952247A (en) * 1994-11-23 1999-09-14 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
DE19543893C1 (de) * 1995-11-24 1997-02-20 Fraunhofer Ges Forschung Verfahren zum Ausrichten von in einem Substrat zu erzeugenden Strukturen
US5877064A (en) * 1997-07-15 1999-03-02 Taiwan Semiconductor Manufacturing Co.Ltd Method for marking a wafer
US5904486A (en) * 1997-09-30 1999-05-18 Intel Corporation Method for performing a circuit edit through the back side of an integrated circuit die
US6309897B1 (en) 1997-09-30 2001-10-30 Intel Corporation Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die
US6159754A (en) 1998-05-07 2000-12-12 Intel Corporation Method of making a circuit edit interconnect structure through the backside of an integrated circuit die
US6476499B1 (en) 1999-02-08 2002-11-05 Rohm Co., Semiconductor chip, chip-on-chip structure device and assembling method thereof
US6261961B1 (en) * 1999-03-01 2001-07-17 The Regents Of The University Of California Adhesion layer for etching of tracks in nuclear trackable materials
US6235637B1 (en) 1999-09-15 2001-05-22 Taiwan Semiconductor Manufacturing Company Method for marking a wafer without inducing flat edge particle problem
US20040029413A1 (en) * 2000-10-30 2004-02-12 Norbert Angert Film material comprising spikes and method for the production thereof
US6692995B2 (en) 2002-04-05 2004-02-17 Intel Corporation Physically deposited layer to electrically connect circuit edit connection targets
US6596604B1 (en) 2002-07-22 2003-07-22 Atmel Corporation Method of preventing shift of alignment marks during rapid thermal processing
US8445324B2 (en) * 2009-12-16 2013-05-21 Oakland University Method of wafer-level fabrication of MEMS devices
US8354678B1 (en) 2011-07-11 2013-01-15 International Business Machines Corporation Structure and method for forming a light detecting diode and a light emitting diode on a silicon-on-insulator wafer backside
US9099481B2 (en) 2013-03-15 2015-08-04 Semiconductor Components Industries, Llc Methods of laser marking semiconductor substrates
CN105453250A (zh) * 2013-08-08 2016-03-30 夏普株式会社 半导体元件衬底及其制造方法
EP3711089A4 (en) 2018-04-15 2021-06-30 Hewlett-Packard Development Company, L.P. ALIGNMENT TARGET FOR SHIFT CHIP
CN120703811B (zh) * 2025-07-03 2026-02-27 大连海事大学 一种适用于微小种子的重离子径迹定位方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1271423A (en) * 1968-06-27 1972-04-19 Gen Electric Improvements relating to the manufacture of sheets having holes therein by an etching process
US3752589A (en) * 1971-10-26 1973-08-14 M Kobayashi Method and apparatus for positioning patterns of a photographic mask on the surface of a wafer on the basis of backside patterns of the wafer
US4046985A (en) * 1974-11-25 1977-09-06 International Business Machines Corporation Semiconductor wafer alignment apparatus
DE2604939C3 (de) * 1976-02-09 1978-07-27 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen von wenigstens einem Durchgangsloch insbesondere einer Düse für Tintenstrahldrucker
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
DE2951376C2 (de) * 1979-12-20 1983-09-15 Gesellschaft für Schwerionenforschung mbH, 6100 Darmstadt Verfahren zur Erzeugung einer Kernspur oder einer Vielzahl von Kernspuren von schweren Ionen und von aus den Kernspuren durch Ätzung gebildeten Mikrolöchern, sowie Vorrichtung zur Durchführung des Verfahrens
DE2951287C2 (de) * 1979-12-20 1987-01-02 Gesellschaft für Schwerionenforschung mbH, 6100 Darmstadt Verfahren zur Herstellung von mit einer Vielzahl von feinsten Spitzen versehenen Oberflächen
US4293374A (en) * 1980-03-10 1981-10-06 International Business Machines Corporation High aspect ratio, high resolution mask fabrication
US4318752A (en) * 1980-05-16 1982-03-09 Bell Telephone Laboratories, Incorporated Heterojunction semiconductor laser fabrication utilizing laser radiation
DE3328839A1 (de) * 1983-08-10 1985-02-28 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zur herstellung einer schichtstruktur fuer vertikale magnetische datenspeicherung
US4534804A (en) * 1984-06-14 1985-08-13 International Business Machines Corporation Laser process for forming identically positioned alignment marks on the opposite sides of a semiconductor wafer

Also Published As

Publication number Publication date
JPS62232139A (ja) 1987-10-12
DE3683763D1 (de) 1992-03-12
EP0238694A1 (en) 1987-09-30
EP0238694B1 (en) 1992-01-29
US4732646A (en) 1988-03-22

Similar Documents

Publication Publication Date Title
JPH0154860B2 (ja)
Brodie et al. The physics of micro/nano-fabrication
Brodie et al. The physics of microfabrication
JP2854601B2 (ja) 棒状光学コラム並びに関連するアレイワンド及び荷電粒子源
Tseng Recent developments in nanofabrication using focused ion beams
US7563379B2 (en) Dry etching method and photonic crystal device fabricated by use of the same
CN102379005B (zh) 用离子和中性束注入改变膜的磁性
US9653309B2 (en) Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
US4158141A (en) Process for channeling ion beams
US20150235864A1 (en) Method for processing a layer and a method for manufacturing an electronic device
WO1991009646A1 (en) Oxygen ion-beam microlithography
JPH04211144A (ja) カンチレバーにされた微細先端を製造する方法
JP2810444B2 (ja) 結晶材料の微細加工方法
JP3060693B2 (ja) ステンシルマスク形成方法
US6402882B1 (en) Device and method for ion beam etching using space-time detection
Spencer et al. Microstructure arrays produced by ion milling
Fischer et al. Heavy ion microlithography—a new tool to generate and investigate submicroscopic structures
JP2762104B2 (ja) Ｘ線露光用マスクの製造方法
JP2932707B2 (ja) ステンシルマスク形成方法
KR930001433B1 (ko) 이온 빔 총
KR940008362B1 (ko) 엑스선 노광장치의 마스크 제조방법
DE10240356B4 (de) Elektrostatisches Halteelement
JPS6170726A (ja) パタ−ン形成方法
JP2933328B2 (ja) 量子細線ディバイス作製方法および量子細線ディバイス
Datesman et al. Fabrication of a superconducting hot-electron bolometer receiver with micromachined waveguide components