JPH0154906B2 - - Google Patents
Info
- Publication number
- JPH0154906B2 JPH0154906B2 JP55114921A JP11492180A JPH0154906B2 JP H0154906 B2 JPH0154906 B2 JP H0154906B2 JP 55114921 A JP55114921 A JP 55114921A JP 11492180 A JP11492180 A JP 11492180A JP H0154906 B2 JPH0154906 B2 JP H0154906B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- video
- noise
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/213—Circuitry for suppressing or minimising impulsive noise
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビ受像機の雑音防止回路に係り、
特に映像信号中に含まれた雑音成分が同期分離回
路及びAGC回路に供給されるのを防止すると共
に、画面に現われる雑音を軽減する雑音防止回路
に関する。
特に映像信号中に含まれた雑音成分が同期分離回
路及びAGC回路に供給されるのを防止すると共
に、画面に現われる雑音を軽減する雑音防止回路
に関する。
一般に、映像信号中に含まれたパルス性雑音が
同期分離トランジスタに加わると、同期の乱れを
起し、又、AGCトランジスタに加わると、必要
以上にAGC回路が動作してしまう。更に、パル
ス性雑音は、通常、白又は黒の線として画面に現
われるので、非常に目立つという欠点があり、こ
れらを解消するため種々の雑音防止回路が提案さ
れてきたが、いずれも回路構成が複雑であつた。
同期分離トランジスタに加わると、同期の乱れを
起し、又、AGCトランジスタに加わると、必要
以上にAGC回路が動作してしまう。更に、パル
ス性雑音は、通常、白又は黒の線として画面に現
われるので、非常に目立つという欠点があり、こ
れらを解消するため種々の雑音防止回路が提案さ
れてきたが、いずれも回路構成が複雑であつた。
そこで本発明は、上述の欠点を一挙に解消で
き、極めて構成が簡単な雑音防止回路を提供する
ものである。
き、極めて構成が簡単な雑音防止回路を提供する
ものである。
以下、図面に従つて本発明を説明すると、第１
図は本発明による雑音防止回路の一実施例であ
り、第２図は同回路の説明波形図を示す。
図は本発明による雑音防止回路の一実施例であ
り、第２図は同回路の説明波形図を示す。
第１図において、１はエミツタフオロア接続さ
れた第１映像増幅トランジスタ、２はAGCトラ
ンジスタ、３は第２映像増幅トランジスタ、４は
同期分離トランジスタ、５は雑音検出トランジス
タ、６は雑音成分の極性を反転する反転トランジ
スタ、７は直流増幅トランジスタ、８はスイツチ
ング用ダイオード、９は抵抗１０及びコンデンサ
１１より成る平滑回路、１２，１３，１４はレベ
ル設定用及び逆流防止用ダイオード、１５，１６
はレベル設定用抵抗、１７，１８は結合コンデン
サ、１９は映像検波出力端子、２０は映像出力端
子、２１は同期出力端子、２２はAGC出力端子
を示す。
れた第１映像増幅トランジスタ、２はAGCトラ
ンジスタ、３は第２映像増幅トランジスタ、４は
同期分離トランジスタ、５は雑音検出トランジス
タ、６は雑音成分の極性を反転する反転トランジ
スタ、７は直流増幅トランジスタ、８はスイツチ
ング用ダイオード、９は抵抗１０及びコンデンサ
１１より成る平滑回路、１２，１３，１４はレベ
ル設定用及び逆流防止用ダイオード、１５，１６
はレベル設定用抵抗、１７，１８は結合コンデン
サ、１９は映像検波出力端子、２０は映像出力端
子、２１は同期出力端子、２２はAGC出力端子
を示す。
次に本発明回路の動作について説明すると、第
１図における雑音検出トランジスタ５のエミツタ
の直流レベルVEが第２図の破線のレベルになる
ように、即ち、同期信号の尖頭値レベルをVE′、
トランジスタ５のエミツタ・ベース間電圧をVBE
とすると、VE＋VBE＞VE′を満足するようにエミ
ツタ抵抗２３及び抵抗１０にて設定する。
１図における雑音検出トランジスタ５のエミツタ
の直流レベルVEが第２図の破線のレベルになる
ように、即ち、同期信号の尖頭値レベルをVE′、
トランジスタ５のエミツタ・ベース間電圧をVBE
とすると、VE＋VBE＞VE′を満足するようにエミ
ツタ抵抗２３及び抵抗１０にて設定する。
いま映像信号中にパルス性雑音がない場合、雑
音検出トランジスタ５のベースは前述のレベル
VEより高くなつているため、カツトオフとなつ
ている。これに伴つて反転トランジスタ６及び直
流増幅トランジスタ７もカツトオフになつている
ため、スイツチング用ダイオード８は抵抗２４に
よつて順方向にバイアスされ、正常の同期分離動
作及びAGC動作を行なう。
音検出トランジスタ５のベースは前述のレベル
VEより高くなつているため、カツトオフとなつ
ている。これに伴つて反転トランジスタ６及び直
流増幅トランジスタ７もカツトオフになつている
ため、スイツチング用ダイオード８は抵抗２４に
よつて順方向にバイアスされ、正常の同期分離動
作及びAGC動作を行なう。
ここで、同期信号よりレベルの大きいパルス性
雑音Ｐが映像信号に含まれ、端子Ａに現われた場
合、雑音検出トランジスタ５がオンになり、反転
トランジスタ６も直流増幅トランジスタ７もオン
になつて、トランジスタ７のコレクタは略＋Ｂの
レベルの電圧V1が現われる。
雑音Ｐが映像信号に含まれ、端子Ａに現われた場
合、雑音検出トランジスタ５がオンになり、反転
トランジスタ６も直流増幅トランジスタ７もオン
になつて、トランジスタ７のコレクタは略＋Ｂの
レベルの電圧V1が現われる。
従つて、スイツチング用ダイオード８のカソー
ドには、電圧V1よりダイオード１２の電圧降下
分を差し引いた電圧V2が印加され、アノード側
即ちＡ端子には、電圧V2よりダイオード１３の
電圧降下分を差し引いた電圧をレベル設定用抵抗
１５と抵抗２５，２６でブリーダした電圧V3が
印加される。即ち、ダイオード８のカソードがア
ノード電位より高くなつてダイオード８はカツト
オフになり、パルス性雑音Ｐが同期分離トランジ
スタ４のベースに加わるのを防止し、且つ、トラ
ンジスタ４を逆バイアスするためトランジスタ４
はカツトオフになるので、同期出力端子２１には
パルス性雑音による信号が何等現われない。
ドには、電圧V1よりダイオード１２の電圧降下
分を差し引いた電圧V2が印加され、アノード側
即ちＡ端子には、電圧V2よりダイオード１３の
電圧降下分を差し引いた電圧をレベル設定用抵抗
１５と抵抗２５，２６でブリーダした電圧V3が
印加される。即ち、ダイオード８のカソードがア
ノード電位より高くなつてダイオード８はカツト
オフになり、パルス性雑音Ｐが同期分離トランジ
スタ４のベースに加わるのを防止し、且つ、トラ
ンジスタ４を逆バイアスするためトランジスタ４
はカツトオフになるので、同期出力端子２１には
パルス性雑音による信号が何等現われない。
これと同時に、電圧V3はAGCトランジスタ２
に入力されるためトランジスタ２をカツトオフも
しくはそれに近い状態にするため、パルス性雑音
のためAGCがかかるのを防止する。
に入力されるためトランジスタ２をカツトオフも
しくはそれに近い状態にするため、パルス性雑音
のためAGCがかかるのを防止する。
又、Ａ端子に現われる電圧V3は、第２映像増
幅トランジスタ３のベースに印加され、電圧V3
の波高値が映像信号の白レベルに近いため、画面
には雑音部分に白い線が現われる。しかしなが
ら、直流増幅トランジスタ７のコレクタに出力さ
れる電圧V1は、レベル設定用抵抗１６及びダイ
オード１４を介して第２映像増幅トランジスタ３
のエミツタに印加され、エミツタに印加される電
圧V4の波高値はレベル設定用抵抗１６の値を変
えることにより自由に変化でき、しかも第２映像
増幅トランジスタ３のベースには、端子Ａに印加
される電圧V3が結合コンデンサ１８により平均
化されてかかるため、その電圧の波高値V3′と
V4′の関係を、適当にレベル設定用抵抗１６によ
り設定してやれば、パルス性雑音Ｐの部分は白レ
ベルから黒レベルまで自由に選ぶことができる。
依つて、そのレベルを灰色レベルに設定すれば画
面においてパルス性雑音は非常に目立たなくなる
ようにすることができる。
幅トランジスタ３のベースに印加され、電圧V3
の波高値が映像信号の白レベルに近いため、画面
には雑音部分に白い線が現われる。しかしなが
ら、直流増幅トランジスタ７のコレクタに出力さ
れる電圧V1は、レベル設定用抵抗１６及びダイ
オード１４を介して第２映像増幅トランジスタ３
のエミツタに印加され、エミツタに印加される電
圧V4の波高値はレベル設定用抵抗１６の値を変
えることにより自由に変化でき、しかも第２映像
増幅トランジスタ３のベースには、端子Ａに印加
される電圧V3が結合コンデンサ１８により平均
化されてかかるため、その電圧の波高値V3′と
V4′の関係を、適当にレベル設定用抵抗１６によ
り設定してやれば、パルス性雑音Ｐの部分は白レ
ベルから黒レベルまで自由に選ぶことができる。
依つて、そのレベルを灰色レベルに設定すれば画
面においてパルス性雑音は非常に目立たなくなる
ようにすることができる。
上述の如く本発明によれば、映像信号中に混入
したパルス性雑音は同期分離トランジスタに加わ
ることなく、未然に除去できると共に、AGC回
路に雑音の影響が現われるのも防止し、同時に画
面に現われる雑音を非常に目立たなくすることが
可能となる。
したパルス性雑音は同期分離トランジスタに加わ
ることなく、未然に除去できると共に、AGC回
路に雑音の影響が現われるのも防止し、同時に画
面に現われる雑音を非常に目立たなくすることが
可能となる。
尚、反転トランジスタ６の出力を直流増幅トラ
ンジスタ７を介して、AGCトランジスタ２や第
２映像増幅トランジスタ３の入力側に印加した状
態で、スイツチング用ダイオード８のアノード電
位をカソード電位より低く保つようにすれば、直
流増幅トランジスタ７の出力をダイオード１２や
ダイオード１３、抵抗１５を介することなく同期
分離トランジスタ４や第２映像増幅トランジスタ
３及びAGCトランジスタ２に直接印加してもよ
く、必ずしも前述の実施例の様なダイオード１
２，１３、抵抗１５を使用した構成に限定される
ものではない。更に、本実施例においては、負極
性の映像信号について説明したが、正極性の映像
信号についても、前述の構成とは逆にPNPトラ
ンジスタをNPNトランジスタに、NPNトランジ
スタをPNPトランジスタに置換するかもしくは
極性の反転段数を適宜選択すればよい。
ンジスタ７を介して、AGCトランジスタ２や第
２映像増幅トランジスタ３の入力側に印加した状
態で、スイツチング用ダイオード８のアノード電
位をカソード電位より低く保つようにすれば、直
流増幅トランジスタ７の出力をダイオード１２や
ダイオード１３、抵抗１５を介することなく同期
分離トランジスタ４や第２映像増幅トランジスタ
３及びAGCトランジスタ２に直接印加してもよ
く、必ずしも前述の実施例の様なダイオード１
２，１３、抵抗１５を使用した構成に限定される
ものではない。更に、本実施例においては、負極
性の映像信号について説明したが、正極性の映像
信号についても、前述の構成とは逆にPNPトラ
ンジスタをNPNトランジスタに、NPNトランジ
スタをPNPトランジスタに置換するかもしくは
極性の反転段数を適宜選択すればよい。
第１図は本発明による雑音防止回路の実施例を
示す回路図、第２図は同回路の説明波形図であ
る。 主な図番の説明、１……第１映像増幅トランジ
スタ、２……AGCトランジスタ、３……第２映
像増幅トランジスタ、４……同期分離トランジス
タ、５……雑音検出トランジスタ、６……反転ト
ランジスタ、７……直流増幅トランジスタ、８…
…スイツチング用ダイオード。
示す回路図、第２図は同回路の説明波形図であ
る。 主な図番の説明、１……第１映像増幅トランジ
スタ、２……AGCトランジスタ、３……第２映
像増幅トランジスタ、４……同期分離トランジス
タ、５……雑音検出トランジスタ、６……反転ト
ランジスタ、７……直流増幅トランジスタ、８…
…スイツチング用ダイオード。
Claims (1)
- 【特許請求の範囲】 １ パルス性雑音を検出し、この検出時にAGC
回路２及び同期分離回路４をオフとする雑音防止
回路に於いて、 映像信号が入力される第１の映像増幅トランジ
スタ１と、 この第１の映像増幅トランジスタ１の出力端Ａ
と、 この出力端Ａの映像信号が入力される第２の映
像増幅トランジスタ３と、 この第２の映像増幅トランジスタ３のコレクタ
に接続された映像出力端子２０と、 前記出力端Ａの映像信号が入力されるAGC用
トランジスタ２と、 前記出力端Ａの映像信号がスイツチング用ダイ
オード８を介して入力される同期分離トランジス
タ４と、 前記出力端Ａの映像信号が入力されて、前記パ
ルス性雑音を検出する雑音検出トランジスタ１０
と、 前記雑音検出トランジスタ１０に接続された出
力トランジスタ７と、 前記出力端Ａの映像信号のレベルを前記AGC
用トランジスタ２がカツトオフもしくはそれに近
い状態とし且つ、前記スイツチング用ダイオード
８をオフとして前記同期分離トランジスタ４をカ
ツトオフとするために、前記出力トランジスタ７
の出力を前記スイツチング用ダイオード８の両端
に伝達する第１のレベル設定素子１２，１５，１
３，２５，２６と、 前記第２の映像増幅トランジスタ３より出力さ
れるパルス性雑音期間の映像信号を所定レベルと
するために、前記出力トランジスタ７の出力を前
記第２の映像増幅トランジスタ３のエミツタに伝
達する第２のレベル設定素子１６，１４と を備えることを特徴とする雑音防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11492180A JPS5739674A (en) | 1980-08-20 | 1980-08-20 | Noise preventing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11492180A JPS5739674A (en) | 1980-08-20 | 1980-08-20 | Noise preventing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5739674A JPS5739674A (en) | 1982-03-04 |
| JPH0154906B2 true JPH0154906B2 (ja) | 1989-11-21 |
Family
ID=14649954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11492180A Granted JPS5739674A (en) | 1980-08-20 | 1980-08-20 | Noise preventing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5739674A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5513181B2 (ja) * | 1973-08-30 | 1980-04-07 | ||
| JPS52130234A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Noise rejection circuit in tv receivers |
-
1980
- 1980-08-20 JP JP11492180A patent/JPS5739674A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5739674A (en) | 1982-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4173769A (en) | Circuit arrangement a portion of which is included within in a monolithic integrated semiconductor body | |
| US3182122A (en) | Noise protection circuit | |
| DK144550B (da) | Sortniveaufikseringskredsloeb til et fjernsynssignalbehandlende apparat | |
| US3982273A (en) | Switching arrangement for flesh tone correction and chrominance overload control circuits | |
| JPH0154906B2 (ja) | ||
| JPH0262077B2 (ja) | ||
| US4388649A (en) | AFT Lockout prevention system | |
| US4324990A (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| US4377823A (en) | Noise processing system for a television receiver | |
| GB1566713A (en) | Identification circuit | |
| EP0145491B1 (en) | Backporch gating pulse generator subject to disabling during vertical sync interval | |
| EP0147982A1 (en) | Trilevel sandcastle pulse encoding/decoding system | |
| US4760450A (en) | Limiter circuit for preventing blooming in a video display terminal | |
| US3801828A (en) | Pulse width discriminator | |
| JPS6358434B2 (ja) | ||
| US3626303A (en) | Noise inversion circuit | |
| KR940002756Y1 (ko) | 스켈치 회로 | |
| US3700796A (en) | D-c coupled sync clipping video amplifier | |
| US4962417A (en) | Chroma overload detector using a differential amplifier | |
| US3207844A (en) | Noise cancellation for the agc or sync separator stages in a television receiver | |
| US3908171A (en) | Amplifier circuit suitable for amplifying differential input signals and providing a single ended output signal | |
| JPH0720250B2 (ja) | バーストゲートパルス生成回路 | |
| KR890005750Y1 (ko) | 동기레벨 보정회로 | |
| JP3106665B2 (ja) | 陰極線管のカソード電流検出装置 | |
| KR890003222B1 (ko) | 합성 동기신호 분리 및 고주파 디지탈 동기신호 분리용 집적회로 |