JPH0157505B2 - - Google Patents
Info
- Publication number
- JPH0157505B2 JPH0157505B2 JP55004277A JP427780A JPH0157505B2 JP H0157505 B2 JPH0157505 B2 JP H0157505B2 JP 55004277 A JP55004277 A JP 55004277A JP 427780 A JP427780 A JP 427780A JP H0157505 B2 JPH0157505 B2 JP H0157505B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- resistance
- stage transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/641—Combinations of only vertical BJTs
- H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明はダーリントントランジスタの内部抵
抗の形成構造に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a structure for forming internal resistance of a Darlington transistor.
従来、ダーリントントランジスタにおける前段
トランジスタ側の抵抗は、第１図図示のような構
造をもつベース表面抵抗及びピンチ抵抗との並列
抵抗で形成されている。そのベース表面抵抗の抵
抗値はＲ＝ρ（ベース表面シート抵抗）×（Ｌ／Ｗ）
である。 Conventionally, the resistance on the front-stage transistor side of a Darlington transistor is formed of a parallel resistance including a base surface resistance and a pinch resistance having a structure as shown in FIG. The resistance value of the base surface resistance is R = ρ (base surface sheet resistance) x (L/W)
It is.
従来法において高抵抗を得ようとするには、ベ
ース表面シート抵抗ρを大とする、すなわちベー
ス濃度を下げるか、抵抗長Ｌを大とするか、ある
いはベース幅Ｗを小とすればよいわけである。と
ころが、ベース濃度は他のトランジスタ特性から
決定されていて自由に変更できないことが多い。
またＬを大とすることはチツプサイズの拡大につ
ながり不経済であり、結局一般的には第２図のよ
うにＷを小とするのが普通である。ところが、Ｗ
を小とすれば、耐久試験において、プレーナ型ト
ランジスタで構成されるダーリントントランジス
タにおいては、通常は前段トランジスタのベース
領域の一部をエミツタ領域にて囲んだ構造をして
おり、そのエミツタ領域にて囲まれた領域外のベ
ース領域の基板表面上にはベース電極が形成され
ておらず、その為に第２図にみられるようにシリ
コン基体とシリコン酸化膜との界面でリーク電流
が発生しやすく、W2が小であるとこのリーク電
流がW2をベース幅とするNPN横方向トランジス
タのベース電流となり、最終的にはこのベース電
流がhFE倍されコレクタ領域から大電流がエミツ
タ領域に流れこみ、この界面付近に電流集中をき
たして素子破壊に至り、耐久性の点からみて望ま
しくない結果となることを発見した。 In order to obtain high resistance in the conventional method, it is sufficient to increase the base surface sheet resistance ρ, that is, to lower the base concentration, to increase the resistance length L, or to decrease the base width W. It is. However, the base concentration is determined based on other transistor characteristics and cannot be freely changed in many cases.
In addition, increasing L increases the chip size and is uneconomical, so in the end, it is common to make W small as shown in FIG. However, W
In durability tests, Darlington transistors consisting of planar transistors usually have a structure in which a part of the base region of the previous stage transistor is surrounded by an emitter region, and in that emitter region No base electrode is formed on the substrate surface of the base region outside the enclosed area, and therefore leakage current is likely to occur at the interface between the silicon substrate and silicon oxide film, as shown in Figure 2. , when W 2 is small, this leakage current becomes the base current of the NPN lateral transistor whose base width is W 2 , and finally this base current is multiplied by hFE and a large current flows from the collector region to the emitter region. It was discovered that current concentration occurs near this interface, leading to element destruction, which is an undesirable result from the viewpoint of durability.
本発明は前記の点に鑑み、ダーリントントラン
ジスタにおいて効率的にベース幅Ｗを狭くし、か
つその耐久性も十分確保できる抵抗構造を得るよ
うにするものである。即ち、第３図に代表的に示
されるように抵抗形成部の表面のベース領域中
に、電気的に浮遊したベース領域と反対導電型の
領域を形成することにより、抵抗として寄与する
実質的なベース表面領域の幅Ｗを小として高抵抗
を得ることができ、しかも界面のリーク電流がベ
ース電流として作用するのを抑止して横方向トラ
ンジスタのhFEを小さくできトランジスタ自体の
耐久性も向上させるものである。 In view of the above-mentioned points, the present invention aims to provide a resistance structure in which the base width W of a Darlington transistor can be effectively narrowed and its durability can be sufficiently ensured. That is, by forming an electrically floating region of the opposite conductivity type to the base region in the base region on the surface of the resistance forming portion, as shown in FIG. It is possible to obtain high resistance by reducing the width W of the base surface region, and also to suppress the leakage current at the interface from acting as a base current, thereby reducing the hFE of the lateral transistor and improving the durability of the transistor itself. It is.
以下本発明を図に示す一実施例により説明す
る。第４図はNPN型ダーリントントランジスタ
を示しており、(B)が断面図・(A)がその要部平面図
である。また、第５図はこのダーリントントラン
ジスタの等価回路を示す。１はコレクタ領域であ
るＮ型シリコン基体、２はＰ型拡散層からなるベ
ース領域、３は前段トランジスタTr1のエミツタ
を構成するＮ型拡散層であり、ベース領域２の一
部を囲うように形成される第１エミツタ領域、４
は出力段トランジスタTr2のエミツタを構成する
Ｎ型拡散層からなる第２エミツタ領域、５は前段
トランジスタのコレクタ領域であるＮ型シリコン
基板１とこれに近接する第１エミツタ領域３との
間のベース領域中に形成されたＮ型拡散層からな
る抵抗調整領域、６はシリコン酸化膜、７，８は
前段トランジスタのエミツタ電極とベース電極、
９は出力段トランジスタのエミツタ電極、１０は
共通コレクタ電極である。そしてエミツタ電極７
は前段トランジスタのエミツタ領域と後段トラン
ジスタのベース領域とを短絡している。 The present invention will be explained below with reference to an embodiment shown in the drawings. FIG. 4 shows an NPN type Darlington transistor, with (B) being a cross-sectional view and (A) being a plan view of its main parts. FIG. 5 shows an equivalent circuit of this Darlington transistor. 1 is an N-type silicon substrate which is a collector region, 2 is a base region consisting of a P-type diffusion layer, and 3 is an N-type diffusion layer which constitutes the emitter of the front stage transistor Tr 1 , so as to surround a part of the base region 2. a first emitter region formed, 4
5 is a second emitter region made of an N-type diffusion layer constituting the emitter of the output stage transistor Tr 2 , and 5 is a region between the N-type silicon substrate 1, which is the collector region of the previous stage transistor, and the first emitter region 3 adjacent thereto. A resistance adjustment region consisting of an N-type diffusion layer formed in the base region, 6 a silicon oxide film, 7 and 8 an emitter electrode and a base electrode of a previous stage transistor,
9 is an emitter electrode of the output stage transistor, and 10 is a common collector electrode. And emitter electrode 7
short-circuits the emitter region of the front-stage transistor and the base region of the rear-stage transistor.
この構成において前段トランジスタTr1のベー
ス・エミツタ間の内部抵抗は、主として出力段ト
ランジスタに近い側のエミツタ領域直下のベース
領域２１，２４を使用したピンチ抵抗R1（第４図
中破線で示してある）と、出力段トランジスタよ
り最も離れた所にあるベース領域２１，２２，２
３を使用したピンチ抵抗R2及びベース表面抵抗
R3との合成抵抗となる。この実施例の場合、エ
ミツタ領域３に沿つて延びるベース領域２２，２
３の幅を極力狭くすることによりベース表面抵抗
R3の抵抗値を大きくするために電気的に浮遊し
た抵抗調整領域５が拡散形成してある。この領域
５は必要とするベース表面抵抗R3の値及び前段
トランジスタの要求規格によつて設定され、通常
各エミツタ領域３，４の形成時に同時に拡散形成
される。 In this configuration, the internal resistance between the base and emitter of the front-stage transistor Tr 1 is mainly a pinch resistance R 1 (indicated by the broken line in FIG. ) and the base regions 21, 22, 2 located farthest from the output stage transistor.
Pinch resistance R 2 and base surface resistance using 3
It becomes a combined resistance with R 3 . In this embodiment, the base region 22, 2 extends along the emitter region 3.
The base surface resistance is reduced by making the width of 3 as narrow as possible.
In order to increase the resistance value of R 3 , an electrically floating resistance adjustment region 5 is formed by diffusion. This region 5 is set according to the required value of the base surface resistance R 3 and the required specifications of the preceding stage transistor, and is usually formed by diffusion at the same time as the emitter regions 3 and 4 are formed.
上記構成によると、ベース領域２２，２３にそ
れと反対導電型の領域５が形成されたことによつ
て、この領域５内には電流が流れることがなく、
その結果ベース領域２２，２３の実質的な幅を狭
くでき、ベース表面抵抗R3の抵抗値を大きくで
きる。しかも、前段トランジスタTr1を構成する
エミツタ領域３とコレクタ領域１との間隔、即ち
機能部分でないベース領域２２，２３と抵抗調整
領域５とを合計した界面領域の幅は十分広く設定
できるので、界面のリーク電流によるトランジス
タの劣化を十分防止でき、耐久性能を向上させる
ことができる。 According to the above configuration, since the regions 5 of the opposite conductivity type are formed in the base regions 22 and 23, no current flows in the regions 5.
As a result, the substantial width of the base regions 22, 23 can be narrowed, and the resistance value of the base surface resistance R3 can be increased. Moreover, since the distance between the emitter region 3 and the collector region 1 constituting the front-stage transistor Tr 1 , that is, the width of the interface region that is the sum of the non-functional base regions 22 and 23 and the resistance adjustment region 5, can be set sufficiently wide, the interface Deterioration of the transistor due to leakage current can be sufficiently prevented, and durability performance can be improved.
なお、上記実施例ではNPN型ダーリントント
ランジスタについて説明したが、各導電領域を逆
の導電型にしたPNP型ダーリントントランジス
タにも同様に適用できる。 In the above embodiment, an NPN type Darlington transistor has been described, but the present invention can be similarly applied to a PNP type Darlington transistor in which each conductive region is of an opposite conductivity type.
また、上記実施例ではシリコン基体自身をコレ
クタ領域等に利用する構造のものであるが、通常
のICに用いられるようなシリコン基体に埋込み
層形成後エピタキシヤル層を積んだ構造のものに
おいて、そのエピタキシヤル層中にも同様に適用
できる。 In addition, although the above embodiment has a structure in which the silicon substrate itself is used as the collector region, etc., in the case of a structure in which an epitaxial layer is stacked on a silicon substrate after forming a buried layer, as is used in ordinary ICs, It can be similarly applied in epitaxial layers.
また、本発明の主旨である抵抗調整領域５の構
成は、ダーリントントランジスタ中出力段トラン
ジスタ以外のトランジスタならばいずれの前段ト
ランジスタに対しても適用できる。 Further, the configuration of the resistance adjustment region 5, which is the gist of the present invention, can be applied to any front stage transistor other than the output stage transistor of the Darlington transistor.
以上述べたように本発明では、ダーリントント
ランジスタの前段トランジスタ側において、コレ
クタ領域とこのコレクタ領域に近接するエミツタ
領域との間のベース領域中の表面領域を抵抗とし
て使用する際、このベース領域と反対導電型の電
気的に浮遊した抵抗調整領域をこのベース表面領
域内に形成し、抵抗として寄与する実質的なベー
ス表面領域の幅を狭くしているから、実際のベー
ス表面領域の幅を狭くすることがなく実現でき、
その結果トランジスタ素子の耐久性を低下させる
ことなしにベース表面抵抗値を大きくすることが
できるという優れた効果がある。 As described above, in the present invention, when the surface region in the base region between the collector region and the emitter region adjacent to the collector region is used as a resistor on the front-stage transistor side of the Darlington transistor, A conductive type electrically floating resistance adjusting region is formed within this base surface area, thereby reducing the width of the actual base surface area contributing as resistance, thereby reducing the width of the actual base surface area. It can be achieved without any problems,
As a result, there is an excellent effect that the base surface resistance value can be increased without reducing the durability of the transistor element.
第１図、第２図は従来例を説明するための説明
図、第３図は本発明を説明するための説明図、第
４図Ａ，Ｂは本発明の一実施例を示す部分平面図
と断面図、第５図は第４図に示すダーリントント
ランジスタの等価回路図である。
Tr1…前段トランジスタ、Tr2…後段トランジ
スタ、１…コレクタ領域、２…ベース領域、３…
第１エミツタ領域、４…第２エミツタ領域、５…
抵抗調整領域。
FIGS. 1 and 2 are explanatory diagrams for explaining the conventional example, FIG. 3 is an explanatory diagram for explaining the present invention, and FIGS. 4A and B are partial plan views showing one embodiment of the present invention. 5 is an equivalent circuit diagram of the Darlington transistor shown in FIG. 4. Tr 1 ...front stage transistor, Tr 2 ...later stage transistor, 1...collector region, 2...base region, 3...
First emitter area, 4...Second emitter area, 5...
Resistance adjustment area.
Claims (1)
を構成する少なくとも前段トランジスタ及び出力
段トランジスタを含み、 前記前段トランジスタには、コレクタ領域、該
コレクタ領域内に形成されたベース領域、該ベー
ス領域内に形成されたエミツタ領域、及び前記コ
レクタ領域と該コレクタ領域に近接する前記エミ
ツタ領域との間の前記ベース領域内に形成され該
ベース領域と反対導電型で電気的に浮遊した抵抗
調整領域が設けられ、 前記半導体基板の表面上には、前記エミツタ領
域及び前記出力段トランジスタのベース領域に電
気接続する前記前段トランジスタのエミツタ電
極、及び前記コレクタ領域と前記抵抗調整領域と
の間の領域及び前記エミツタ領域と前記抵抗調整
領域との間の領域を除く前記ベース領域上に形成
されたベース電極が設けられ、 前記エミツタ電極と前記ベース電極は、前記エ
ミツタ領域下に設定される抵抗成分と、前記コレ
クタ領域と前記抵抗調整領域との間及び前記エミ
ツタ領域と前記抵抗調整領域との間の前記ベース
領域表面に設定されるベース表面抵抗成分とを介
して電気接続された構造をもつことを特徴とする
ダーリントントランジスタ。[Scope of Claims] 1. A Darlington circuit formed in a semiconductor substrate includes at least a front-stage transistor and an output-stage transistor, and the front-stage transistor includes a collector region, a base region formed in the collector region, and a base region formed in the collector region. an emitter region formed within a base region; and an electrically floating resistance adjustment formed within the base region between the collector region and the emitter region adjacent to the collector region and having a conductivity type opposite to that of the base region. A region is provided on the surface of the semiconductor substrate, an emitter electrode of the pre-stage transistor electrically connected to the emitter region and the base region of the output stage transistor, and a region between the collector region and the resistance adjustment region. and a base electrode formed on the base region excluding a region between the emitter region and the resistance adjustment region, and the emitter electrode and the base electrode are connected to a resistance component set under the emitter region. , having a structure in which the collector region and the resistance adjustment region are electrically connected via a base surface resistance component set on the surface of the base region between the emitter region and the resistance adjustment region. Features Darlington transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP427780A JPS56101772A (en) | 1980-01-17 | 1980-01-17 | Darlington transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP427780A JPS56101772A (en) | 1980-01-17 | 1980-01-17 | Darlington transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56101772A JPS56101772A (en) | 1981-08-14 |
| JPH0157505B2 true JPH0157505B2 (en) | 1989-12-06 |
Family
ID=11580038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP427780A Granted JPS56101772A (en) | 1980-01-17 | 1980-01-17 | Darlington transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56101772A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59104165A (en) * | 1982-12-06 | 1984-06-15 | Mitsubishi Electric Corp | Power transistor |
-
1980
- 1980-01-17 JP JP427780A patent/JPS56101772A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56101772A (en) | 1981-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3342918B2 (en) | Diode structure to protect pads against electrostatic discharge in integrated circuits | |
| US4543593A (en) | Semiconductor protective device | |
| GB2097585A (en) | Semiconductor device | |
| KR910006699B1 (en) | Semiconductor devices | |
| JP2004207702A (en) | Power transistor and semiconductor integrated circuit using the same | |
| JPH0311107B2 (en) | ||
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JPS6217387B2 (en) | ||
| JPS6211787B2 (en) | ||
| JP2833913B2 (en) | Bipolar integrated circuit device | |
| JPH0715134Y2 (en) | Semiconductor device | |
| JPH0456465B2 (en) | ||
| JPH05864B2 (en) | ||
| JPS6116569A (en) | Semiconductor integrated circuit device | |
| JP2783888B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0130308B2 (en) | ||
| JP2518880B2 (en) | Semiconductor device | |
| JPH027553A (en) | Semiconductor integrated circuit device | |
| JPS6348189B2 (en) | ||
| JPS6225264B2 (en) | ||
| JPS6128218B2 (en) | ||
| JPS6083361A (en) | semiconductor equipment | |
| JPH0336308B2 (en) | ||
| JPS6159662B2 (en) | ||
| JPS6140139B2 (en) |