JPH0157507B2 - - Google Patents

Info

Publication number
JPH0157507B2
JPH0157507B2 JP57219005A JP21900582A JPH0157507B2 JP H0157507 B2 JPH0157507 B2 JP H0157507B2 JP 57219005 A JP57219005 A JP 57219005A JP 21900582 A JP21900582 A JP 21900582A JP H0157507 B2 JPH0157507 B2 JP H0157507B2
Authority
JP
Japan
Prior art keywords
film
gate electrode
metal silicide
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57219005A
Other languages
Japanese (ja)
Other versions
JPS59108358A (en
Inventor
Shigeo Kashiwagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57219005A priority Critical patent/JPS59108358A/en
Publication of JPS59108358A publication Critical patent/JPS59108358A/en
Publication of JPH0157507B2 publication Critical patent/JPH0157507B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はMIS型半導体装置の起良に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION (a) Technical Field of the Invention The present invention relates to the origin of MIS type semiconductor devices.

(b) 技術の背景 電子機器に用いられるMIS型IC,MIS型LSI等
のMIS型半導体装置は高速に動作することが要求
されており、そのためMIS型トランジスタのゲー
ト電極として、電気抵抗の高いポリシリコン電極
に代つて電気抵抗の低いモリブデンシリサイド
(MoSi2)やタングステンシリサイド(WSi2)の
ような高融点の金属シリサイド電極が用いられる
ようになつてきている。
(b) Background of the technology MIS type semiconductor devices such as MIS type ICs and MIS type LSIs used in electronic devices are required to operate at high speed. Metal silicide electrodes with high melting points, such as molybdenum silicide (MoSi 2 ) and tungsten silicide (WSi 2 ), which have low electrical resistance, are increasingly being used in place of silicon electrodes.

(c) 従来技術と問題点 ところでこのような金属シリサイド膜をMIS型
半導体装置のゲート電極として使用した場合、前
記ゲート電極を形成後該ゲート電極をマスクとし
てソース領域およびドレイン領域形成用不純物を
シリコン(Si)基板にイオン注入後、基板を熱処
理する工程や、ゲート電極.ソース領域.ドレイ
ン領域形成後基板上に燐硅酸ガラス(PSG)膜
を形成後、熱処理する工程がある。このような熱
処理工程で金属シリサイドのゲート電極下のゲー
トSiO2膜に、金属シリサイド膜中のモリブデン
(Mo)やタングステン(W)等の金属が拡散す
る現象が生じ、このためゲートSiO2膜の耐圧が
劣化し、したがつて形成されるMIS型半導体装置
の特性が悪くなるといつた不都合を生じる。
(c) Prior art and problems By the way, when such a metal silicide film is used as a gate electrode of an MIS type semiconductor device, after forming the gate electrode, impurities for forming source and drain regions are added to silicon using the gate electrode as a mask. (Si) After ion implantation into the substrate, the process of heat treating the substrate and gate electrode. Source area. After forming the drain region, a phosphosilicate glass (PSG) film is formed on the substrate and then heat treated. In such a heat treatment process, a phenomenon occurs in which metals such as molybdenum ( Mo) and tungsten (W) in the metal silicide film diffuse into the gate SiO 2 film under the gate electrode of the metal silicide. This causes problems such as the breakdown voltage deteriorates and the characteristics of the formed MIS type semiconductor device deteriorate.

(d) 発明の目的 本発明は上述した問題点を除去し、金属シリサ
イド膜を用いてMIS型半導体装置のゲート電極を
形成した場合、ゲート電極形成後の装置形成に必
要な熱処理工程で、金属シリサイド膜中の金属原
子が、ゲートSiO2膜へ拡散しないような半導体
装置の提供を目的とするものである。
(d) Purpose of the Invention The present invention eliminates the above-mentioned problems, and when a gate electrode of an MIS type semiconductor device is formed using a metal silicide film, the metal silicide film is The purpose of this invention is to provide a semiconductor device in which metal atoms in a silicide film do not diffuse into a gate SiO 2 film.

(e) 発明の構成 かかる目的を達成するための本発明の半導体装
置は、ソース領域、ドレイン領域、ゲート絶縁膜
及びゲート電極を具備するMIS型半導体装置の前
記ゲート電極が金属シリサイドの窒素化合物から
成ることを特徴とするものである。更に前記ゲー
ト電極が金属シリサイドの窒素化合物膜及び金属
シリサイド膜を順次積層して形成されていること
を特徴とするものである。
(e) Structure of the Invention In order to achieve the above object, the semiconductor device of the present invention is a MIS type semiconductor device comprising a source region, a drain region, a gate insulating film, and a gate electrode, in which the gate electrode is made of a nitrogen compound of metal silicide. It is characterized by: Furthermore, the gate electrode is formed by sequentially stacking a metal silicide nitrogen compound film and a metal silicide film.

(f) 発明の実施例 以下図面を用いながら本発明の一実施例につき
詳細に説明する。
(f) Embodiment of the Invention An embodiment of the present invention will be described in detail below with reference to the drawings.

第1図は本発明の半導体装置の構造を示す断面
図で、第2図は該装置を形成するための装置の概
略図である。
FIG. 1 is a sectional view showing the structure of a semiconductor device of the present invention, and FIG. 2 is a schematic diagram of an apparatus for forming the device.

図示する様に本発明の半導体装置は素子間分離
用SiO2膜1で画定されたP型のSi基板2にN型
の不純物原子である隣(P)または砒素(As)
原子がイオン注入されてソース領域3およびドレ
イン領域4が形成されている。そして該Si基板4
上にゲート用SiO2膜5を介して所定の形状にパ
ターニングされたMoSi2のような金属シリサイド
と窒素の化合物膜よりなるゲート電極6が形成さ
れている。この金属シリサイドとしてはMoSi2
他にWSi2やタンタルシリサイド(TaSi2)であ
つても良い。このように金属シリサイドと窒素と
の化合物膜によりゲート電極を形成すれば、該ゲ
ート電極を形成後の熱処理によつても金属シリサ
イド膜を構成するMo.W.Taのような金属元素が
窒素によつて移動するのが抑制され従つてゲート
酸化膜中に拡散するのを防止することができ、ゲ
ート酸化膜の耐圧劣化を生じない高耐圧のMIS型
半導体装置を形成することができる。
As shown in the figure, the semiconductor device of the present invention has a P-type Si substrate 2 defined by an SiO 2 film 1 for element isolation, and an N-type impurity atom (P) or arsenic (As).
A source region 3 and a drain region 4 are formed by ion implantation of atoms. and the Si substrate 4
A gate electrode 6 made of a metal silicide such as MoSi 2 and a nitrogen compound film patterned into a predetermined shape is formed thereon via a gate SiO 2 film 5 . The metal silicide may be WSi 2 or tantalum silicide (TaSi 2 ) in addition to MoSi 2 . If a gate electrode is formed from a compound film of metal silicide and nitrogen in this way, the metal elements such as Mo. As a result, it is possible to suppress the migration and therefore to prevent diffusion into the gate oxide film, thereby making it possible to form a high breakdown voltage MIS type semiconductor device that does not cause deterioration of the breakdown voltage of the gate oxide film.

またこの他の実施例として前記ゲート電極の電
気抵抗を低下させるために、ゲート電極の下の部
分を金属シリサイド膜の窒素化合物膜で形成し
て、金属シリサイド膜中の金属原子がゲート酸化
膜中に拡散するのを防止し、ゲート電極の上の部
分を金属シリサイド膜で形成した二層構造のゲー
ト電極としても良い。
As another example, in order to reduce the electrical resistance of the gate electrode, the lower part of the gate electrode is formed with a nitrogen compound film of the metal silicide film, so that the metal atoms in the metal silicide film are absorbed into the gate oxide film. The gate electrode may have a two-layer structure in which the upper part of the gate electrode is formed of a metal silicide film.

このような半導体装置を形成するには、第1図
に示すようにP型のSi基板1上に素子間分離用の
SiO2膜2を基板を熱酸化することにより形成す
る。次いでゲート用SiO2膜を基板の熱酸化法に
より形成した後、該基板2を第2図に示すスパツ
タ装置の容器11中の基板設置台12上に設置す
る。次いで該容器11内を10-2Torr程度に排気
孔13より排気したのち、ガス導入孔14より5
〜6容量%の窒素ガスが添加されているアルゴン
(Ar)ガスを導入する。その後基板設置台12を
アース電位としMoターゲツト15およびSiター
ゲツト16に負の高電圧を印加してArガスをイ
オン化し、該Arガスをスパツタ用ガスとしてタ
ーゲツトをスパツタして基板上にMoSi2の窒素化
合物膜を形成する。次に、該基板上にホトレジス
ト膜を塗布したのち、該レジスト膜を写真蝕刻法
およびプラズマエツチング法により所定のパター
ンに形成する。次に該パターニングされたレジス
ト膜をマスクとして例えば四塩化炭素(Ccl4)ガ
ス等をエツチング用ガスとして用いてプラズマエ
ツチング法によつて、前記MoSi2の窒素化合物膜
を所定のパターンに形成してゲート電極とする。
その後このようにパターニングされたゲート電極
をマスクとして基板上にAsまたはP原子イオン
を注入してソース領域3およびドレイン領域4を
形成する。
To form such a semiconductor device, as shown in FIG.
The SiO 2 film 2 is formed by thermally oxidizing the substrate. Next, after a gate SiO 2 film is formed by thermal oxidation of the substrate, the substrate 2 is placed on a substrate mounting stand 12 in a container 11 of a sputtering apparatus shown in FIG. Next, the inside of the container 11 is evacuated to about 10 -2 Torr through the exhaust hole 13, and then 5
Introduce argon (Ar) gas to which ~6% by volume nitrogen gas is added. Thereafter, the substrate installation table 12 is grounded, a negative high voltage is applied to the Mo target 15 and the Si target 16 to ionize the Ar gas, and the targets are sputtered using the Ar gas as a sputtering gas to form MoSi 2 on the substrate. Form a nitrogen compound film. Next, a photoresist film is applied onto the substrate, and then the resist film is formed into a predetermined pattern by photolithography and plasma etching. Next, using the patterned resist film as a mask, the MoSi 2 nitrogen compound film is formed into a predetermined pattern by plasma etching using, for example, carbon tetrachloride (Ccl 4 ) gas as an etching gas. Use as gate electrode.
Thereafter, using the thus patterned gate electrode as a mask, As or P atom ions are implanted onto the substrate to form a source region 3 and a drain region 4.

(g) 発明の効果 以上述べたように本発明の半導体装置によれ
ば、ゲート酸化膜中にゲート電極を形成する金属
シリサイド膜の金属原子が拡散するのが防止され
耐圧の高いゲート酸化膜が得られ、特性の良好な
半導体装置が得られる利点を生じる。
(g) Effects of the Invention As described above, according to the semiconductor device of the present invention, the metal atoms of the metal silicide film forming the gate electrode are prevented from diffusing into the gate oxide film, and a gate oxide film with a high breakdown voltage can be formed. This brings about the advantage that a semiconductor device with good characteristics can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の半導体装置の構造を示す断面
図、第2図は本発明の半導体装置を形成するのに
用いる装置の概略図である。 図において1は素子間分離用SiO2膜、2はSi
基板、3はソース領域、4はドレイン領域、5は
ゲート用SiO2膜、6はMoSi2と窒素との化合物よ
りなるゲート電極、11は容器、12は基板設置
台、13は排気口、14はガス導入孔、15は
Moターゲツト、16はSiターゲツトを示す。
FIG. 1 is a sectional view showing the structure of a semiconductor device of the present invention, and FIG. 2 is a schematic diagram of an apparatus used to form the semiconductor device of the present invention. In the figure, 1 is SiO 2 film for isolation between elements, 2 is Si
Substrate, 3 is a source region, 4 is a drain region, 5 is a SiO 2 film for gate, 6 is a gate electrode made of a compound of MoSi 2 and nitrogen, 11 is a container, 12 is a substrate installation stand, 13 is an exhaust port, 14 is the gas introduction hole, 15 is
Mo target, 16 indicates Si target.

Claims (1)

【特許請求の範囲】 1 ソース領域.ドレイン領域.ゲート絶縁膜及
びゲート電極を具備するMIS型半導体装置の前記
ゲート電極が金属シリサイドの窒素化合物から成
ることを特徴とする半導体装置。 2 前記ゲート電極が金属シリサイドの窒素化合
物膜及び金属シリサイド膜を順次積層して形成さ
れていることを特徴とする特許請求の範囲第1項
に記載の半導体装置。
[Claims] 1. Source area. Drain area. 1. A MIS type semiconductor device comprising a gate insulating film and a gate electrode, wherein the gate electrode is made of a nitrogen compound of metal silicide. 2. The semiconductor device according to claim 1, wherein the gate electrode is formed by sequentially stacking a metal silicide nitrogen compound film and a metal silicide film.
JP57219005A 1982-12-13 1982-12-13 Semiconductor device Granted JPS59108358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57219005A JPS59108358A (en) 1982-12-13 1982-12-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57219005A JPS59108358A (en) 1982-12-13 1982-12-13 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS59108358A JPS59108358A (en) 1984-06-22
JPH0157507B2 true JPH0157507B2 (en) 1989-12-06

Family

ID=16728766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57219005A Granted JPS59108358A (en) 1982-12-13 1982-12-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS59108358A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6213075A (en) * 1985-07-10 1987-01-21 Nec Corp Semiconductor device
JPS6254960A (en) * 1985-09-04 1987-03-10 Nec Corp Mis field effect transistor
JPS62124772A (en) * 1985-11-26 1987-06-06 Hitachi Ltd semiconductor equipment
JPS62203370A (en) * 1986-03-03 1987-09-08 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device
JPS63174371A (en) * 1987-01-13 1988-07-18 Nec Corp Field-effect transistor
US6084279A (en) * 1997-03-31 2000-07-04 Motorola Inc. Semiconductor device having a metal containing layer overlying a gate dielectric
JP4581159B2 (en) * 1998-10-08 2010-11-17 ソニー株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JPS59108358A (en) 1984-06-22

Similar Documents

Publication Publication Date Title
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US4276557A (en) Integrated semiconductor circuit structure and method for making it
US5530418A (en) Method for shielding polysilicon resistors from hydrogen intrusion
JP3026656B2 (en) Manufacturing method of thin film resistor
EP0062417A2 (en) Semiconductor device including a transistor and a capacitor and method for manufacturing it
JPS5826184B2 (en) Zetsuen Gate Denkai Kouka Transistor No.
US5773339A (en) Method of making diffused layer resistors for semiconductor devices
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS59108358A (en) Semiconductor device
KR19980028826A (en) Platinum (Pt) thin film formation method for memory
JPH06132243A (en) Manufacture of semiconductor device
JPS60193333A (en) Manufacture of semiconductor device
JP3196241B2 (en) Method for manufacturing semiconductor device
EP0142186B1 (en) Method of manufacturing a pattern of conductive material
JPH1064898A (en) Method for manufacturing semiconductor device
JPH0350730A (en) Semiconductor device
JP3292154B2 (en) Method for manufacturing semiconductor device
JPS59111367A (en) Manufacture of semiconductor device
JPH041497B2 (en)
JP3416205B2 (en) Semiconductor device and manufacturing method thereof
JP3352246B2 (en) Semiconductor device and manufacturing method thereof
JP2690218B2 (en) Method for manufacturing field effect transistor
JPH0318034A (en) Manufacture of semiconductor device
JP3307342B2 (en) Method for manufacturing semiconductor device
JPH01120051A (en) Semiconductor device