JPH0158889B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は圧電薄膜を用いた高周波圧電振動子か
らなるVHF、VHF用圧電フイルタに関し、特に
同一基板上に複数個の圧電振動子を形成し、電気
的に接続した薄膜圧電フイルタの製造方法に関す
るものである。

一般に数十ＭHz以上のような高い周波数で使用
される圧電フイルタは、振動モードとして板面が
厚さに比して十分広い圧電性薄板の厚み振動を利
用した圧電振動子によつて構成される 厚み振動の共振周波数は圧電性薄板の厚さに反
比例するので高い周波数で使用するためには厚さ
を薄くしなければならない。しかし、厚さが40ミ
クロン程度以下になると平行平面研磨などの加工
が非常に難しくなり、したがつてバルク結晶或い
はセラミツクを用いると基本共振周波数で50MHz
以上の厚み振動圧電振動子を量産することは困難
である。これに対して、バルク結晶或いはセラミ
ツクの奇数次の高調波を使用すれば、同じ厚みで
基本波の３倍、５倍、…等の共振周波数が得ら
れ、これはオーバートーン振動子として発振器な
どに使われている。しかし、第ｎ次の高調波を用
いた場合の容量比は基本波の容量比γのn²倍とな
りこのとき共振周波数と反共振周波数の間隔と共
振周波数との比はほぼ1/2rn²となる。したがつ
て、高調波を使用した圧電振動子で圧電フイルタ
を構成すると、容量比の増大に伴つて比帯域幅が
狭くなりすぎる結果を招き、実用に適さないこと
が多くなる。

高調波を用いる他の方法は、基板の上に圧電薄
膜を作製し、圧電薄膜の厚さが半波長となる共振
モードに於いて基板を高次振動させるものであ
る。

この場合基板の厚さが半波長の整数倍に等しい
ときに容量比は最小値を持つが、この容量比の最
小値は共振モードが高次になるに従つてやはり増
大する。

この方法に於いても、結局基板を薄くすること
ができないために50MHz以上の周波数では、かな
り高次の共振モードを用いることになり、したが
つて基板の厚さを半波長の整数倍に一致させたと
しても、容量比が大きいためフイルタの比帯域幅
は狭くなり、実用に適さない。

次に、振動部分の厚さを薄くして容量比の小さ
な圧電振動子を得る方法としては、シリコン、水
晶などの基板上にSiO₂などの絶縁物の薄膜と圧
電薄膜とを層状に作製し、振動子として使用する
部分の基板をエツチングによつて除去することに
より、振動部分はSiO₂などの絶縁物の薄膜と圧
電薄膜とからなり、外縁部を基板によつて支持さ
れた構造の薄膜圧電振動子が公知である（特公昭
46−25579）。この薄膜圧電振動子はその振動部分
を薄くできるので、50MHz以上の周波数に於いて
も基本振動或いは第２次、第３次などの低次の高
調波振動を使用することが可能であり、したがつ
てこの薄膜圧電振動子を用いれば広い比較域のフ
イルタを実現することができる。

上記のような薄膜圧電振動子を用いてフイルタ
を構成する場合には振動部分の電極を分割して一
つの圧電振動子が二重モード・フイルタとして使
用する方法が一般的である。しかし、従来のよう
に単一の二重モード・フイルタを使用したのでは
実用に十分な帯域外減衰量を実現することができ
ず、したがつて複数個の二重モード・フイルタを
多段接続したフイルタとすることが必要である。

このことはセラミツク・フイルタに於いてもよ
く知られており、薄膜圧電フイルタについても当
てはまるようなことは明らかである。さらに、
50MHz以上のような高周波に於いては、電気配線
部分での浮遊容量、インダクタンスを抑えるため
に電気配線は極力短くする必要があり、また最近
のデバイスの小形化の要求からも、フイルタを構
成する複数個の薄膜圧電振動子は同一基板上に形
成し、その各々の振動子間の距離はできる限り小
さくしなければならない。ところが、複数個の薄
膜圧電振動子を単に同一基板上に形成しただけで
は、セラミツク・フイルタに於いてもよく知られ
ているように各振動子で励振された弾性波の一部
が振動子間を伝搬することにより、振動子間の弾
性的な結合を生じる結果、フイルタの周波数特性
にリツプルを生じ、また帯域外減衰量の低下を引
き起こす。

従来、セラミツク・フイルタの場合には、フイ
ルタを構成する振動子間の弾性的な結合を抑制す
るために、第１図に示すごとく隣り合う圧電振動
子の間にカツターなどを用いて切り込みを形成す
る方法が使用されている。

第１図は、10.7MHzFM用フイルタなどに用い
られているタンデム・フイルタの例であり、第１
図で１は圧電セラミツク基板、２は振動子電極、
３は入出力電極、４はカツターなどで形成した切
り込みである。セラミツク・フイルタでは第１図
の４のごとき切り込みを形成することにより、各
振動子間での不要な弾性波の伝搬が効果的に抑制
され、第１図のようなフイルタが実用化されてい
る。さらに、上記の切り込みでなく、圧電振動子
間に貫通孔を形成する構造も提案されている。し
かしこれらの切り込みや貫通孔を形成するための
工程が余分に必要であるため、製造コスト高の大
きな原因となつていた。

一方、薄膜圧電フイルタに於いては、その振動
部分の電極寸法は数十ミクロン〜数百ミクロンで
あるところから極めて小形にできるという特長が
あるが、既に述べた如く最近のデバイスに対する
小形化の要求及び高周波での配線の影響から考え
てこのような特長を十分活かして複数個の振動子
を同一基板上に作製するフイルタにおいては全体
の寸法は数ミリ程度とする必要があり、このよう
な寸法の場合には不要な弾性波の伝搬を抑制する
ためにカツターなどによる切込みを形成すること
は極めて困難である。

またこのフイルタはシリコン基板などに形成し
て半導体デバイスと集積化することが理想的であ
り、この場合はカツターなどによる切込みの形成
はほとんど不可能といつても過言ではない。さら
に薄膜圧電フイルタにおいて切込みを有する構造
は、以下に述べる理由によつて適当でない。薄膜
圧電フイルタを例えばシリコンウエハー上に形成
する場合、同時に複数個作製することが生産コス
ト低減等の観点から一般に行なわれている。素子
形成後、スクライバーによつて描かれた線に沿つ
て各素子を分割する際に各素子に第１図のような
切込みがあるとその部分から基板が破損する可能
性が大きくなる。さらに切込みを形成した場合、
第１図、第２図からもわかるという各振動子をつ
なぐため圧電薄膜上の上下面に形成される配線部
分が、圧電薄膜をはさんで互いに接近してしま
う。

このためフイルタの周波数特性にリツプルが生
じてしまう。

すなわち、薄膜圧電フイルタにおいて、できる
だけ余分な工程を加えることなく、低コストでも
しかも不要な弾性波の伝搬を抑制できるような構
造が強く望まれている。

本発明の目的は、複数個の薄膜圧電振動子を同
一基板上に形成し、電気的に接続した薄膜圧電フ
イルタに関し、各振動子間の不要な弾性波の伝搬
を抑制できる構造の薄膜圧電フイルタを低コスト
で製造する方法を提供するものである。

本発明は基板上に半導体或いは絶縁体の薄膜、
電極、圧電薄膜、電極の順で振動部位を複数個形
成し、また同時に各振動部位を構成する電極を接
続する配線部分を形成し、その後各振動部位にあ
たる基板の部分をエツチングにより取り除き、薄
膜圧電振動子を形成すると同時に各振動部位の間
の基板に、不要な弾性波の伝搬を抑制するための
貫通孔を前記エツチングによつて形成することを
特徴としている。

以下、本発明について実施例を示す図面を参照
して説明する。

第２図、第３図は本発明の方法で製造した薄膜
圧電フイルタの構造を示す。第２図は平面図、第
３図は断面図である。第２図、第３図において、
１はシリコン、水晶などのエツチングによつて孔
を形成することが可能な基板、２は薄膜圧電振動
子であり本実施例では二重モード振動子としてい
る。３は振動子部分にあたる基板の部分をエツチ
ングによつて除去した空孔、４は振動子の間の基
板の部分をエツチングによつて除去した貫通孔で
ある。この貫通孔によつて効果的に弾性波を抑制
できるとともに圧電薄膜の上下に形成する配線部
分を当該貫通孔をはさんでそれぞれ反対側に配置
できるのでフイルタの周波数特性にリツプルを生
じることがない。５は入出力のための取出し電極
である。６は半導体或いは絶縁体からなる薄膜、
７は下地電極、８は圧電薄膜、９は上部電極であ
る。なお、図面が繁雑になるのを避けてるために
第２図においては、６〜８の部材は省略した。

本発明の製造工程を以下に説明する。

第１の工程としては、基板１の表面に薄膜６を
形成する。基板１としてはエツチングによつて孔
を形成できる基板であればよいが、望ましいのは
表面が１００面であるようなシリコンである。な
ぜならば、例えばKOH、エチレンジアミンのよ
うなエツチング液を用いると、１００面のエツチ
ング速度に比較して１１１面のエツチング速度が
非常に小さいというエツチングの異方性を示すた
めに面方向へのエツチングの拡がりが極めて小さ
くしたがつて精度良く空孔の寸法を制御できるか
らである。薄膜６は蒸着法、スパツタリング法、
CVD法、イオンプレーテイング法などによつて
形成する。この場合、SiO₂、Si₃N₄が半導体集積
回路の分野に於いて作成技術が確立されており、
これらは前記のKOH或いはエチレンジアミンな
どのエツチング液に侵されにくいことからSiO₂
或いはSi₃N₄を使用するのが良い。また、硼素を
高濃度にドープしたシリコンは前記のKOH、エ
チレンジアミンなどによるエツチング速度が極め
て小さくしたがつて、拡散、イオン注入、或いは
エピタキシヤル成長によつて形成した硼素の高濃
度ドープ層を薄膜６として使用することも有効で
ある。

第２の工程は、下地電極７の形成であり、金、
アルミニウムなどの金属薄膜を蒸着法によつて基
板１の上に作製し、フオトリングラフイを用いて
各振動子部分の電極パターンとこれらの間を接続
する配線部分の電極パターンを形成する。

第３の工程は、圧電薄膜８の形成である。現在
のところも望ましい材料は酸化亜鉛（ZnO）であ
る。ZnOはスパツタリング法、CVD法、イオン
プレーテイング法などによつてＣ軸が基板表面に
対して垂直に配向した薄膜を再現性良く作製で
き、しかも高い抵抗率を持つた薄膜となることが
知られている。さらに、ZnOに関しては厚みたて
振動モードのエネルギー閉じ込めが可能なことも
知られている。

第４の工程は上部電極９の形成であり、既に述
べた下地電極７の場合と同様にフオトリソグラフ
イによつて振動子部分の電極パターン及びこれら
を接続するリード部分の電極パターンを形成す
る。

第５の工程は、空孔３及び貫通孔４の形成であ
り、これらは基板１をエツチングすることにより
形成することができる。既に述べたように、例え
ば基板１として１００シリコンを用い、エツチン
グ液としてKOH或いはエチレンジアミンを用い
ると、空孔３及び貫通孔４の寸法を極めて精度良
く制御することができる。なお、第２図、第３図
に於いては４は貫通孔とし、その上部には何も存
在しない場合を示したが、例えば薄膜６が存在す
る場合でも空孔４を有することにより各振動子間
を伝搬する弾性液を抑制することができる。しか
し第２図、第３図のごとく完全な貫通孔とした場
合の方がはるかに完全に抑制できることは明らか
である。さらに、空孔３、貫通孔４を同時に形成
するために製造コストの低減に大きな効果があ
る。

以下、本発明の実施例を具体的に説明する。

１００シリコン基板表面にスパツタリング法に
よつて2μｍ厚さのSiO₂薄膜を振動部分に形成し
この上にCrを下地にしてAuを2000Å蒸着しフオ
トリソグラフイにより所望のグラウンド電極パタ
ーンとした。次にスパツタリング法によつて11μ
ｍの厚さのZnO薄膜を振動部分に形成し、ZnO薄
膜上にリフトオフによつてAl電極を形成した。

最後にシリコン基板の表面に形成したSi₃N₄薄
膜をマスクとしてエチレンジアミン、パイロカテ
コール、水からなるエツチング液を用いてシリコ
ン基板の裏面からエツチングを行い、振動部分の
空孔と振動部分の間の貫通孔を形成した。

以上のようにして作成したフイルタは、第４図
に示すごとく約280MHzを中心周波数とする帯域
通過特性フイルタを示した。この際、振動子間に
貫通孔を持たない構造のフイルタを同様の工程で
製造した。このフイルタの周波数特性を第５図に
示す。第４図及び第５図からもわかるとうり、貫
通孔を持たない構造のフイルタの周波数特性には
顕著なリツプルが見られるのに対し、貫通孔を有
する構造のフイルタではリツプルはほとんど見ら
れず、帯域外減衰特性においても優れており、本
発明の有用性が実証された。

以上のように、本発明によれば複数個の薄膜圧
電振動子を同一基板上に配置する構造の薄膜圧電
フイルタにおいて、各振動子の間に貫通孔を有す
る構造とすることにより帯域外減衰量が大きく、
周波数特性にリツプルのない良好な薄膜圧電フイ
ルタを提供することができる。さらに、大きな特
長は本発明の薄膜圧電フイルタにおいては、貫通
孔を形成するに際して、特別の工程は必要でなく
振動子部分に空孔を形成する製造工程において同
時に形成でき、製造工程の簡略化、さらには製造
コストの低減に役立つものである。

なお、前記の実施例においては、複数個の薄膜
圧電振動子は電気的に接続されて一つのフイルタ
を構成しているものとしたが、さらにこのような
フイルタを複数個同一基板上に形成した構造或い
は各々電気的に独立した薄膜圧電振動子を複数個
同一基板上に形成した構造の場合でも、本発明を
利用して各フイルタ間或いは各振動子間に貫通孔
を有する構造とすることにより良好な特性を得る
ことができることは言うまでもない。

【図面の簡単な説明】

第１図は従来のセラミツク・フイルタの構造を
示す図であり、１は圧電セラミツク基板、２は振
動子電極、３は入出力電極、４は切込みである。
第２図、第３図は本発明の実施例である薄膜圧電
フイルタの構造を示す図であり、第２図は平面
図、第３図は断面図である。１は基板、２は薄膜
圧電振動子、３は空孔、４は貫通孔、５は入出力
電極、６は薄膜部材、７は下地電極、８は圧電薄
膜、９は上部電極である。第４図は本発明の実施
例である薄膜圧電フイルタの周波数特性を示す。
横軸はＭHz単位で表わした周波数であり、縦軸は
dB単位で表わした減衰量である。第５図は振動
子間に貫通孔を有していない構造の薄膜圧電フイ
ルタの周波数特性を示す。

Claims (1)

【特許請求の範囲】
1. １ 基板上に半導体あるいは絶縁体の薄膜、電
   極、圧電性薄膜、電極からなる振動部位を複数個
   と、各振動部位を構成する電極を接続する配線部
   分を形成し、各振動部位にあたる基板の部分をエ
   ツチングで取り除き、薄膜圧電振動子を形成し、
   同時に該エツチングによつて各振動部位の間の基
   板に貫通孔を形成することを特徴とする薄膜圧電
   フイルタの製造方法。