JPH0159332U - - Google Patents
Info
- Publication number
- JPH0159332U JPH0159332U JP15399887U JP15399887U JPH0159332U JP H0159332 U JPH0159332 U JP H0159332U JP 15399887 U JP15399887 U JP 15399887U JP 15399887 U JP15399887 U JP 15399887U JP H0159332 U JPH0159332 U JP H0159332U
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- matrix switch
- switch circuit
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Electronic Switches (AREA)
Description
第１図は本考案によるマトリクススイツチ回路
の一実施例を示す構成図、第２図は本考案による
マトリクススイツチ回路を使用して増設を行つた
場合の実施例を示す構成図、第３図は従来のマト
リクススイツチ回路を使用して増設を行つた場合
の一例を示す構成図である。 １―１〜１―ｎ……分岐回路、２……入力ｎ、
出力ｍのマトリクススイツチ回路、３―１〜３−
ｍ……選択回路、４―１〜４―４……マトリクス
スイツチ回路、Ｘ１〜Ｘｎ……行方向入力端子、
ＥＸ１〜ＥＸｎ……行方向増設端子、Ｙ１〜Ｙｍ
……列方向出力端子、ＥＹ１〜ＥＹｍ……列方向
増設端子。
の一実施例を示す構成図、第２図は本考案による
マトリクススイツチ回路を使用して増設を行つた
場合の実施例を示す構成図、第３図は従来のマト
リクススイツチ回路を使用して増設を行つた場合
の一例を示す構成図である。 １―１〜１―ｎ……分岐回路、２……入力ｎ、
出力ｍのマトリクススイツチ回路、３―１〜３−
ｍ……選択回路、４―１〜４―４……マトリクス
スイツチ回路、Ｘ１〜Ｘｎ……行方向入力端子、
ＥＸ１〜ＥＸｎ……行方向増設端子、Ｙ１〜Ｙｍ
……列方向出力端子、ＥＹ１〜ＥＹｍ……列方向
増設端子。
Claims (1)
- 入力を２分岐する複数の分岐回路と、入力ｎ、
出力ｍのマトリクススイツチ回路と、２つの入力
を選択して一方を出力する複数の選択回路とから
構成され、前記マトリクススイツチ回路の入力は
各分岐回路の一方の出力に接続し出力は各選択回
路の一方の入力に接続し、前記各分岐回路の入力
を行方向入力端子とし前記マトリクススイツチ回
路に接続されていない方の分岐出力を行方向増設
端子とし、前記各選択回路の出力を列方向出力端
子とし前記マトリクススイツチ回路に接続されて
いない方の入力を列方向増設端子とするようにし
たことを特徴とするマトリクススイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15399887U JPH0159332U (ja) | 1987-10-09 | 1987-10-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15399887U JPH0159332U (ja) | 1987-10-09 | 1987-10-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0159332U true JPH0159332U (ja) | 1989-04-13 |
Family
ID=31430334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15399887U Pending JPH0159332U (ja) | 1987-10-09 | 1987-10-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0159332U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010210608A (ja) * | 2009-03-11 | 2010-09-24 | Star Technologies Inc | 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム |
-
1987
- 1987-10-09 JP JP15399887U patent/JPH0159332U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010210608A (ja) * | 2009-03-11 | 2010-09-24 | Star Technologies Inc | 組合せ型スイッチングマトリクスの構築方法およびその半導体装置の試験システム |
| US8310264B2 (en) | 2009-03-11 | 2012-11-13 | Star Technologies Inc. | Method for configuring combinational switching matrix and testing system for semiconductor devices using the same |