JPH0163225U - - Google Patents
Info
- Publication number
- JPH0163225U JPH0163225U JP1987157785U JP15778587U JPH0163225U JP H0163225 U JPH0163225 U JP H0163225U JP 1987157785 U JP1987157785 U JP 1987157785U JP 15778587 U JP15778587 U JP 15778587U JP H0163225 U JPH0163225 U JP H0163225U
- Authority
- JP
- Japan
- Prior art keywords
- gate
- output
- terminal
- holds
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Description
第１図はこの考案による実施例の回路図、第２
図は従来技術による回路図、第３図と第４図は第
２図各部の波形図、第５図は第１図各部の波形図
である。 １……ＦＦ、２……ＦＦ、３Ａ〜３Ｄ……ゲー
ト、４……ゲート、５……ＦＦ、６……ＦＦ、１
１，１２……入力端子、１３……出力端子。
図は従来技術による回路図、第３図と第４図は第
２図各部の波形図、第５図は第１図各部の波形図
である。 １……ＦＦ、２……ＦＦ、３Ａ〜３Ｄ……ゲー
ト、４……ゲート、５……ＦＦ、６……ＦＦ、１
１，１２……入力端子、１３……出力端子。
Claims (1)
- 【実用新案登録請求の範囲】 クロツク信号でデータ信号を保持する第１のＦ
Ｆ１と、 前記クロツク信号で第１のＦＦ１の出力を保持
する第２のＦＦ２と、 第２のＦＦ２の出力を第２の端子３２に接続す
る第１のゲート３Ａと、 第２のＦＦ２の出力を第３の端子３３に接続し
、第１のＦＦ１の出力を第４の端子３４に接続す
る第２のゲート３Ｂと、 第１のＦＦ１の出力を第５の端子３５に接続す
る第３のゲート３Ｃと、 第１のゲート３Ａの出力、第２のゲート３Ｂの
出力及び第３のゲート３Ｃの出力を入力とする第
４のゲート４と、 第４のゲート出力を入力とする第３のＦＦ５と
を備え、 第３のＦＦ５の出力を第１のゲート３Ａの第１
の端子３１と第３のゲート３Ｃの第６の端子３６
に接続することを特徴とするパルス性ノイズ除去
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987157785U JPH0163225U (ja) | 1987-10-15 | 1987-10-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987157785U JPH0163225U (ja) | 1987-10-15 | 1987-10-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0163225U true JPH0163225U (ja) | 1989-04-24 |
Family
ID=31437530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987157785U Pending JPH0163225U (ja) | 1987-10-15 | 1987-10-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0163225U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124380A (ja) * | 2007-11-14 | 2009-06-04 | Seiko Epson Corp | ノイズリダクション回路、および電子機器 |
-
1987
- 1987-10-15 JP JP1987157785U patent/JPH0163225U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009124380A (ja) * | 2007-11-14 | 2009-06-04 | Seiko Epson Corp | ノイズリダクション回路、および電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0163225U (ja) | ||
| JPH0163224U (ja) | ||
| JPH0439740U (ja) | ||
| JPH0369931U (ja) | ||
| JPS643329U (ja) | ||
| JPS6051689U (ja) | 時計付ポケッタブルステレオ | |
| JPS64345U (ja) | ||
| JPS6121189U (ja) | 時計付ヘツドホン | |
| JPS59187225U (ja) | デイレイ調整回路 | |
| JPS5847945U (ja) | 要求信号処理回路 | |
| JPH01154561U (ja) | ||
| JPS60193599U (ja) | エコ−回路におけるノイズ除去装置 | |
| JPS5927632U (ja) | Ａ／ｄ変換器 | |
| JPS60120499U (ja) | 音出力回路のデユ−テイ比可変回路 | |
| JPS61124121U (ja) | ||
| JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
| JPS5827777U (ja) | 遅延時間測定回路 | |
| JPS58522U (ja) | パルス幅整形回路 | |
| JPS6124860U (ja) | Ｍｆｍ信号復調装置 | |
| JPH036325U (ja) | ||
| JPS60189136U (ja) | ラツチ回路 | |
| JPS6059635U (ja) | Ｄａ変換器 | |
| JPS63185322U (ja) | ||
| JPS5984697U (ja) | 演算回路 | |
| JPS60187745U (ja) | レ−ザ−治療器 |