JPH0172648U - - Google Patents
Info
- Publication number
- JPH0172648U JPH0172648U JP1987166281U JP16628187U JPH0172648U JP H0172648 U JPH0172648 U JP H0172648U JP 1987166281 U JP1987166281 U JP 1987166281U JP 16628187 U JP16628187 U JP 16628187U JP H0172648 U JPH0172648 U JP H0172648U
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- data
- instruction word
- delimiter
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
第1図はこの考案の機能ブロツク図、第2図、
第3図は一実施例を示し、第2図は全体のブロツ
ク回路図、第3図は指定デリミタあるいは設定バ
イト数に応じて処理されるデータ単位を説明する
為の図である。 11……インストラクシヨンレジスタ、12…
…命令デコーダ、13……アドレス発生回路、1
4……デリミタ検出回路、15……制御回路、1
6……リードバツフア、18……ALU、22…
…カウンタ、23……ゼロ検出回路、MM……主
記憶装置。
第3図は一実施例を示し、第2図は全体のブロツ
ク回路図、第3図は指定デリミタあるいは設定バ
イト数に応じて処理されるデータ単位を説明する
為の図である。 11……インストラクシヨンレジスタ、12…
…命令デコーダ、13……アドレス発生回路、1
4……デリミタ検出回路、15……制御回路、1
6……リードバツフア、18……ALU、22…
…カウンタ、23……ゼロ検出回路、MM……主
記憶装置。
Claims (1)
- 【実用新案登録請求の範囲】 データ及びこのデータの区切りを示すデリミタ
を記憶するデータ記憶手段に対するアドレスを生
成するアドレス生成手段と、 命令語及びこの命令語に対応して指定されたデ
リミタを記憶する命令語格納手段と、 この命令語格納手段に記憶されている命令語を
解読し、前記アドレス生成手段のアドレス指定に
よつて前記データ記憶手段から順位読み出される
データを前記命令語にしたがつて処理する制御手
段と、 前記命令語格納手段に記憶されているデリミタ
と対応するデリミタが前記データ記憶手段から読
み出されたことを検出した際に検出信号を出力す
る検出手段と、 前記データ記憶手段から読み出されたデータの
数を計数する計数手段と、 を備え、前記制御手段は前記検出信号が入力され
た際あるいは前記計数手段で特定値が計数された
際に、前記命令語にしたがつた処理を終了するこ
とを特徴とする演算処理装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987166281U JPH0172648U (ja) | 1987-10-30 | 1987-10-30 | |
| US07/258,153 US4975835A (en) | 1987-10-30 | 1988-10-14 | Variable length data processing apparatus for consecutively processing variable-length data responsive to one instruction |
| CA000580309A CA1308490C (en) | 1987-10-30 | 1988-10-17 | Operation apparatus |
| DE3855066T DE3855066T2 (de) | 1987-10-30 | 1988-10-25 | Operationsvorrichtung zur Verarbeitung von Daten willkürlicher Länge |
| EP88117758A EP0318699B1 (en) | 1987-10-30 | 1988-10-25 | Operation apparatus processing data of arbitrary length |
| KR1019880014095A KR920000417B1 (ko) | 1987-10-30 | 1988-10-28 | 연산처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987166281U JPH0172648U (ja) | 1987-10-30 | 1987-10-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0172648U true JPH0172648U (ja) | 1989-05-16 |
Family
ID=31453527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987166281U Pending JPH0172648U (ja) | 1987-10-30 | 1987-10-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0172648U (ja) |
-
1987
- 1987-10-30 JP JP1987166281U patent/JPH0172648U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5680872A (en) | Buffer memory control system | |
| JPH0172648U (ja) | ||
| KR890007158A (ko) | 연산처리 장치 | |
| SE9501015D0 (sv) | Arrangement and method relating to handling of digital signals and a processing arrangement comprising such | |
| JPS57135500A (en) | Data memory protecting circuit | |
| JPH0172647U (ja) | ||
| JPS56149645A (en) | Instruction word deciphering device of information processor | |
| JPS55108027A (en) | Processor system | |
| JPS5533282A (en) | Buffer control system | |
| JPS61643U (ja) | デ−タ入力装置 | |
| JPS5563453A (en) | Memory system | |
| JPS596202U (ja) | シ−ケンス制御装置 | |
| JPS58101253U (ja) | マルチクロツク形アナライザ | |
| SU1367041A1 (ru) | Посто нное запоминающее устройство | |
| JPS5618787A (en) | Time counting system | |
| RU1770962C (ru) | Устройство дл индентификации магнитных карт | |
| JPS60193257U (ja) | 自動塗装機の塗布量異常検出装置 | |
| JPS6320156U (ja) | ||
| JPS5720996A (en) | Memory diagnostic control system | |
| JPS61650U (ja) | 多重仮想記憶方式の情報処理装置 | |
| JPS5567985A (en) | Information processor | |
| JPS5815244U (ja) | デ−タ処理装置 | |
| JPH01133624U (ja) | ||
| JPS5839642U (ja) | ダイレクトメモリアクセス制御装置 | |
| JPS5810142U (ja) | 中央処理装置 |