JPH0182523U - - Google Patents
Info
- Publication number
- JPH0182523U JPH0182523U JP1987178479U JP17847987U JPH0182523U JP H0182523 U JPH0182523 U JP H0182523U JP 1987178479 U JP1987178479 U JP 1987178479U JP 17847987 U JP17847987 U JP 17847987U JP H0182523 U JPH0182523 U JP H0182523U
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog converter
- analog
- significant bit
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第１図は本考案の一実施例を示すブロツク図、
第２図はその動作説明図、第３図は従来例を示す
回路図である。 ２，７…モードスイツチ、３…ＤＡコンバータ
、４…加算器、９…制御装置。
第２図はその動作説明図、第３図は従来例を示す
回路図である。 ２，７…モードスイツチ、３…ＤＡコンバータ
、４…加算器、９…制御装置。
Claims (1)
- 入力デイジタル信号をアナログ信号に変換する
デイジタルアナログ変換器において、前記デイジ
タルアナログ変換器を調整モードに設定する手段
と、該調整モードにおいて前記入力デイジタル信
号に換えて、最上位ビツトのみオンとなる第１の
デイジタル信号と、最上位ビツトのみオフとなる
第２のデイジタル信号とを交互に前記デイジタル
アナログ変換器に印加する手段と、上記第１及び
第２のデイジタル信号のうちの一方に対応するデ
イジタルアナログ変換器の出力に最下位ビツトに
対応するアナログ変換出力を加算もしくは減算す
る手段と、第１及び第２のデイジタル信号印加期
間にそれぞれ得られる上記アナログ変換出力のレ
ベル差を最少にする様に上記デイジタルアナログ
変換器の最上位ビツトに対応するアナログ変換出
力を調整する手段とを有することを特徴とするデ
イジタルアナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987178479U JPH0182523U (ja) | 1987-11-24 | 1987-11-24 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987178479U JPH0182523U (ja) | 1987-11-24 | 1987-11-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0182523U true JPH0182523U (ja) | 1989-06-01 |
Family
ID=31470093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987178479U Pending JPH0182523U (ja) | 1987-11-24 | 1987-11-24 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0182523U (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104320A (en) * | 1980-12-22 | 1982-06-29 | Nec Corp | Digital-analogue converter |
| JPS5876241A (ja) * | 1981-11-02 | 1983-05-09 | Seiyuu Bussan Kk | 中芯封入射出成形方法 |
-
1987
- 1987-11-24 JP JP1987178479U patent/JPH0182523U/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57104320A (en) * | 1980-12-22 | 1982-06-29 | Nec Corp | Digital-analogue converter |
| JPS5876241A (ja) * | 1981-11-02 | 1983-05-09 | Seiyuu Bussan Kk | 中芯封入射出成形方法 |