JPH0185630U - - Google Patents
Info
- Publication number
- JPH0185630U JPH0185630U JP18174087U JP18174087U JPH0185630U JP H0185630 U JPH0185630 U JP H0185630U JP 18174087 U JP18174087 U JP 18174087U JP 18174087 U JP18174087 U JP 18174087U JP H0185630 U JPH0185630 U JP H0185630U
- Authority
- JP
- Japan
- Prior art keywords
- sampling period
- storage means
- input signals
- intelligent recorder
- storing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 1
Landscapes
- Recording Measured Values (AREA)
Description
第１図は、この考案が実施されるインテリジエ
ントレコーダの回路ブロツク図、第２図は、同イ
ンテリジエントレコーダのサンプリング周期のプ
ログラミング設定動作を説明するためのフロー図
、第３図は、同インテリジエントレコーダのサン
プリング周期の変更処理を説明するためのフロー
図、第４図は、時間毎のサンプリング周期の設定
例を説明するための図、第５図は、サンプリング
周期の変更動作を説明するためのタイムチヤート
である。 ３：Ａ／Ｄ変換器、４：ＣＰＵ、８：フロツピ
デイスクドライブ、１５：ＰＲＯＭ、１３：キー
ボード。
ントレコーダの回路ブロツク図、第２図は、同イ
ンテリジエントレコーダのサンプリング周期のプ
ログラミング設定動作を説明するためのフロー図
、第３図は、同インテリジエントレコーダのサン
プリング周期の変更処理を説明するためのフロー
図、第４図は、時間毎のサンプリング周期の設定
例を説明するための図、第５図は、サンプリング
周期の変更動作を説明するためのタイムチヤート
である。 ３：Ａ／Ｄ変換器、４：ＣＰＵ、８：フロツピ
デイスクドライブ、１５：ＰＲＯＭ、１３：キー
ボード。
Claims (1)
- 【実用新案登録請求の範囲】 複数のアナログ入力信号をサンプリングして、
かつＡ／Ｄ変換器により、デジタル信号に変換し
て取込み、各入力信号を時間順次に記憶手段に記
憶するようにしたインテリジエントレコーダにお
いて、 各入力信号のサンプリング周期を、各入力信号
毎に、個別にプログラムして入力するプログラミ
ング設定手段と、前記設定された各入力信号毎の
サンプリング周期を記憶するサンプリング周期記
憶手段とを備え、前記各入力信号の記憶手段への
記憶を、サンプリング周期記憶手段に記憶される
サンプリング周期に基づいて行うようにしたこと
を特徴とするインテリジエントレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18174087U JPH0185630U (ja) | 1987-11-27 | 1987-11-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18174087U JPH0185630U (ja) | 1987-11-27 | 1987-11-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0185630U true JPH0185630U (ja) | 1989-06-07 |
Family
ID=31473214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18174087U Pending JPH0185630U (ja) | 1987-11-27 | 1987-11-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0185630U (ja) |
-
1987
- 1987-11-27 JP JP18174087U patent/JPH0185630U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0185630U (ja) | ||
| JPH0419031U (ja) | ||
| JPS586216U (ja) | 印字機能を有したレコ−ダ | |
| JPH0275524U (ja) | ||
| JPH0295438U (ja) | ||
| JPS5812821U (ja) | メモリ−式のレコ−ダ | |
| JPH0164014U (ja) | ||
| JPS62110759U (ja) | ||
| JPS62202692U (ja) | ||
| JPH0159999U (ja) | ||
| JPS6332302U (ja) | ||
| JPS58160011U (ja) | 超音波断層装置 | |
| JPS6448620U (ja) | ||
| JPH0175387U (ja) | ||
| JPS5832597U (ja) | 波形記憶装置 | |
| JPS6454428U (ja) | ||
| JPS59108938U (ja) | デ−タ収集回路 | |
| JPS5899933U (ja) | アナログ・デジタル変換器 | |
| JPS6172630U (ja) | ||
| JPS5970247U (ja) | 多数アナログ入力の時分割選択処理装置 | |
| JPH01170365U (ja) | ||
| JPS58178740U (ja) | Ａ−ｄ変換数拡張回路 | |
| JPH0289667U (ja) | ||
| JPS6440063U (ja) | ||
| JPH0178362U (ja) |