JPH0189316U - - Google Patents

Info

Publication number
JPH0189316U
JPH0189316U JP18472887U JP18472887U JPH0189316U JP H0189316 U JPH0189316 U JP H0189316U JP 18472887 U JP18472887 U JP 18472887U JP 18472887 U JP18472887 U JP 18472887U JP H0189316 U JPH0189316 U JP H0189316U
Authority
JP
Japan
Prior art keywords
signal
input terminal
input
inputs
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18472887U
Other languages
English (en)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP18472887U priority Critical patent/JPH0189316U/ja
Publication of JPH0189316U publication Critical patent/JPH0189316U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【図面の簡単な説明】
第1図はこの考案の一実施例を示す図、第2図
は従来のS/D変換装置を示す図である。 図において1はスコツト・トランス、2はアナ
ログ・デイジタル変換器、4は余弦乗算器、5は
正弦乗算器、6は引き算器、7は選択器、8は加
算器、9はレジスタ、10はトランス、11は符
号判定器、12は位相検波器、13は電圧制御発
信器、14は可逆カウンタ、15は符号反転器で
ある。なお、各図中同一符号は同一又は相当部分
を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 3相のシンクロ信号を入力し、2相のレゾルバ
    信号に変換するスコツト・トランス又は変換回路
    と、入力端に前記2相のレゾルバ信号の一方の正
    弦波の信号を入力し、デイジタル信号に変換する
    第1のアナログ・デイジタル変換器と、入力端に
    前記2相のレゾルバ信号の一方の余弦波の信号を
    入力し、デイジタル信号に変換する第2のアナロ
    グ・デイジタル変換器と、2つの信号を入力し第
    1の入力信号と第2の入力信号の余弦の値と掛け
    算する余弦乗算器と、2つの信号を入力し第1の
    入力信号と第2の入力信号の正弦の値と掛け算す
    る正弦乗算器と、2つの信号を入力し2つの信号
    を引き算する引き算器と、1つの信号を入力しそ
    の符号を反転する符号反転器と、2つの信号を入
    力しその一方を選択出力する選択器と、2つの信
    号を入力し、2つの信号をたし算する加算器と、
    2つの信号を入力し第1の入力信号により、第2
    の入力信号を一時保持するレジスタと、入力信号
    の符号を判定する符号判定器により構成されたシ
    ンクロ・デイジタル変換装置において、第1の入
    力端に前記第1のアナログ・デイジタル変換器の
    出力信号を入力し、第2の入力端に前記レジスタ
    の信号を入力し、第2の入力端の角度の余弦の値
    を第1の入力端の信号に掛け算する余弦乗算器と
    、第1の入力端に前記第2のアナログ・デイジタ
    ル変換器の出力信号を入力し、第2の入力端に前
    記レジスタの信号を入力し、第2の入力端の角度
    の正弦の値を第1の入力端の信号に掛け算する正
    弦乗算器と、2つの入力端の第1の入力端に前記
    余弦乗算器の出力信号を入力し、第2の入力端に
    前記正弦乗算器の出力信号を入力し、2つの信号
    を引き算する引き算器と、入力端に前記引き算器
    の出力信号を入力し符号を反転する符号反転器と
    、入力端に基準信号を入力しその符号を判定する
    符号判定器と、3つの入力端の第1の入力端に前
    記引き算器の出力信号を入力し、第2の入力端に
    前記符号反転器の出力信号を入力し、第3の入力
    端に前記符号判定器の出力信号を入力し、第3の
    入力端に与えられた信号により第1の入力端に与
    えられた信号又は第2の入力端に与えられた信号
    を選らび出力する選択器と、2つの入力端の第1
    の入力端に前記レジスタの出力信号を入力し、第
    2の入力端に前記選択器の出力信号を入力し、2
    つの信号をたし算する加算器と、2つの入力端の
    第1の入力端にクロツク信号を入力し、第2の入
    力端に前記加算器の出力信号を入力し第1の入力
    端に与えられた信号で第2の入力端に与えられた
    信号を一時保持するレジスタとを備えたことを特
    徴とするシンクロ・デイジタル変換装置。
JP18472887U 1987-12-03 1987-12-03 Pending JPH0189316U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18472887U JPH0189316U (ja) 1987-12-03 1987-12-03

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18472887U JPH0189316U (ja) 1987-12-03 1987-12-03

Publications (1)

Publication Number Publication Date
JPH0189316U true JPH0189316U (ja) 1989-06-13

Family

ID=31476069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18472887U Pending JPH0189316U (ja) 1987-12-03 1987-12-03

Country Status (1)

Country Link
JP (1) JPH0189316U (ja)

Similar Documents

Publication Publication Date Title
JPH0189316U (ja)
JPH01179215U (ja)
JPH0239118U (ja)
JPH0189319U (ja)
JPH0189317U (ja)
JPS6448616U (ja)
JPH0161614U (ja)
JPH0189318U (ja)
JPH03101419U (ja)
JPH0255119U (ja)
JPS6448614U (ja)
JPS6448617U (ja)
JPH0420730U (ja)
JPH0161613U (ja)
JPH0243618U (ja)
JPS6453911U (ja)
JPS6448615U (ja)
JPH0295813U (ja)
JPH01105809U (ja)
JPH0158115U (ja)
SU1166265A1 (ru) Преобразователь ортогональных сигналов в треугольный с удвоением частоты
JPS63175810U (ja)
JPH01105810U (ja)
JPH01105807U (ja)
JPH0175816U (ja)