JPH0191294U - - Google Patents

Description

【図面の簡単な説明】

図面は本考案の一実施例に係るアラーム時計の
回路図。 ２……基準信号発生器、８……時刻表示回路、
２０……アラームセツトスイツチ、２４……アラ
ーム音量制御回路、３４……睡眠時間記憶回路、
３６……睡眠時間カウンタ。

Claims (1)

1. 【実用新案登録請求の範囲】 基準信号を発生する基準信号発生器と、この基
   準信号を受けて時刻を表示する時刻表示回路と、
   この時刻表示回路で表示された時刻が設定時刻に
   なつたことを検出するアラーム検出回路と、アラ
   ームセツトスイツチと、アラームセツトスイツチ
   がセツト状態でかつ前記アラーム検出回路からの
   検出信号発生時のみ報知信号を出力するアンド回
   路と、このアンド回路からの報知信号を受けて報
   知音を発生する発音回路と、予め設定された睡眠
   時間が記憶された睡眠時間記憶回路と、前記アラ
   ームセツトスイツチがセツト状態のときのみ前記
   基準信号のカウントを行う睡眠時間カウンタと、
   前記睡眠時間記憶回路と前記睡眠時間カウンタの
   カウント値を比較して比較信号を出力する比較回
   路と、この比較回路からの比較信号により前記発
   音回路にて発音される報知音の音量を制御する音
   量制御回路と、を有するアラーム付時計において
   、 前記睡眠時間カウンタが、 前記基準信号をカウント可能な第１および第２
   のカウンタと、 前記アラームセツトスイツチがセツト操作され
   る毎にその出力状態が反転するとともにその出力
   信号に応答して前記第１および第２カウンタのい
   ずれか一方のみ前記基準信号のカウントを最初か
   ら行うカウント切換回路と、 前記第１および第２カウンタのカウント値を加
   算する加算回路と、 から成ることを特徴とするアラーム付時計。