JPH019239Y2 - - Google Patents
Info
- Publication number
- JPH019239Y2 JPH019239Y2 JP4499382U JP4499382U JPH019239Y2 JP H019239 Y2 JPH019239 Y2 JP H019239Y2 JP 4499382 U JP4499382 U JP 4499382U JP 4499382 U JP4499382 U JP 4499382U JP H019239 Y2 JPH019239 Y2 JP H019239Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- surge voltage
- voltage
- peak hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【考案の詳細な説明】
本考案は電源ラインに誘起されるインパルス性
でかつ尾を引くサージ電圧の除去を有効に行ねう
サージ電圧ブランキング回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a surge voltage blanking circuit that effectively removes impulsive and trailing surge voltages induced in a power supply line.
自動車の電源ラインに於いては、モータ、イグ
ニツシヨンコイルおよびソレノイド等の各種電子
機器が並列に接続されていて、この電子機器がラ
ンダムに作動される関係上、各種のノイズが発生
されてこの電源ラインに誘起される。この場合、
大きな誘導負荷の起動および停止時あるいはスイ
ツチのチヤツタリング発生時に於いては、極めて
高い電圧を有するインパルス性でかつ尾を引くサ
ージ電圧がしばしば発生される。そして、このよ
うなサージ電圧が電源ラインを介して各電子機器
に供給されると、この電子機器の内部に設けられ
ているトランジスタ、ダイオードおよびコンデン
サ等の電子回路部品がサージ電圧のインパルス性
高電圧によつて破損してしまう問題を有してい
る。また、このようなインパルス性のサージ電圧
は、インパルス性部分に続いて比較的高い電圧値
のサージ電圧が尾を引くために、この部分のエネ
ルギーによつても電子部品が破損してしまう問題
を有している。 In an automobile's power line, various electronic devices such as motors, ignition coils, and solenoids are connected in parallel, and as these electronic devices operate randomly, various noises are generated. Induced by the power line. in this case,
When starting and stopping a large inductive load or when a switch is chattering, impulsive and trailing surge voltages with extremely high voltages are often generated. When such surge voltage is supplied to each electronic device via the power supply line, electronic circuit components such as transistors, diodes, and capacitors installed inside this electronic device are affected by the impulsive high voltage of the surge voltage. It has the problem of being damaged by. In addition, this kind of impulsive surge voltage has a tail of relatively high surge voltage following the impulsive part, so the energy in this part can also cause damage to electronic components. have.
このような問題を解決するものとしては、大電
力ツエナーダイオードを用いてサージ電圧を吸収
することも行なわれているが、大電力ツエナーダ
イオードは高価であるとともに、応答性が十分に
満足されない問題を有している。 One way to solve this problem is to use high-power Zener diodes to absorb surge voltages, but high-power Zener diodes are expensive and have the problem of insufficient response. have.
従つて、本考案による目的は、インパルス性の
高い電圧部分に続いて比較的高い電圧部分が尾を
引くサージ電圧を確実に除去することが出来るサ
ージ電圧ブランキング回路を提供することであ
る。 Accordingly, an object of the present invention is to provide a surge voltage blanking circuit that can reliably remove a surge voltage in which a relatively high voltage portion follows a highly impulsive voltage portion.
このような目的を達成するために本考案による
サージ電圧ブランキング回路は、サージ電圧が含
まれた入力信号の微分出力をツエナーダイオード
を介してピークホールド回路に取り込み、このピ
ークホールド回路の出力によつて作動するスイツ
チング素子によつて入力信号と負荷との間に直列
接続されたスイツチング素子をオフ制御すること
により、サージ電圧をブランキングして負荷を保
護するものである。以下、図面を用いて本考案に
よるサージ電圧ブランキング回路を詳細に説明す
る。 In order to achieve this purpose, the surge voltage blanking circuit according to the present invention takes the differential output of the input signal containing the surge voltage into a peak hold circuit via a Zener diode, and uses the output of this peak hold circuit to input the differential output of the input signal containing the surge voltage. The switching element connected in series between the input signal and the load is turned off by the switching element that is activated by the switching element, thereby blanking the surge voltage and protecting the load. Hereinafter, the surge voltage blanking circuit according to the present invention will be described in detail with reference to the drawings.
第１図は本考案によるサージ電圧ブランキング
回路の一実施例を示す回路図である。同図に於い
て１は電源ラインであつて、この電源ライン１と
アース間には微分回路を構成するコンデンサ２と
抵抗３の直列体が接続されている。そして、この
コンデンサ２と抵抗３との接続点Ｐから出力され
る微分出力信号は、ツエナーダイオード４によつ
て一定レベル以上の部分が取り出され、その出力
信号は抵抗５，６によつて分圧されている。７は
抵抗５，６の接続点Ｑから発生される分圧出力を
入力とするピークホールド回路であつて、ダイオ
ード８、コンデンサ９および抵抗１０とによつて
構成されている。１１は電源ライン１に直列接続
されて負荷１２に供給される電源を制御するスイ
ツチング素子としてのトランジスタであつて、そ
のベースは抵抗１２を介してアースに接続されて
いる。１３はトランジスタ１１のエミツタ・ベー
ス間に接続されたトランジスタ、１４はトランジ
スタ１３のベースとアース間に抵抗１５を介して
接続されたトランジスタであつて、ピークホール
ド回路７の出力をベース入力としている。１６は
トランジスタ１１の出力側とアース間に接続され
て、サージ電圧ブランキング時の出力を補間する
コンデンサである。 FIG. 1 is a circuit diagram showing an embodiment of a surge voltage blanking circuit according to the present invention. In the figure, reference numeral 1 denotes a power supply line, and a series body of a capacitor 2 and a resistor 3 constituting a differential circuit is connected between the power supply line 1 and the ground. The differential output signal output from the connection point P between the capacitor 2 and the resistor 3 has a portion above a certain level taken out by the Zener diode 4, and the output signal is divided into voltages by the resistors 5 and 6. has been done. Reference numeral 7 denotes a peak hold circuit which inputs the divided voltage output generated from the connection point Q of the resistors 5 and 6, and is constituted by a diode 8, a capacitor 9, and a resistor 10. Reference numeral 11 denotes a transistor as a switching element connected in series to the power supply line 1 to control the power supplied to the load 12, and its base is connected to ground via a resistor 12. A transistor 13 is connected between the emitter and the base of the transistor 11, and a transistor 14 is connected between the base of the transistor 13 and the ground via a resistor 15, and the output of the peak hold circuit 7 is used as the base input. A capacitor 16 is connected between the output side of the transistor 11 and the ground to interpolate the output during surge voltage blanking.
このように構成された電源ライン１に対して、
例えば第２図ａに示すように通常時に於ける電圧
値V1から急激に上昇するサージ電圧が何かの原
因によつて誘起される場合がしばしば生ずる。そ
して、このサージ電圧は、インパルス性安全レベ
ルV2を十分に越える極めて高い電圧値でかつ時
間幅がμSオーダの幅の狭いインパルス部分と、
このインパルス部分に続く電圧値がエネルギー安
全レベルV3を越えて尾を引く部分とによつて構
成される場合が多い。このようなサージ電圧が誘
起された入力電圧は、コンデンサ２と抵抗３とに
よつて構成される微分回路によつて微分され、点
Ｐから第２図ｂに示す微分信号が出力される。つ
まり、極めてレベルの高いサージ電圧を微分する
ことにより、回路部品を破損しないレベルの電圧
値に下げているものである。このようにして取り
出された微分出力は、ツエナーダイオード４に於
いて一定レベル以上の部分が第２図ｃに示すよう
に取り出される。そして、このツエナーダイオー
ド４の出力信号は、抵抗５，６によつて分圧さ
れ、Ｑ点に発生された分圧出力はピークホールド
回路７に供給される。ピークホールド回路７は、
Ｐ点の分圧出力のダイオード８を介してコンデン
サ９に急速充電することによつて保持し、分圧出
力が断となつた後に於いては抵抗１０を介してコ
ンデンサ９の電荷が放電される。従つて、その出
力は第２図ｄに示すように急上昇して入力レベル
を保持し、分圧入力信号が断になるとコンデンサ
９と抵抗１０の値によつて決定される時定数によ
る放電特性を示す波形となり、これによつてイン
パルス性部分が引き伸された状態の信号となる。
そして、このピークホールド回路７の出力信号は
トランジスタ１４に供給され、そのレベルがV4
以上となる部分に於いてトランジスタ１４がオン
となる。この場合、ピークホールド回路７の出力
信号は、レベルV4以上の期間が第２図ａに示す
サージ波形のインパルス性部分からこれに続いて
尾を引く部分がすべて含まれる期間にわたつて続
くように出力波形が設定されている。従つて、ト
ランジスタ１４は第２図ｅに示す期間に於いてオ
ンすることになり、これに伴なつてトランジスタ
１３もオンに反転することになる。トランジスタ
１３がオンされると、通常時はオンされて入力信
号を負荷１２に供給しているトランジスタ１１の
ベースにトランジスタ１３を介して逆バイアスが
加わる。この結果、トランジスタ１１がオフとな
つてその出力が第２図ｆに示すように遮断される
ことにより、サージ電圧が負荷１２に供給される
のが防止される。この場合、トランジスタ１１の
オフ期間に於いては、負荷１２に供給される出力
が断たれることになるが、この期間に於いてはコ
ンデンサ１６の出力が放電されて補間を行なうた
めに、負荷１２に供給される入力信号レベルは第
２図ｇに示すように多小低下する程度となつて何
ら問題とはならない。 For the power line 1 configured in this way,
For example, as shown in FIG. 2a, a surge voltage that rapidly rises from the voltage value V1 in normal conditions is often induced by some cause. This surge voltage has an extremely high voltage value that sufficiently exceeds the impulsive safety level V 2 and a narrow impulse portion with a time width on the μS order.
This impulse part is often followed by a part in which the voltage value exceeds the energy safety level V3 . The input voltage in which such a surge voltage is induced is differentiated by a differentiating circuit constituted by a capacitor 2 and a resistor 3, and a differentiated signal shown in FIG. 2b is output from point P. In other words, by differentiating an extremely high level surge voltage, the voltage value is lowered to a level that does not damage circuit components. The differential output extracted in this way is extracted by the Zener diode 4 at a portion above a certain level as shown in FIG. 2c. The output signal of the Zener diode 4 is divided by resistors 5 and 6, and the divided voltage output generated at the Q point is supplied to the peak hold circuit 7. The peak hold circuit 7 is
It is maintained by quickly charging the capacitor 9 through the diode 8 of the divided voltage output at point P, and after the divided voltage output is cut off, the charge in the capacitor 9 is discharged through the resistor 10. . Therefore, the output rises rapidly as shown in Figure 2(d) and maintains the input level, and when the divided voltage input signal is cut off, the discharge characteristic is determined by the time constant determined by the values of the capacitor 9 and the resistor 10. This results in a signal with the impulsive portion expanded.
Then, the output signal of this peak hold circuit 7 is supplied to the transistor 14, and its level becomes V 4
In the above portion, the transistor 14 is turned on. In this case, the output signal of the peak hold circuit 7 is such that the period of level V4 or higher continues for a period that includes all of the impulsive part of the surge waveform shown in FIG. The output waveform is set to . Therefore, the transistor 14 is turned on during the period shown in FIG. 2e, and along with this, the transistor 13 is also turned on. When the transistor 13 is turned on, a reverse bias is applied via the transistor 13 to the base of the transistor 11, which is normally turned on and supplies an input signal to the load 12. As a result, the transistor 11 is turned off and its output is cut off as shown in FIG. 2f, thereby preventing the surge voltage from being supplied to the load 12. In this case, during the OFF period of the transistor 11, the output supplied to the load 12 is cut off, but during this period, the output of the capacitor 16 is discharged and interpolation is performed, so the load is The level of the input signal supplied to the input signal 12 is only slightly reduced as shown in FIG. 2g, and there is no problem.
従つて、このように構成された回路に於いて
は、サージ電圧の発生期間にわたつて、コンデン
サによつてバツクアツプされた負荷への電源供給
が遮断されるために、サージ電圧が含まれた電源
が負荷に供給されて回路素子を破損するのが防止
されることになる。そしてこの場合、サージ電圧
の検出は、微分回路を用いて行なつているため
に、このサージ検出信号によつてブランキング制
御を行なう部分の回路素子に対する保護をもかね
ることが出来ることになる。 Therefore, in a circuit configured in this way, the power supply to the load backed up by the capacitor is cut off during the period when the surge voltage occurs, so that the power supply containing the surge voltage is cut off. This will prevent damage to the circuit elements caused by the supply of the liquid to the load. In this case, since the surge voltage is detected using a differentiating circuit, this surge detection signal can also protect the circuit elements in the portion where blanking control is performed.
以上説明したように、本考案によるサージ電圧
ブランキング回路は、微分回路を用いてサージ電
圧の発生を検出し、この微分回路のサージ検出出
力をツエナーダイオードを介してピークホールド
回路に供給することによつて信号発生期間の引き
伸しを行ない、このピークホールド回路の出力信
号が予め設定された基準値を越える期間に於いて
負荷に供給される電源をブランキング制御するも
のである。よつて、簡単でかつ安価な回路構成で
ありながら、迅速にかつ確実に負荷に供給される
サージ電圧をブランキングすることが出来る優れ
た効果を有する。 As explained above, the surge voltage blanking circuit according to the present invention detects the occurrence of surge voltage using a differentiating circuit, and supplies the surge detection output of this differentiating circuit to the peak hold circuit via the Zener diode. Therefore, the signal generation period is extended, and the power supplied to the load is subjected to blanking control during the period in which the output signal of the peak hold circuit exceeds a preset reference value. Therefore, although the circuit configuration is simple and inexpensive, it has an excellent effect of quickly and reliably blanking the surge voltage supplied to the load.
第１図は本考案によるサージ電圧ブランキング
回路の一実施を示す回路図、第２図ａ〜ｇは第１
図に示す回路の各部動作波形図である。
１…電源ライン、２，９，１６…コンデンサ、
３，５，６，１０，１５，１２…抵抗、４…ツエ
ナーダイオード、７…ピークホールド回路、８…
ダイオード、１１，１３，１４…トランジスタ、
１２…負荷。
FIG. 1 is a circuit diagram showing one implementation of the surge voltage blanking circuit according to the present invention, and FIGS.
FIG. 3 is a waveform diagram showing the operation of each part of the circuit shown in the figure. 1...Power line, 2,9,16...Capacitor,
3, 5, 6, 10, 15, 12...Resistor, 4...Zener diode, 7...Peak hold circuit, 8...
Diode, 11, 13, 14...transistor,
12...Load.
Claims (1)
分回路と、この微分回路の出力側に接続されたツ
エナーダイオードと、このツエナーダイオードの
出力信号を取り込んで引き伸した出力を発生する
ピークホールド回路と、このピークホールド回路
の出力レベルが基準値以上となる期間に於いて負
荷への電源供給を遮断するスイツチング素子と、
このスイツチング素子の出力側とアース間に接続
されたコンデンサとを備えたサージ電圧ブランキ
ング回路。 A differentiating circuit that detects the surge voltage generated in the power supply line, a Zener diode connected to the output side of this differentiating circuit, a peak hold circuit that captures the output signal of this Zener diode and generates an expanded output, and this a switching element that cuts off power supply to the load during a period when the output level of the peak hold circuit is equal to or higher than a reference value;
A surge voltage blanking circuit comprising a capacitor connected between the output side of this switching element and ground.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4499382U JPS58150332U (en) | 1982-03-31 | 1982-03-31 | Surge voltage blanking circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4499382U JPS58150332U (en) | 1982-03-31 | 1982-03-31 | Surge voltage blanking circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58150332U JPS58150332U (en) | 1983-10-08 |
| JPH019239Y2 true JPH019239Y2 (en) | 1989-03-14 |
Family
ID=30056035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4499382U Granted JPS58150332U (en) | 1982-03-31 | 1982-03-31 | Surge voltage blanking circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58150332U (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021096089A (en) * | 2019-12-13 | 2021-06-24 | 株式会社東芝 | Voltage variation detection circuit, semiconductor device, and power converter |
-
1982
- 1982-03-31 JP JP4499382U patent/JPS58150332U/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58150332U (en) | 1983-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652508B2 (en) | Overvoltage and surge protection circuit for hard disk drive | |
| US5343351A (en) | Starter motor protection circuit with relay protection | |
| US4321644A (en) | Power line transient limiter | |
| US4879623A (en) | Voltage transients | |
| CA1091331A (en) | Internal combustion engine shut-off device | |
| GB2030765A (en) | Darlington transistor pairs | |
| JPH019239Y2 (en) | ||
| JP4360299B2 (en) | Ignition device for internal combustion engine | |
| US4244344A (en) | Ignition system with overvoltage and excess current protection | |
| US4280166A (en) | Over-voltage protected solid-state ignition system | |
| JP2606604Y2 (en) | Electronic device protection circuit | |
| US4347475A (en) | Overvoltage protection device mainly for vehicle-bound electronic equipment | |
| US5546260A (en) | Protection circuit used for deactivating a transistor during a short-circuit having an inductive component | |
| US4697220A (en) | Protective device for auto illumination system | |
| US4389602A (en) | Electric motor controller | |
| JPH1132475A (en) | Overvoltage interrupt type power source filtering device | |
| US3588612A (en) | Solid state lamp flasher | |
| US4356809A (en) | Automotive stall circuit | |
| US4391262A (en) | Ignition system for an internal combustion engine | |
| JPH0224277Y2 (en) | ||
| EP0408124B1 (en) | Circuit for protection against negative overvoltages across the power supply of an integrated circuit comprising a power device with related control circuit | |
| KR930001681Y1 (en) | Constant Voltage Transistor Protection Circuit | |
| KR0157315B1 (en) | Device for protection against over-voltages of integrated electronics circuits, particularly for applications in the motor car field | |
| JPS639144Y2 (en) | ||
| SU1170546A1 (en) | Device for overvoltage protection of completelv controlled rectifier |