JPH0192822A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロコンビエータに関し、特に信号入力端
子からの入力信号を入力回路で受けた後内部回路へ伝達
する構成のマイクロコンピュータに関する。

〔従来の技術〕

従来、この種のマイクロコンピュータは、１つの信号入
力端子に対し１つの入力回路を備え、この入力回路は、
その設計時に、入力信号電圧に対応す出力論理レベル１
０”、”１にのしきい値電圧の特性（以下、しきい値電
圧特性という）を、１つの特定されたものが得られる様
にトランジスタ・サイズ等を設定しており、しきいｉ［
［正特性を変える事ができない構成となっていた。

〔発明が解決しようとする問題点〕

上述した従来のマイクロコンピュータハ、入力回路のし
きい値電圧特性を変更する事ができない構成となってい
るので、マイクロコンビエータのユーザーが応用ｓ＊’
ｉ構戊す構成あた勺、マイクロコンピュータの機能は理
想的であっても、入力回路のしきい値電圧特性が応用装
置のインタフェース部分と適合せず、採用を断念せざる
を得ないという問題点があったり、また、そのマイクロ
コンビエータを採用して目的の応用装置を構成するには
、しきい１１ｉ１１！圧特性を適合させるためにインタ
ー７工−ス部分の回路が複雑になってしまうという問題
点があった。

本発明の目的は、応用装置のインタフェース部分にしき
い値電圧特性を適合させることができ、適用範囲を拡大
することができるマイクロコンピュータを提供すること
にある。

〔問題点を解決するための手段〕

不発明のマイクロコンビエータは、人力信号電圧に対応
する出力論理レベル″０”、”１”のしきい値電圧が互
いに異なり、入力端をそれぞれ同一の信号入力端子に共
通接続した複数の入力回路と、これら入力回路の出力信
号の一つを制御信号によシ選択して出力する選択回路と
、前記制御信号を発生する制御信号発生部とを有してい
る。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例金示すブロック図である
。

入力口１１ａ、ｌｂは、人力信号電圧ｖ■に対応する出
力論理レベル１０”　ｓ、”のしきい値電圧が互いに異
な夛、入力端をそれぞれ同一の信号入力端子１゛１に共
通接続している。

選択回路２は、入力回路１ａ、Ｉｂの出力信号Ｖｏ１．
■ｏ２を入力し、これら出力信号Ｖ０□、Ｖｏ２のうち
の１つを制御信号８Ｃによ）選択して出力する。

制御信号発生部３は制御信号８゜を発生する。

この制御信号発生部３は、特定のハードウェアで構成す
ることもできるし、また、このマイクロコンビエータを
構成している読取のハードウェアとソフトウェア、即ち
プログラムとによ多構成することもできる。

選択回路２の出力信号はデータバス４を介して内部レジ
スタ５等に人力される。

第２因は入力回路１ａ、ｌｂの具体的な回路構成の一例
を示す回路図である。

第２図に示された入力口＊１ａ、ｌｂのしきい値電圧特
性を第３図に示す。

これら入力回路１ａ、１ｂのしきい値電圧ＶＴＩＩ　。

ｖＴ１２．ＶＴ２１．ＶＴ２２　ｉＪ：、を圧上昇時、
　下ＩＥＲト４　ソｔＬぞれ互いに異なっておシ、入力
回路１ａは幅の広いヒステリシス曲線ＣＩ（ヒステリシ
ス幅ＷＨ１）を示し、入力回路１ｂは幅の狭いヒステリ
シス曲線Ｃ２（ヒステリシス幅ＷＨ２）　’ｆ：示して
ｈる。

これら入力回路ｌａ、ｉｂの入力信号ｌ■に対する出力
信号ＶＯＩ　、　ＶＯＲの波形を第４図に示す。

入力回路】ａの出力信号Ｖ。１／ｄ、、ヒステリシス幅
ＷＨ１が広いので入力信号Ｙ！の中間レベルの変化には
応答せず、また、入力回路１１）の出力信号■ｏ２は、
ヒステリシス幅ＷＨ２が狭いので入力信号Ｖ！の中間レ
ベルの変化にも良く追従する波形となっている。

このように入出力回路１ａ、ｌｂのしきい値電圧特性を
互いに異なるものとし、これら入力回路ｌａ、ｌｂの出
力信号Ｖｏｔ　ｅ　ＶＯ２ｔ−選択することにより、応
用装置のインタフェース部分にこれらしきい値電圧特性
を適合させることができ、マイクロコンピュータの適用
範囲を拡大することができる。

また、第４図に示されたように、入力信号ｖ■に対する
特定の部分を弁別して取出すという弁別機能をもたせる
こともできる。

第５図は本発明の第２の実施例を示すブロック図である
。

この実施例は、制御信号８ｃを一度ラッチ回路６に保持
して出力するようにし、非同期の特定の入力信号ｖＩを
取込むのに便利な構成としたもので、特定の入力信号■
！に対して割込み処理を行う等の割込み処理に適してい
る。

これに対しＷｃｌの実施例は、入力信号■Ｉが入力され
るタイミングと選択のタイミングとｆ：同期させて使用
する場合が多い。

この特定の入力信号ＶＩを取込む制御信号８゜も、予め
プログラムによって設定してもよいし、またハードウェ
アで発生してもよい。

なお、これら実施例においては、信号入力端子Ｔ１が１
つでかつ１つの信号入力端子Ｔ１に対し２つの入力回路
１ａ　　ｌｂｅ設けた場合について説明したが、複数の
信号入力端子にそれぞれ３つ以上入力回路を設けること
もできる。

〔発明の効果〕

以上説明したように本発明は、１つの信号入力端子に対
し互いにしきい値電圧特性が異なる複数の入力回路を設
け、これら入力回路の出力信号を選択する構成とするこ
とによシ、応用装置のインタフェース部分にしきい値電
圧特性を適合させることができ、また特定の入力信号を
弁別する機能をもたせることもでき、適用範囲を拡大す
ることができる効果がある。また、同一機能でしきい値
電圧特性の異なる傾数徨類のもの全製造する必要がない
ので、製造及び生産管理が容易になるという効果もある
。

【図面の簡単な説明】

第１因は本発明の第１の実施例を示すブロック図、第２
図は第１図に示された実施例の入力回路の一例を示す回
路図、第３図は第２図に示された入力回路のしきい値電
圧特性図、第４図は第２図に示された入力回路の動作を
説明するための信号の波形図、第５図は本発明の第２の
実施例を示すブロック図である。 ｌａ、ｌｂ・・・入力回路、２・・・選択回路、３・・
・制御信号発生部、４・・・データバス、５・・・内部
レジスタ、６・・・ラッチ回路、７・・・割込み制御回
路、１１〜Ｉ４・・・インバータ、Ｒ，、Ｂ＋、・・・
ａｍ、Ｉ’ｓ・−・信号入力端子。 代理人　弁理士　　内　原　　　晋 第１図 第２図 第３図

Claims (1)

【特許請求の範囲】
1. 入力信号電圧に対応する出力論理レベル“０”、“１”
   のしきい値電圧が互いに異なり、入力端をそれぞれ同一
   の信号入力端子に共通接続した複数の入力回路と、これ
   ら入力回路の出力信号の一つを制御信号により選択して
   出力する選択回路と、前記制御信号を発生する制御信号
   発生部とを有することを特徴とするマイクロコンピュー
   タ。