JPH0192856A - アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、一般に、データ処理システムに係り、より詳
細には、データ処理システムによって処理される命令及
びデータエレメントの制御に係る。

従来の技術 データ処理システムにおいては、データ処理システムに
よって操作されるデータエレメントと、その操作を制御
するプログラムを形成する命令エレメントが典型的に主
メモリユニットに記憶される。主メモリユニットは、デ
ータ処理システムによって実行される多数のプログラム
に関連した命令及びデータエレメントを記憶することが
できる。

命令及びデータエレメントの完全性といった種々の理由
で、命令及びデータエレメントが受ける操作の形式を制
御することがしばしば所望される。

例えば、データ処理システムのユーザがオペレーテング
システムプログラムの基本的な部分又は選択されたサブ
ルーチンを変更させるときには、−貫した結果を得るこ
とができない。

これまで、論理信号グループが受けることのできる操作
の形式を制御するために種々の技術が利用されている。

各論理信号グループには、当該４令又はデータエレメン
トの意図された使用を指示するためのフィールド（１つ
又は複数）を組合せることができる。命令及びデータエ
レメントには種々のアクセス権を指定することができる
ので、必要なアクセス権フィールドが著しく大きくなら
ないような状態では、当該命令又はデータエレメントに
全てのアクセス権のサブセットしか指定することができ
ない。この問題は、マルテイックス（Ｍｕｌｔｉｃｓ）
　（マルチプレクス式情報及び計算サービス）システム
では若干具なったやり方で対処されており、即ち、デー
タ処理システムの動作に対して多数の特権レベルが定め
られ、これらレベル間での転送がしっかりと制御される
。このマルチイックスジステムは、ＭＩＴプレス出版の
エリオットエ、オーグニツク著の「ザ・マルティックス
・システム；その構造の研究（丁ｈａ　Ｍｕｌｔｉｃｓ
　Ｓｙｓｔｅｍ；Ａｎ　Ｅｘａｍｉｎａｔｉｏｎ　ｏｆ
　ｉｔｓ　５ｔｒｕｃｔｕｒｅ）Ｊに説明されている。

マルチイックスジステム及びそれと同様のデータ処理シ
ステムは、非常に長い処理実行時間を典型的に伴う精巧
なハードウェア／ソフトウェア特権レベルインターフェ
イスを必要とする。

マルチイックスジステムに関連したアクセス権は。

各特権レベルごとに定められ、これら特権レベル間を移
行するときには一貫性（無矛盾性）について検査しなけ
ればならない。

発明が解決しようとする課題 それ故、命令及びデータエレメントの操作を制御する技
術であって、多量の専用の処理容量を必要とせず、然も
、各命令又はデータエレメントごとに組み合わされるべ
き比較的多数のアクセス権フィールドを必要とせずに、
任意に選択できる処理機能を与えるに充分な融通性を発
揮するような技術が要望されている。

本発明の目的は、改良されたデータ処理ユニットを提供
することである。

本発明の特徴は、プログラム命令及びデータエレメント
が受けることのできる操作の形式を制御することである
。

本発明のより特定の特徴は、アクセス権信号をページテ
ーブル入力に記憶することによって命令又はデータエレ
メントに対するアクセス権の制御を与えることである。

本発明の別の特定の特徴は、データ処理システムのメモ
リへの読み取り／書き込みアクセスをデータ処理システ
ムの作動モードに基づいて行なうようにすることである
。

本発明の更に別の特定の特徴は、命令エレメントの使用
を「実行のみ」の使用に限定することである。

本発明の更に別の特定の特徴は、データ処理ユニットが
データ（即ち、非命令）フィールドの実行を試みないよ
うにすることである。

本発明の更に別の特徴は、有効な「読み取り」。

「書き込み」又は「実行」動作が試みられたときに信号
を発生する機構を提供することである。

課題を解決するための手段 上記及び他の特徴は、本発明によれば、情報のページを
構成する命令及びデータエレメントに基づいて実行でき
る処理を定めたページテーブル入カフィールドを、中央
処理ユニットが当該ページのデータをアクセスしようと
したときに、アクセスするための装置を提供することに
より達成される。ページテーブル入力のアクセス権フィ
ールドは、ユーザ作動モード（非特権命令を実行できる
）で読み取り及び書き込み動作を行なうためのイネーブ
ル信号と、カーナル作動モード（特権及び非特権命令を
実行できる）で読み取り及び書き込み動作を行なうため
のイネーブル信号とを含んでいる。更に、ページテーブ
ル入力のアクセス権フィールドは、実行欠陥信号、書き
込み欠陥信号及び読み取り欠陥信号を指定することがで
きる。

これらの信号は、命令エレメントを実行のみのフィール
ドとして指定することができ、データエレメントを非実
行フィールドとして指定することができそしてアクセス
及び変更情報を収集する手段をなすことができる。

実施例 本発明の上記及び他の特徴は、添付図面を参照した以下
の詳細な説明より理解されよう。

第１Ａ図及び第１Ｂ図には、本発明を利用することので
きるデータ処理システムの２つの例が示されている。第
１Ａ図において、中央処理ユニット（＃１）１１はシス
テムパス１９に接続されている。他の中央処理ユニット
（例えば、＃Ｎ）１２もこのシステムに接続できる。中
央処理ユニット１１（ないし１２）は、その構造により
、中央処理ユニットの制御プログラムに基づいてデータ
を処理し、制御プログラムは、主メモリユニット１５に
駐在する命令によって構成される。非駐在データ及び命
令は、大量記憶ユニット（１つ又は複数）に典型的に記
憶され、システムバス１９を介して主メモリユニット１
５とやり取りされる。

入力／出カニニット（＃１）１６　（ないしく４Ｍ）１
７）は、大量メモリ記憶装置、ユーザターミナル装置及
び通信装置のような装置をシステムバス１９によってデ
ータ処理システムに接続する。大量記憶ユニットは、デ
ータ処理ユニット（１つ又は複数）によって要求される
データ及び命令を記憶する。中央処理ユニット１１ない
し１２の動作に必要とされるデータ及び／又は命令のペ
ージとして典型的に指称されるデータ及び／又は命令の
セットは、比較的ゆっくりとしたアクセス速度を有する
大量記憶ユニットから、中央処理ユニットによって比較
的高速度でアクセスされる主メモリユニットへ転送され
る。パスオリエンテッドシステムは、システムを比較的
再構成し易いという利点を有しているが、各システム成
分がシステムバスとインターフェイスするために制御装
置を必要とするという欠点を有している。第１Ｂ図を参
照すれば、中央処理ユニット１１（ないし１２）及び入
力／出カニニット１６（ないし１７）がメモリ制御ユニ
ット１４を介して主メモリユニット１５に接続されたデ
ータ処理システムが示されており、メモリ制御ユニット
１４は、第１Ａ図に示されたパスオリエンテッドデータ
処理構成においてデータ処理システムの個々の要素によ
って実行される制御機能及びシステムバス１９にとって
代わるものである。メモリ制御ユニット１４は、データ
及び構造体の転送を集中制御及び監視するものであり、
これは、第１図のパスオリエンテッド構成の場合より効
率が高いが、融通性が失われる。

第２図は１本発明を効果的に利用することのできる例示
的な中央処理ユニットのブロック図である。発生ユニッ
ト２２は、スカラー動作アドレス発生ユニット２４、少
なくとも１つの実行ユニット（３１，）　２５　（ない
し実行ユニット（＃Ｑ）２６）及びベクトル動作ユニッ
ト２８を含む複数の特殊な実行ユニットへ（専用の）命
令を発生する役目を果たす。ベクトル動作ユニット２８
は、ベクトル動作処理ユニット２８Ａと、ベクトル動作
アドレス発生ユニット２８Ｂと、ベクトル動作レジスタ
２８Ｃとを含む。実行ユニットによって処理されたデー
タは、典型的に、スカラーレジスタ２３又はベクトルレ
ジスタ２８Ｃから取り出される。実行ユニットから得ら
れたデータは、スカラーレジスタ２３、ベクトルレジス
タ２８Ｇ又はデータキャッシュメモリユニット２７に記
憶される・データキャッシュメモリユニット２７は、主
メモリユニット１５と中央処理ユニット１１との間のイ
ンターフェイスの役目を果たすキャッシュメモリユニッ
トとして考えることができる。（データキャッシュメモ
リユニット２７は、第２図では主メモリユニットに直結
されて示されている。

第１Ａ図及び第１Ｂ図に示されたように、実際の接続に
は、介在するデータ処理装置を含ませることができる。

）発生装置２２には、どの実行ユニットが選択されたデ
ータを処理するかを決定すると共に、選択された実行ユ
ニットがデータの処理にいつ使用できるかを判断するた
めの装置が含まれる。この後者の機能には１行き光記憶
位置が処理済みデータの記憶に使用できることを確認す
ることが含まれる。命令キャッシュメモリユニット２１
は、発生ユニットによって適当な実行ユニットに送られ
てデコードされる命令を記憶する。発生ユニット２２は
、実行ユニットの処理動作を最大にするよう試みるため
の装置を有している。従って、発生ユニット２２は、適
当な命令（分岐命令を含む）が必要に応じて発生ユニッ
ト２２に得られるように確保するためにブリフェッチ装
置及びアルゴリズムを含んでいる。複数の実行ユニット
は、スカラー動作アドレス発生ユニット２４及びベクト
ル動作ユニット２８によって示されたよ−うに、幾つか
の種類の処理動作を取り扱う特殊な処理装置である。例
えば、実行ユニットは、浮動小数点演算、整数演算動作
、等を取り扱うように構成することができる。発生ユニ
ット２２には、プログラムの実行に必要なデータを記憶
するか又はデータ処理動作を記録することのできるスカ
ラーレジスタ２３が組み合わされている。例えば、１つ
のレジスタは、プログラムカウンタレジスタであって、
実行中のプログラム命令シーケンスにおいて次に処理さ
れるべき命令の（仮想）アドレスを記憶する。スカラー
動作アドレス発生ユニット２４は、仮想アドレスを主メ
モリユニット１５内の物理的な位置に変換するのに用い
られる。又、発生ユニット２２は、実行ユニットが異な
ったレートで命令を処理するときに実行ユニットからの
データを正しいシーケンスに順序付けし直す役目を果た
す。

ベクトル動作ユニット２８は、ベクトル動作処理ユニッ
ト２８Ａ、ベクトル動作アドレス発生ユニット２８Ｂ及
びベクトル動作レジスタ２８Ｇを備えている。ベクトル
動作処理ユニットの動作性は、実行ユニット２４ないし
２６に対するデータの分配と、これらユニットにおける
命令の実行とを制御することができる。別の実施例（図
示せず）によれば、ベクトル動作ユニット２８によって
命令を実行するように専用化された実行ユニットをデー
タ処理システムに得ることができる。実行ユニットがベ
クトル及びスカラーの両方の動作に使用できる場合には
、制御が、データ処理ユニットのリソースを割り当てる
発生ユニット２２の全システム制御を受ける。

第３図には１本発明の好ましい実施例による仮想アドレ
ス機構が示されている。発生ユニット内の命令３０１に
は、命令の動作を実行すべきところのデータエレメント
を識別する仮想アドレス３０２が組み合わされている。

発生ユニットは、仮想アドレス３０２をスカラーアドレ
ス発生ユニット２４（或いは、場合によってはベクトル
アドレス発生ユニット２８Ｂ）に転送する。アドレス発
生ユニット２４（又は２８Ｂ）においては、仮想アドレ
スの一部分を用いて、主メモリユニット１５内のページ
テーブル入力３０４が識別される（アドレス発生ユニッ
トの装置３０３により）。

ページテーブル入力３０４は、アドレス発生ユニット２
４（又は２８Ｂ）に転送され、装置３０５は、ページテ
ーブル入力の選択されたフィールドをテストして、デー
タエレメントに対して試みられているアクセスが許可さ
れるがどうか判断する。

そのアクセスが許可されない場合には、アクセス違反３
０６が識別され、適当なオペレーティングシステムプロ
グラムが呼び出され、そのアクセス違反にいかに対処す
るかが判断される。テスト３０５によりデータエレメン
ト３１２へのアクセスが許可されたと判断されると、ペ
ージテーブル入力３０４に対してテスト３０７が実行さ
れ、命令に必要なデータエレメントが主メモリユニット
１５に得られるかどうかが判断される。テスト３０７に
より、データエレメントが存在しないことが指示される
と、ページ欠陥３０８が発生され、適当なオペレーティ
ングシステムプログラムが実行されて、データエレメン
トが主メモリ１５（位置３１２）に転送される。必要な
データエレメントが主メモリユニットにあることがテス
ト３０７により決定されると、テスト３０９がページテ
ーブル入力３０４に対して行なわれて、データエレメン
トが当該命令によって必要とされる動作が欠陥を生じる
と指定されるかどうか判断される。命令によって決定さ
れた動作が欠陥状態として指定されたときには、読み取
り欠陥、書き込み欠陥又は実行欠陥が適宜オペレーティ
ングシステムプログラムをして欠陥状態に応答させる。

テスト３０９により、当該データエレメントに対する命
令の動作が欠陥状態として指定されないことが指示され
た場合は、アドレス発生ユニット２４（又は２８Ｂ）は
、必要なデータエレメントが記憶された主メモリユニッ
ト１５内の物理的なアドレス３１１を決定する。このア
ドレスにあるデータエレメント３１２は、スカラーレジ
スタ２３の記憶位置３１３、ベクトル動作レジスタ２８
Ｃ又は命令キャッシュメモリユニット２１（即ち、デー
タエレメントが命令であるとき）に転送される。このよ
うにして、仮想アドレスによって識別された必要なデー
タエレメントが命令３０１による処理に使用できるよう
になる。

第４Ａ図を説明すれば、ページテーブル入力４００は、
仮想アドレスを物理的アドレスに変換するのに用いられ
る。０ビット位置４０１のフィールドＶ（有効）は、Ｄ
ＣＶ、ＡＳＭ、ＦＯＥ。

ＦＯＷ、ＦＯＲ及びＰＦＮフィールドの有効性を指示す
る。有効ビットがセットされた場合には、これらのフィ
ールドは、ハードウェア装置によって使用するのに有効
である。このビットがクリアであるときには、ＰＦＮ　
（ページフレーム番号）フィールドがオペレーティング
システムプログラムによって使用するようにとっておか
れる。ピッ８１位置４０２のフィールドＫＲＥ　（カー
ナル読み取りエネーブル）は、中央処理ユニットが特権
即ちカーナルモードにあるときに読み取りを行なえるよ
うにする。このビットが０であって且つデータ読み取り
動作又は命令フェッチがカーナルモードで試みられたと
きには、アクセス違反の例外が生じる。ピッ８２位置４
０３のフィールドＫＷＥ（カーナル書き込みイネーブル
）は、中央処理ユニットが特権即ちカーナルモードにあ
るときに書き込み動作を行なえるようにする。このビッ
トが０であって且つデータ書き込み動作がカーナルモー
ドで試みられたときには、アクセス違反の例外が生じる
。ビット３位［４０４のＵＲＥ　（ユーザ読み取りイネ
ーブル）フィールドは、中央処理ユニットが非特権即ち
ユーザモードにあるときに読み取り動作を行なえるよう
にする。このフィールドが０であって且つデータ読み取
り動作又は命令フェッチが試みられる一方、中央処理ユ
ニットがユーザモードで動作しているときには、アクセ
ス違反の例外が生じる。ピッ８４位置４０５のＵＷＥ　
（ユーザ書き込みイネーブル）フィールドは非特権即ち
ユーザモードで書き込み動作を行なえるようにする。こ
のフィールドが０であって且つデータ書き込み動作がＵ
ＲＥモードで試みられたときには、アクセス違反例外が
生じる。ＫＲＥ、ＫＷＥ、ＵＲＥ及びＵＷＥフィールド
は、■フィールドが０であるときでも有効である。ビッ
ト５位置４０６のＦＯＲ（読み取り欠陥）フィールドは
、論理１にセットされると、当該ページから任意の位置
を読み取るように試みたときに（即ち、ページ上の位置
からデータを読み取るＬＯＡＤ命令）読み取り欠陥例外
を生じる。ビット６位置のＦＯＷ（書き込み欠陥）フィ
ールドは、論理１にセットされると、当該ページの任意
に位置へ書き込み動作を実行するように試みたときに（
即ち、ページ上の位置にデータを書き込む５ＴＯＲＥ命
令）書き込み欠陥例外を生じる。ビシ８フ位置のＦＯＲ
（実行欠陥）フィールドは、論理１にセットされると、
当該ページからの命令を実行するように試みたときに実
行欠陥を生じる。ピッ８８位置のＡＳＭ　（アドレスス
ペース一致）フィールドは、当該ページへのアクセスを
試みたときに全てのアドレススペース番号（Ａ　Ｓ　Ｎ
）が一致することを意味する（即ち、ＡＳＮは比較器に
よる変換バッファには使用されない）。ピッ８９位置４
１０のＤＣＶ　（ビットキャッシュ仮想）フィールドは
、論理１にセットされると、当該ページの内容が仮想キ
ャッシュに記憶されないように禁止する。

ビット１０−１２位置４１１のフィールドは、将来の使
用のためにとっておかれる。ビット１３−４４位置のＰ
ＦＮ（ページフレーム番号）フィールドは、ページフレ
ーム番号を含んでいる。このＰＦＮフィールドは、常に
、物理的なページフレーム境界を指す。■フィールド４
０１がセットされたときには、仮想アドレスからのペー
ジ内バイト（即ち、変位）ビットがＰＦＮフィールドと
連結されて、ハードウェア装置によって使用される物理
的なアドレスを形成する。

第４Ｂ図には、第３図にテスト３０５．３０７及び３０
９として一般的に示されたページテーブル入カフィール
ドのテストが第４Ａ図に示されタヘージテーブル入力フ
イール・ドについて示されている。テスト３０５におい
ては、ページテーブル入力に関連したアクセス権が、ペ
ージ内のデータエレメントをアクセスしようとする命令
のアクセスパラメータと比較され、意図されたアクセス
が許可されるかどうか判断される。特に、ＫＲＥ、ＫＷ
Ｅ、ＵＲＥ及びＵＷＥフィールド（即ち、フィールド４
０２ないし４０５）がデータ処理システムの作動モード
及びアクセス動作（即ち、読み取り又は書き込み動作）
と比較され、アクセスが許可されたかどうか判断される
。アクセスが許可されないときには、アクセス違反４５
２が識別されそして適当なオペレーティングシステムプ
ログラム４５３が動作される。テスト３０７において、
有効ビットＶ（即ち、フィールド４０１）がテストされ
、有効データが仮想アドレスに関連したデータ及び／又
は命令のページに記憶されるかどうか判断される。有効
データがデータエレメントのページに関連していないと
きには、ページ欠陥４５５が識別され、適当なオペレー
ティングシステムプログラムが作用される（４５６）。

この状態において適当なオペレーティングシステム応答
は。

データエレメントのページをバッキング記憶部から主メ
モリユニットに移動し、ページ欠陥を生じた命令を再実
行することである。第３図のテスト３０９については、
ページテーブルフィールドＦＯＲ（読み取り欠陥）、Ｆ
ＯＷ　（書き込み欠陥）及びＦＯＥ　（実行欠陥）、即
ち、フィールド４０６ないし４０８が当該命令のパラメ
ータに対してテストされ、データエレメントページのデ
ータエレメントに基づいて命令動作を実行する試みが欠
陥状態を生じるかどうか判断する。欠陥状態が識別され
た場合には（４５８）、オペレーティングシステムプロ
グラムが作用される。さもなくば、物理的アドレスの発
生が実行される。

第５図には１本発明を使用する直接アドレス変換技術が
示されている。物理的なアドレスの決定は、第２図のス
カラー動作アドレス発生ユニット２４又はベクトル動作
アドレス発生ユニット２８Ｂにおいて実行される。ペー
ジテーブルベースレジスタ５０１及びアドレススペース
番号レジスタ５２１の内容は、第２図のスカラー動作ア
ドレス発生ユニット２４及びベクトル動作アドレス発生
ユニット２８Ｂに記憶される。仮想アドレスに対応する
データエレメント（即ち、データエレメント５０５Ａ）
を得るために、データの仮想アドレスが第２図のスカラ
ー動作アドレス発生ユニット２４及びベクトル動作アド
レス発生ユニット２８Ｂに入力される。ページテーブル
ベースアドレスレジスタの内容５０１は、１組のデータ
グループセグメント１　（５０３）のスタート位置とし
て解読され、仮想アドレス５０２の上位１０ビツト（フ
ィールドＡ）は、セグメント１　（５０３）のインデッ
クスとして解釈される。データグループ５０３Ａはこの
動作によって識別され、このデータグループ（５０３Ａ
）は、第２図のスカラー動作アドレス発生ユニット２４
又はベクトル動作アドレス発生ユニット２８Ｂに転送さ
れる。データグループ５０３ＡのＰＦＮ（ページフレー
ム番号）部分は、セグメント２　（５０４）と示された
１組のデータグループのベースアドレスとして使用され
る。フィールドＢ（即ち、仮想アドレス５０２の次の１
０ビツト）は、セグメント２がセグメント２　（５０４
）のデータエレメント５０４Ａを得るためのインデック
ス値として用いられる。データグループ５０４Ａは、第
２図のスカラーアドレス発生ユニット２４又はベクトル
動作アドレス発生ユニット２８Ｂに転送される。データ
グループ５０４Ａに含まれるのは、第４図について説明
するアクセス制御ビットである。これらのアクセス制御
ビットは、この時点でチエツクされ、適宜に、指定の例
外が発生される。（好ましい実施例においては、セグメ
ント１及びセグメント２に関連したアクセス制御ビット
もテストされるが、カーナル読み取りアクセスのみにつ
いてである。）更に、■フィールドがセグメント１又は
セグメント２のレベルにおいてチエツクされ、セグメン
ト２又はセグメント３のレベルにおけるページテーブル
のページが主メモリに存在するかどうか判断される。

データエレメント５０４ＡのＰＦＮ部分は、セグメント
３　（５０９）のベースアト、レスを決定するのに用い
られる。フィールドＣ（即ち、仮想アドレスの次の１０
ビツト）は、セグメント３のインデックス値として、セ
グメント２のＰＦＮフィールド５０４Ａのベースアドレ
スと共に使用され、データグループ５０９Ａのアドレス
が得られる。

更に、データグループ５０９ＡのＰＦＮは、データペー
ジ５０５のベースアドレスを参照する。仮想アドレス５
０２（フィールドＤ）の下位１３ビツトは、データペー
ジ５０５のオフセットを決定し、仮想アドレスによって
識別されたデータグループであるデータグループ５０５
Ａを識別する。

前記の手順において２つのメモリ参照段階を除去するた
めに、第２図のスカラー動作アドレス発生ユニット２４
及び／又はベクトル動作アドレス発生ユニットに変換バ
ッファ５０６を設けることができる。１つの実施例によ
れば、仮想アドレスのフィールドＣ（１０ビツト）は、
変換バッファ内の位置を識別するのに使用することがで
きる。アドレスされた位置のタグフィールドが仮想アド
レス５０２の２０ビツトのフィールドＡ及びフィールド
Ｂと比較され、識別の修正値が確立される。

データグループ５０４Ａは、変換バッファに記憶され、
スカラー又はベクトル動作アドレス発生ユニットによっ
て使用することができる。アドレス変換バッファは、ア
ドレス変換を促進するように別の方法で実施することが
できる。２０のフィールドＡ及びフィールドロビットに
加えて、変換バッファのタグフィールドには、アドレス
スペース番号（ＡＳＮ）５２２が組み合わされる。デー
タグループ５０４ＡからのＡＳＭビットが１にセットさ
れた場合には、仮想アドレスからの２０個のフィールド
Ａ及びフィールドロビットと、２０個のフィールドＡ及
びフィールドＢタグピットとの間の一致が正しい変換を
識別するに充分なものとなる。然し乍ら、データグルー
プ５０４ＡからのＡＳＭビットがＯの場合には、仮想ア
ドレスからの２０ビツトのフィールドＡ及びフィールド
Ｂを２０ビツトのタグフィールドに一致させるだけでな
く、現在のＡＳＮ５２１を変換バッファからのフィール
ド５２２に一致させねばならない。

第２図のパイプライン式実行ユニットを有する中央処理
ユニットは、好ましい実施例では多数の制約を受けて実
施されたが、本発明を用いて他の構成で実施することも
できる。中央処理ユニットは、各々が１種類の命令を実
行するように構成された複数の実行ユニットを備えてい
る。例えば、１つの実行ユニットであるスカラーアドレ
ス発生ユニット２４は、中央処理ユニットと主メモリユ
ニットとの間のデータエレメントの転送を制御し、即ち
、スカラーロード／記憶命令を実行する。１ツノ実行ユ
ニットはデータシフト動作を実行するようにされ、１つ
の実行ユニットは浮動小数点加算／減算動作を実行する
ようにされ、１つの実行ユニットは整数及び浮動小数点
の乗算動作を実行する−ようにされ、そして１つの実行
ユニットは整数及び浮動小数点の除算動作を実行するよ
うにされる。特殊な実行ユニットをパイプライン構成に
することもできるが、必ずしもこのような構成で実施し
なくてもよい。中央処理ユニットの他の特徴は１次の通
りである。命令は、現在実行されている命令シーケンス
で、命令キャッシュメモリユニット２１から発生ユニッ
ト２２へ転送される。

この発生ユニットにおいては、命令がその構成部分に細
分化され、これからデータ依存制御信号及びアドレス信
号が発生される。然し乍ら、命令を実行（即ち、発生）
し始める前に、多数の制約を満足しなければならない。

命令のための全てのソースレジスタ及び行き先レジスタ
を利用できねばならず、即ち、必要とされるレジスタに
対する書き込み動作を残しておくことができない。レジ
スタの書き込み路は、この命令によって処理済みの量を
記憶するその後のサイクルにおいて利用できねばならな
い。実行中に命令を処理するのに必要とされる実行ユニ
ットが動作の実行に利用できねばならない。ベクトル動
作ユニットについては、ベクトル動作により、その時間
巾の間、実行ユニットがとっておかれる。メモリロード
／記憶命令がキャッシュメモリユニットのミスを受ける
場合には、キャッシュメモリミス応答が完了するまで。

その後のロード／記憶命令が遅延される。命令が発せら
れる場合には、その結果に対する行き先レジスタ及び書
き込み路サイクルがとっておかれる。

オペレンドの設定中に、命令に依存しない全てのレジス
タアドレスが発生され、オペランドが読み取られて記憶
され、データに依存する制御信号が発生される。命令オ
ペランド及び制御信号は、実行のための当該実行ユニッ
トへ通される。実行ユニットによって発生された結果は
、適宜に、レジスタファイル又はデータキャッシュメモ
リユニット１５に記憶される。いったん命令が発生され
ると、多数のマシンサイクル中、処理の結果を得ること
ができない。その間１次のマシンサイクルにおいて、次
の命令をデコードし、必要な発生条件が満足されたとき
に発生することができる。従って、命令は通常の命令シ
ーケンスでデコードされて発生されるが、実行ユニット
の異なった命令実行時間により結果を異なった順序で記
憶することができる。この順序の異なる記憶は、欠陥命
令の例外扱い及び再試みを複雑にする。然し乍ら、これ
らの事象は比較的稀であり、順序の異なる記憶は実行及
びハードウェアに利点をもたらす。

第３図を参照すれば、仮想アドレス技術が広範囲に実施
されている。この技術は、プログラマがデータ及び命令
エレメントの実際の位置に関与しなくてもよくし、アド
レス発生機構がプログラムアドレスとデータ処理ユニッ
ト内のデータ及び命令エレメントとの間のインターフェ
イスをなすようにする。データ及び命令エレメントのペ
ージを使用することにより、大量記憶媒体からのデータ
及び命令エレメントの転送が促進され、個々のデータ及
び命令エレメントを転送する必要がなくなる。更に、プ
ログラムは、一般に、順次命令実行に必要とされるデー
タ及び命令エレメントをプログラム又はファイルにおい
て互いに比較的接近して記憶するようなフォーマットで
書き込まれる。

従って、データ及び命令エレメントのページは。

典型的に、プログラムの実行に関連した多数のデータ及
び命令エレメントを含む。それにも拘らず、ページ構成
のまとまりが比較的厳密であることから、特に、ベクト
ル命令実行の場合には、当該データ及び命令エレメント
のグループを、ページ境界を越えて、データ処理システ
ムの主メモリユニットに存在しないページまで拡張でき
るという結果になる。好ましい実施例では、アドレス発
生機構３４は、アドレス変換を行なうと共に、所要の情
報ページが主メモリユニット１５に存在しないときに例
外（即ち、テスト３０７）を発生するための装置部分を
備えており、そして大量記憶装置と主メモリユニットと
の間で情報のページを転送するためのソフトウェアプロ
グラム部分をオペレーティングシステムの一部分として
備えている。

アドレス発生機構３４は、データ及び命令エレメントの
ページが主メモリユニット１５に転送されたときに、主
メモリユニット１５に当該ページテーブル入力を与え、
この場合、現在実行中のプログラムは、主メモリユニッ
ト１５に記憶された（仮想アドレスの関連した）データ
及び命令エレメントの全てのページを識別することがで
き、従って、参照されたデータ又は命令エレメントが主
メモリユニット１５に存在しないときにページ欠陥を信
号することができる。第３図に示すように。

データ処理ユニットは、典型的に、所要の情報ページが
主メモリユニットに存在しないことを知らせる装置のよ
うな仮想アドレス技術に関連したプロセデュアと、ペー
ジ欠陥に応答して情報の欠落ページを検索するためのプ
ログラムとを含んでいる。

オペレーティングシステムは、メモリ管理機能の一部分
としてページテーブル入力を変更する。

オペレーティングシステムは、有効ビットをセット又は
クリアし、ページが外部記憶媒体とやり取りされるとき
にページフレーム番号フィールドを変更し、或いはソフ
トウェアビットを変更する。

本発明は、特定のアクセスモードからの特定の情報セッ
トに対し特定の形式のアクセスが許可されることを有効
化することに関する。各情報セット（即ち、ページ）へ
のアクセスは、各アクセスモード（カーナル又はユーザ
）に対し、読み取り又は書き込み参照が許可されたかど
うかを指定する保護コードによって制御される。中央処
理ユニットは、試みられたアクセスを制御するために次
のような情報を利用することができる。ページテーブル
、意図されたアクセスの形式（即ち、データの書き込み
、データの読み取り又は命令のフェッチ）及び現在アク
セスモード（プロセッサ状態レジスタからの）を用いて
、中央処理ユニットの状態を定めることができる。ペー
ジテーブルへのアクセスが許可されたときには（即ち、
ページテーブル入力が中央処理ユニットの意図されたア
クセス形式状態に一致するときには）、仮想アドレスを
物理的なアドレスに対応させることができる。

好ましい実施例では、仮想アドレススペースの各ページ
がその用途に応じて保護される。それ故、プログラムは
、そのアドレススペースの部分から読み取られたり該部
分へ書き込まれたりしないようにされる。各ページに組
み合わされているのは、データ処理システムの各作動モ
ードに対するアクセス性を示す保護コードである。この
コードの実施により、中央処理ユニットの各モードに対
して読み取り又は書き込み保護を選択することができる
。各処理ユニットモードは、読み取り／書き込み、リー
ドオンリ又は非アクセスモードである。読み取り及び書
き込みのアクセス性は別々に指定される。各モードの保
護モードは、別々に指定される。アクセスモードごとに
読み取りイネーブルビットをセットしそしてページテー
ブル入力の読み取り欠陥及び書き込み欠陥フィールドを
セットするだけでページを実行として指示することがで
きる。実行欠陥モード及び適当なアクセス信号は、デー
タ処理システムがデータエレメントの実行を試みないよ
うにする。

特に、スカラー及びベクトル動作のアドレス発生ユニッ
トは、データグループを要求している特定の動作を示す
情報を得ることができる。データグループのアクセス性
及びデータグループが意図される動作に関する情報につ
いては、次のような保護が得られる。

１、アクセス保護（ＵＷＥ、ＵＲＥ、ＫＷＥ。

ＫＲＥ） ２、変更データ（ＵＷＥ、ＫＷＥ、ＦＯＷ。

試みられた書き込みは、ソフトウェアで形成される変更
ビットをセットする適当なオペレーティングシステムプ
ログラムが入力されるようにする。）３、コピー又は変
更（ＵＷＥ、ＫＷＥ、ＦＯＷ、試みられた書き込みは、
ページをコピーするオペレーティングシステムプログラ
ムが入力されるようにする。） ４、読み取りのみ（ＵＲＥ、ＫＲＥ、ＦＯＷ、ＦＯＥ） ５、書き込み（７）み（ＵＷＥ、ＫＷＥ、ＦＯＲｌＦＯ
Ｅ） ６、実行のみ（ＵＲＥ、ＫＲＥ、ＦＯＲ。

ＦＯＷ） ７、オペレーティングシステムへの保護入力（ＵＲＥ、
ＫＲＥ、ＦＯＲ，ＦＯＲ） ＡＳＭ　（アドレススペース一致）フィールドによって
与えられるビットは、これがセットされたとき、変換バ
ッファの位置タグフィールドが仮想アドレスと一致して
いれば、変換バッファの選択されたアドレスを使用でき
るようにする。ＡＳＭフィールドがセットされない場合
には、変換バッファの位置及び仮想アドレスの両方に関
連した負荷的なフィールドであるＡ’ＳＮフィールドが
同じでなければならない。

成る使用目的においては、キャッシュメモリのアドレス
を物理的アドレスではなくて仮想アドレスに関連させる
ことが有用である。成る状態においては、キャッシュメ
モリユニットにより仮想アドレスを使用すると、データ
グループの識別にエラーを招くことがある（２つ以上の
仮想アドレスマツピングを有する物理的アドレス）。Ｄ
ＣＶビット位置は、仮想アドレスに関連したデータを、
仮想アドレス動作を用いてキャッシュメモリに関連させ
ることができるかどうか判断する。

以上、好ましい実施例について説明したが。

これは、本発明の範囲を限定するものではない。

本発明の範囲は、特許請求の範囲のみによって限定され
るものとする。以上の説明から、本発明の精神及び範囲
内で種々の変更がなされ得ることが当業者に明らかであ
ろう。

【図面の簡単な説明】

第１Ａ図及び第１Ｂ図は１本発明に係るデータ処理シス
テムの一例を示す図、 第２図は１本発明によるデータ処理ユニットの中央処理
ユニットを示す図、 第３図は、仮想メモリデータ処理システムの構成を示す
図、 第４Ａ図は、本発明の好ましい実施例によるページテー
ブル入カフオーマットを示す図、第４Ｂ図は、関連ペー
ジテーブルへのアクセスが許可されるかどうか判断する
ためのページテーブル入カフィールドのテストを示す図
、そして第５図は１本発明による間接的なアドレス技術
を示す図である。 １１．１２・・・中央処理ユニット １４・・・メモリ制御ユニット １５・・・主メモリユニット １６．１７・・・入力／出カニニット １９・・・システムバス ２１・・・命令キャッシュメモリ ２２・・・発生ユニット　　　　　　−２３・・・スカ
ラーレジスタ ２４・・・スカラー動作アドレス発生ユニット２５．２
６・・・実行ユニット ２７・・・データキャッシュメモリユニット２８・・・
ベクトル動作ユニット 図面の浄二”（１’；’５ｉ’：３ 矢更なし）

Claims (21)

【特許請求の範囲】
1. （１）データ処理システムによる命令及びデータエレメ
   ントのセットの処理動作を制御するための装置であって
   、上記命令及びデータエレメントのセットは主メモリユ
   ニットに記憶されそして命令及び／又はデータエレメン
   トの各セットにテーブルが組み合わされており、上記装
   置は、 上記テーブルの第１フィールドに応答して、上記主メモ
   リ内の命令及び／又はデータエレメントの上記当該セッ
   トにアクセスできるようにする第１制御手段と、 上記テーブルの第２フィールドに応答して、命令及び／
   又はデータエレメントの上記当該セットの処理動作を制
   御する第２制御手段とを具備することを特徴とする処理
   動作の制御装置。
2. （２）上記データ処理システムは、第１及び第２の作動
   モードを有し、上記第１フィールドは、モードに基づい
   て命令及び／又はデータエレメントの上記セットにアク
   セスできるようにする請求項１に記載の処理動作の制御
   装置。
3. （３）上記第１及び第２のフィールドは、命令エレメン
   トの当該セットのみを実行できるようにする請求項２に
   記載の処理動作の制御装置。
4. （４）上記テーブルは、仮想アドレス機能を有するデー
   タ処理システムに関連したページテーブル入力である請
   求項３に記載の処理動作の制御装置。
5. （５）上記第２フィールドは、上記命令及びデータエレ
   メントの動作を制御するために実行欠陥ビット位置と、
   読み取り欠陥ビット位置と、書き込み欠陥ビット位置と
   を含んでいる請求項１に記載の処理動作の制御装置。
6. （６）上記データ処理システムは、キャッシュメモリユ
   ニットを備え、上記装置は、更に、上記テーブルの第３
   フィールドに応答して仮想アドレスで上記キャッシュメ
   モリユニット内のデータグループをアドレスするための
   第３制御手段を備えている請求項１に記載の処理動作の
   制御装置。
7. （７）上記データ処理システムは、仮想アドレスに関連
   したアドレススペース番号を有し、上記データ処理シス
   テムは、更に、アドレス発生機構の少なくとも１つの段
   階を省略するための変換バッファユニットを備え、上記
   装置は、更に、上記変換バッファ内の各位置に関連した
   アドレススペースタグフィールドと、 上記テーブル内の第３フィールドと、 上記テーブルの第３フィールドに予め確立された値が記
   憶されているときに上記アドレススペース番号と上記ア
   ドレススペースタグフィールドとを比較するための比較
   手段とを具備し、少なくとも上記アドレススペース番号
   及びアドレススペースタグフィールドは、上記当該変換
   バッファ位置を用いて上記仮想アドレスに関連した物理
   的なアドレスを決定するために所定の関係を有している
   請求項１に記載の処理動作の制御装置。
8. （８）上記テーブルは第３フィールドを含み、予め確立
   された信号が上記第３フィールドに記憶されたときにキ
   ャッシュメモリの位置が仮想アドレスによって識別され
   る請求項１に記載の処理動作の制御装置。
9. （９）上記第１及び第２の制御手段は、実行命令が、上
   記テーブルに関連した命令又はデータエレメントに対す
   る所定の動作を指定するときに、オペレーティングシス
   テムと通信することができる請求項１に記載の処理動作
   の制御装置。
10. （１０）上記データ処理システムは、非特権命令を実行
    するためのユーザ作動モードと、非特権及び特権命令を
    実行するためのカーナル作動モードとを有し、上記第１
    フィールドは、ユーザモードに対する読み取りアクセス
    を行なえるようにする第１フィールド位置を含み、上記
    第１フィールドは、上記ユーザモードに対する書き込み
    アクセスを行なえるようにする第２フィールド位置を含
    み、上記第１フィールドは、上記カーナルモードに対す
    る読み取りアクセスを行なえるようにする第３フィール
    ド位置を含んでおり、そして上記第１フィールドは、上
    記カーナルモードに対する第４フィールド位置を含んで
    いる請求項１に記載の処理動作の制御装置。
11. （１１）上記第２フィールドは、命令によって書き込み
    動作が定められたときに欠陥信号を発生するための第１
    フィールド位置を含み、上記第２フィールドは、命令に
    よって読み取り動作が指定されたときに欠陥信号を発生
    するための第２フィールド位置を含み、そして上記第２
    フィールドは、上記命令又はデータエレメントに対して
    実行動作が指定されたときに欠陥信号を発生するための
    第３フィールドを含む請求項１０に記載の処理動作の制
    御装置。
12. （１２）上記テーブルは、上記テーブルに関連した命令
    及び／又はデータエレメントに対し主メモリユニット内
    の有効な命令及び／又はデータエレメントの存在を指示
    する第３フィールドを含む請求項１１に記載の処理動作
    の制御装置。
13. （１３）上記テーブルは、キャッシュユニットメモリの
    位置を仮想アドレスによって識別できるようにする第４
    フィールドを含む請求項１２に記載の処理動作の制御装
    置。
14. （１４）上記テーブルは、介在する段階をもたずに変換
    バッファの位置を直接指定するための第４フィールドを
    含む請求項１３に記載の処理動作の制御装置。
15. （１５）データ処理システムの主メモリユニットにおけ
    る命令及びデータエレメントの処理を制御するための方
    法において、 テーブルを、記憶ユニットに含まれた命令及び／又はデ
    ータエレメントの所定のセットと関連させ、 上記テーブルの１つのフィールドに、上記命令及び／又
    はデータエレメントのセットへのアクセスを制御する信
    号を入力し、そして 上記テーブルの第２のフィールドに、上記命令及び／又
    はデータエレメントのセットに関連した命令の実行を制
    御する信号を入力するという段階を具備したことを特徴
    とする方法。
16. （１６）上記データ処理システムによって当該命令及び
    ／又はデータエレメントしか実行できないことを指示す
    る信号を上記第１及び第２のフィールドに入力する段階
    を更に具備する請求項１５に記載のデータ信号グループ
    の処理を制御するための方法。
17. （１７）当該データ信号グループを読み取る試みによっ
    て欠陥状態が生じることを指示する信号を上記第１及び
    第２のフィールドに入力する段階を更に具備した請求項
    １５に記載のデータ信号グループの処理を制御するため
    の方法。
18. （１８）当該主メモリ位置に書き込みする試みによって
    欠陥状態が生じることを指示する信号を上記第１及び第
    ２のフィールドに入力する段階を更に具備した請求項１
    ５に記載のデータ信号グループの処理を制御するための
    方法。
19. （１９）上記テーブルは、上記テーブルに関連して主メ
    モリユニットに記憶された有効な命令及び／又はデータ
    エレメントの存在を指示する第３フィールドを含み、上
    記方法は、更に、 上記テーブルに関連した命令及び／又はデータエレメン
    トのアクセス動作中に、上記第１フィールドをテストし
    て、現在の動作モードに対して命令及び／又はデータエ
    レメントへのアクセスを行なえるときを判断し、 アクセスが行なえるときに、上記第３フィールドをテス
    トして、有効な命令及び／又はデータエレメントが主メ
    モリユニットに記憶されるときを判断し、そして 上記テーブルに関連した有効な命令及び／又はデータエ
    レメントが上記主メモリユニットに記憶されるときに、
    上記第２フィールドをテストして、上記テーブルに関連
    した命令及び／又はデータエレメントに伴う動作が欠陥
    状態を生じるときを判断する請求項１５に記載のデータ
    信号グループの処理を制御する方法。
20. （２０）複数のモードで命令を実行することのできるデ
    ータ処理システムであって、命令及び／又はデータエレ
    メントを主メモリにエレメントのページとして記憶し、
    更に、アドレス変換装置を有しているようなデータ処理
    システムにおいて、各々のエレメントページに関連した
    テーブルを具備し、このテーブルは、上記関連エレメン
    トへアクセスを行なえるようにする第１フィールドと、
    上記関連ページエレメントに対して選択された動作が指
    定されたときに欠陥状態を指示する第２フィールドとを
    含んでいることを特徴とするデータ処理システム。
21. （２１）上記第１フィールドは、データ処理システムの
    作動モードに基づいて上記関連エレメントへアクセスで
    きるようにする請求項１に記載のデータ処理システム。