JPH0193234A - Contention control system in its own path selection type switching network - Google Patents

Contention control system in its own path selection type switching network

Info

Publication number
JPH0193234A
JPH0193234A JP62249723A JP24972387A JPH0193234A JP H0193234 A JPH0193234 A JP H0193234A JP 62249723 A JP62249723 A JP 62249723A JP 24972387 A JP24972387 A JP 24972387A JP H0193234 A JPH0193234 A JP H0193234A
Authority
JP
Japan
Prior art keywords
signal
route
switching network
collision
unit switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62249723A
Other languages
Japanese (ja)
Other versions
JPH0570345B2 (en
Inventor
Hiroshi Shimizu
洋 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62249723A priority Critical patent/JPH0193234A/en
Publication of JPH0193234A publication Critical patent/JPH0193234A/en
Publication of JPH0570345B2 publication Critical patent/JPH0570345B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To prevent a signal block from being deleted at the time of generating collision in the signal block by informing a competitive state to all of the input terminals except all the input terminals or one input terminal colliding with each other set to a collision point in the case of generating the collision by a signal from plural input terminals. CONSTITUTION:Assuming that the signal block of a simultaneous routing address '11' is delivered from the input terminals 1 and 4, the collision is generated at a unit switch 15. The control part 30 of the unit switch 15, when detecting the fact, sets the signal path of the signal block on one side at an output terminal 43, and stops the setting of the signal path on the signal block on the other side, and sends a contention detecting signal to the input terminal. Thus, by folding the contention detecting signal at the input terminal, it is possible to make the provision of a buffer for waiting at every unit switch unnecessary.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自己経路選択型の交換網における選択経路に衝
突が生じた場合の競合制御方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a contention control system when a collision occurs in selected routes in a self-route selection type switching network.

〔従来の技術〕[Conventional technology]

ユーザの情報ブロックにルーティング情報を付加し交換
制御の簡易化を図った交換網として、文献り、T、Wu
 and N、C,tluang、 ”5ynchro
nous Wideband Network−An 
Interoffice Facility Ilub
bingNetwork  ″ Zurich Sem
1nar 1986記載のBa tcherBanya
n Networkがある。この交換網の構成を第5図
に示す。この交換網では、入り端子1.2,3゜4およ
びアドレス値00.01.10.11がそれぞれ与えら
れている出端子5,6,7.8の間が分配網25 (B
atcher Netiyork)とルーティング4J
i26 (Banyan Netiyork)とにより
接続されており、各編は単位スイッチ11〜16.21
〜24とから構成されている。
As an exchange network that adds routing information to user information blocks and simplifies exchange control,
and N,C,tluang, ”5ynchro
nous Wideband Network-An
Interoffice Facility Ilub
bingNetwork ″ Zurich Sem
BatcherBanya described in 1nar 1986
There is a n Network. The configuration of this switching network is shown in FIG. In this switching network, the distribution network 25 (B
Netiyork) and Routing 4J
i26 (Banyan Netiyork), and each edition has unit switches 11 to 16.21.
~24.

分配網25の単位スイッチ11.12.13.14.1
5゜16における交換動作を第6図(a)、  (b)
Unit switch 11.12.13.14.1 of distribution network 25
Figures 6(a) and (b) show the exchange operation at 5°16.
.

(C)、  (d)に示す。↓印で示す単位スイッチは
下側の出力にルーティングアドレスの値の大きい方の入
力が接続されるようスイッチし、↑印で示す単位スイッ
チは上側の出力にルーティングアドレスの値の大きい方
の入力が接続されるようスイッチする。
Shown in (C) and (d). The unit switch indicated by the ↓ symbol is switched so that the input with the larger routing address value is connected to the lower output, and the unit switch indicated by the ↑ symbol is switched so that the input with the greater routing address value is connected to the upper output. Switch to connect.

ルーティング網26の単位スイッチ21.22.23゜
24においては、各段に割り当てられたルーティングア
ドレスのピント値rに応じ、第6図(e)。
In the unit switches 21, 22, 23 and 24 of the routing network 26, the focus value r of the routing address assigned to each stage is determined as shown in FIG. 6(e).

(f)に示すようスイッチを行う。The switch is performed as shown in (f).

以上のようなアルゴリズムに従う単位スイッチよりなる
分配網25およびルーティング網26において、例えば
、入り端子1.2.4にそれぞれ出端子8,7.5を宛
先とする信号ブロックが同時に到着したとすると、第5
図に示すように自律的にルーティングが行われる。なお
、分配鋼25においては空き状態の入力は全てのアドレ
ス値よりも大きいものとして、各単位スイッチは交換制
御を行う。ルーティング網26においては、ルーティン
グアドレスの上位ビットに対し単位スイッチ2L 23
が動作し、下位ビットに対して単位スイッチ22゜24
が動作している。
In the distribution network 25 and the routing network 26 made up of unit switches according to the above algorithm, for example, if signal blocks destined for the output terminals 8 and 7.5 arrive at the input terminals 1, 2, and 4 at the same time, Fifth
Routing is performed autonomously as shown in the figure. In addition, in the distribution steel 25, each unit switch performs exchange control on the assumption that an input in an empty state is larger than all address values. In the routing network 26, the unit switch 2L 23 corresponds to the upper bit of the routing address.
operates, unit switch 22゜24 for the lower bit
is working.

以上が従来技術の説明であるが、この従来例においては
、同じ宛先の信号ブロックが同時に異なる入り端子に到
着した場合衝突が生じる。第7図には出端子8への信号
ブロックが入り端子1および4に同時に到着し、単位ス
イッチ15において出端子8への信号ブロックが衝突し
ている状態を示している。すなわち、この従来例は衝突
により信号ブロックの廃棄が生じるという問題点を有し
ている。
The above is a description of the prior art. In this prior art example, a collision occurs when signal blocks of the same destination arrive at different input terminals at the same time. FIG. 7 shows a state in which the signal blocks to the output terminal 8 arrive at the input terminals 1 and 4 at the same time, and the signal blocks to the output terminal 8 collide at the unit switch 15. That is, this conventional example has a problem in that signal blocks are discarded due to collisions.

このような問題点を避けるために各単位スイッチ毎にバ
ッファを設け、衝突時には信号ブロックを待合わせると
いう方式も検討されているが、総バッファ量の増大をも
たらすという欠点がある。
In order to avoid such problems, a method of providing a buffer for each unit switch and queuing signal blocks in the event of a collision has been considered, but this method has the drawback of increasing the total amount of buffers.

本発明の目的は、各単位スイッチ毎にバッファを設ける
ことなく、信号ブロックの衝突時において信号ブロック
を廃棄させなくてすむ自己経路選択型交換網における競
合制御方式を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a contention control method in a self-route switching network that does not require a buffer for each unit switch and eliminates the need to discard signal blocks in the event of a signal block collision.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、ルーティング情報をブロック化されたユーザ
情報に付加し、ルーティング情報により自律的に経路が
決定される自己経路選択型交換網における競合制御方式
であって、 入り端子から出端子への第1の経路を設定する第1の交
換網と、 前記第1の経路と逆方向に信号が伝搬し、第1の経路と
同じ第2の経路を設定する第2の交換網とを有し、 前記第1の経路において複数の入り端子からの信号によ
り衝突が生じた場合、衝突点までに設定された前記第2
の経路を介して栃突した入り端子の全てあるいは一つを
除く全ての入り端子に対し競合状態を通知することを特
徴としている。
The present invention is a contention control method in a self-route switching network in which routing information is added to blocked user information and a route is autonomously determined based on the routing information. a first switching network that sets a first route; and a second switching network that allows signals to propagate in a direction opposite to the first route and sets a second route that is the same as the first route; If a collision occurs due to signals from a plurality of input terminals on the first path, the second path set up to the collision point
This feature is characterized in that the contention state is notified to all or all but one of the incoming terminals that have been hit via the path.

〔実施例〕〔Example〕

第1図〜第3図を用いて本発明の詳細な説明する。 The present invention will be explained in detail using FIGS. 1 to 3.

第1図の交換網は第5図の従来例に本発明を適用した例
を示すものであり、分配M425の各単位スイッチ11
〜16は信号ブロックが流れる正方向の信号路と競合情
報のための逆方向の信号路により接続されている。図で
は、単位スイッチ11の上側の入力端子から単位スイッ
チ15の上側の入力◇:ζ子との間の信号路のみ二重化
して示しているが、分配網25内の単位スイッチ間の信
号路は全て対の信号路から構成されている。各単位スイ
ッチは逆方向に流れる信号に対する交換機能も具備して
いる。
The switching network shown in FIG. 1 shows an example in which the present invention is applied to the conventional example shown in FIG.
16 are connected by a forward signal path through which signal blocks flow and a reverse signal path for contention information. In the figure, only the signal path from the upper input terminal of the unit switch 11 to the upper input ◇:ζ of the unit switch 15 is shown in duplication, but the signal path between the unit switches in the distribution network 25 is All are composed of pairs of signal paths. Each unit switch also has an exchange function for signals flowing in the opposite direction.

なお、交換網の入り端子1,2,3.4はそれぞれ送信
バッファ10−1.10−2.10−3.10−4に接
続されている。
Input terminals 1, 2, and 3.4 of the switching network are connected to transmission buffers 10-1.10-2.10-3.10-4, respectively.

第2図は信号ブロックの構成を示すものであり、ユーザ
情報INFOにルーティングアドレスR1が付加されて
いる。
FIG. 2 shows the configuration of a signal block, in which a routing address R1 is added to the user information INFO.

第3図は分配網25の単位スイッチの構成を示すもので
あり、信号ブロックが通過するスイッチエレメント31
と、競合状態を示す信号(競合検出信号)が流れる逆方
向のスイッチエレメント32と、入力される2つの信号
ブロックのルーティングアドレスを比較しスイッチング
制御を行う制御部30と、競合検出信号を逆向きの信号
路に供給するためのORゲート33.34とから構成さ
れている。
FIG. 3 shows the configuration of the unit switches of the distribution network 25, in which a switch element 31 through which a signal block passes.
, a switch element 32 in the opposite direction through which a signal indicating a conflict state (conflict detection signal) flows, a control unit 30 that performs switching control by comparing the routing addresses of two input signal blocks, and a switch element 32 in which the conflict detection signal flows in the opposite direction and OR gates 33 and 34 for supplying the signal to the signal path.

スイッチエレメント31は2個のセレクタ31−1゜3
1−2より構成され、スイソチェレメンl−32は2個
のセレクタ32−1 、32−2より構成され、これら
各セクタは制御部30によりスイッチング制御される。
The switch element 31 has two selectors 31-1°3
The switch 1-2 is composed of two selectors 32-1 and 32-2, and the switching of each sector is controlled by the control section 30.

図中、41.42はスイッチエレメント31の入力端子
、43.44はスイッチエレメント31の出力端子であ
る。45.46はORゲート33.34の出力端子、4
7、48はスイッチエレメント32の入力端子である。
In the figure, 41.42 is an input terminal of the switch element 31, and 43.44 is an output terminal of the switch element 31. 45.46 is the output terminal of OR gate 33.34, 4
7 and 48 are input terminals of the switch element 32.

以上のような構成の単位スイッチにおいて、制御部30
は2つの信号ブロックが衝突していない場合は、第6図
(a)〜(d)に示すアルゴリズムに従ってスイッチエ
レメント31の状態を設定し、同じ状態をスイッチエレ
メント32にも設定する。
In the unit switch configured as described above, the control section 30
If the two signal blocks do not collide, the state of the switch element 31 is set according to the algorithm shown in FIGS. 6(a) to 6(d), and the same state is set for the switch element 32.

例えば、入力端子4L 42を出力端子44.43にそ
れぞれ接続するよう制御信号30−1によりセレクタ3
1−1 、31−2を制御したとすると、同時に入力端
子47.48はそれぞれ出力端子46.45にセレクタ
32−1 、32−2により接続される。
For example, the control signal 30-1 causes the selector 3 to connect the input terminal 4L 42 to the output terminal 44, 43, respectively.
1-1 and 31-2, the input terminals 47.48 are simultaneously connected to the output terminals 46.45 by the selectors 32-1 and 32-2, respectively.

第1図において、単位スイッチ11では左上の入力端子
のルーティングアドレス11の信号ブロックは右下の出
力端子に接続されるが、競合検出信号用の信号路は逆に
右下から左上に設定される。入り端子1,4から同時ル
ーティングアドレス“11”の信号ブロックが送出され
たとすると単位スイッチ15において衝突が生じる。単
位スイ・7チ15の制御部30はこれを検出すると、右
上の端子、第3図では出力端子43にいずれか一方の信
号ブロックの信号路を設定し、もう一方の信号ブロック
に対しては信号路の設定を停止し、競合検出信号を入り
端子に送出する。
In FIG. 1, in the unit switch 11, the signal block of the routing address 11 of the upper left input terminal is connected to the lower right output terminal, but the signal path for the conflict detection signal is conversely set from the lower right to the upper left. . If signal blocks with simultaneous routing address "11" are sent out from input terminals 1 and 4, a collision occurs in unit switch 15. When the control section 30 of the unit switch/7-chip 15 detects this, it sets the signal path of one of the signal blocks to the upper right terminal, the output terminal 43 in FIG. 3, and sets the signal path for the other signal block. Stop setting the signal path and send the conflict detection signal to the input terminal.

第1図には入り端子1からの信号ブロックに対し信号路
の設定が停止された状態が示されている。
FIG. 1 shows a state in which the setting of the signal path for the signal block from the input terminal 1 is stopped.

生き残った信号ブロックが出力端子43に接続される理
由は次の通りである。衝突により一方の信号ブロックに
は信号路が与えられないので、信号ブロックが供給され
ない出力端子は空き状態となる。
The reason why the surviving signal blocks are connected to the output terminal 43 is as follows. Since one signal block is not provided with a signal path due to the collision, the output terminal to which no signal block is supplied becomes vacant.

↓印の単位スイッチ15においては第6図(a)。For the unit switch 15 marked with ↓, it is shown in Fig. 6(a).

(b)に示すようにルーティングアドレスが小さい方の
信号ブロックは上側に出力され、空き状態の端子は最も
ルーティングアドレスが大きいものとして扱うアルゴリ
ズムとなっているので、競合時において生き残った信号
ブロックは上側、即ち出力端子43に接続される。第1
図では下側の入力端子に供給された入り端子4からの信
号ブロックが生き残った例を示しているが、上側の入力
端子に供給される信号ブロックが生き残るアルゴリズム
としてもよい。いずれにしろ生き残った信号ブロックは
出力端子43に接続される。
As shown in (b), the signal block with the smaller routing address is output to the upper side, and the empty terminal is treated as the one with the largest routing address, so the surviving signal block in the event of contention is output to the upper side. , that is, connected to the output terminal 43. 1st
Although the figure shows an example in which the signal block from the input terminal 4 supplied to the lower input terminal survives, an algorithm may be used in which the signal block supplied to the upper input terminal survives. In any case, the surviving signal blocks are connected to the output terminal 43.

制御部30はORゲート33を介し送信端1に競合検出
信号を送出する。単位スイッチ15の左上の端子から入
り端子1への信号路は、入り端子1からの信号ブロック
により設定されているので新たな制御を行うことなく競
合検出信号は入り端子1に到着する。入り端子1では、
この競合検出信号に基づき送信バッファ10−1内で待
合わせを行い再送する。
The control unit 30 sends a conflict detection signal to the transmitting end 1 via the OR gate 33. Since the signal path from the upper left terminal of the unit switch 15 to the input terminal 1 is set by the signal block from the input terminal 1, the competition detection signal arrives at the input terminal 1 without any new control. At input terminal 1,
Based on this conflict detection signal, an appointment is made within the transmission buffer 10-1 and retransmission is performed.

このように、競合検出信号を入り端子に折り返させるこ
とにより、単位スイッチ毎に待合わせ用のバンファを設
ける必要がない。
In this way, by returning the conflict detection signal to the input terminal, there is no need to provide a waiting buffer for each unit switch.

本実施例では、分散網25内で衝突が生じなかった場合
ルーティング網26では衝突は生じないので、ルーティ
ング1ii26には競合検出信号用の交換部分は不要で
ある。しかしながら、第4図に示すように全ての単位ス
イッチ5L 52.53.54において1■i突する可
能性のある交換網においては、網金体に対し競合検出信
号用の交換部分が必要となる。
In this embodiment, if no collision occurs within the distributed network 25, no collision will occur in the routing network 26, so the routing 1ii26 does not require an exchange section for conflict detection signals. However, as shown in Fig. 4, in an exchange network where there is a possibility of collision in all unit switches 5L 52, 53, 54, a replacement part for the conflict detection signal is required for the mesh body. .

なお、本説明におけるルーティング交換網の構成および
ルーティングアルゴリズムは一例であり本発明を制限す
るものではない。
Note that the configuration of the routing switching network and the routing algorithm in this description are merely examples and do not limit the present invention.

〔発明の効果〕〔Effect of the invention〕

以上説明した本発明の自己経路選択型交換網における競
合制御方式によれば、以下の効果が得られる。
According to the contention control method in the self-route switching network of the present invention described above, the following effects can be obtained.

(1)各単位スイッチ毎にバッファを設けることなく信
号ブロックを待合わせることができ、信号ブロックの廃
棄率を小さくすることができる。
(1) Signal blocks can be queued without providing a buffer for each unit switch, and the discard rate of signal blocks can be reduced.

(2)単位スイッチの規模を抑えることが可能となりよ
り大規模の交換網を提供することができる。
(2) It is possible to reduce the scale of unit switches and provide a larger switching network.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例を示す図、 第2図は、信号ブロックの構成を示す図、第3図は、単
位スイッチの構成を示す図、第4図は、別の交換網の例
を示す図、 第5図は、従来例を示す図、 第6図は、従来例におけるルーティングアルゴリズムを
示す図、 第7図は、従来例の問題点を説明するための図である。 1〜4・・・入り端子 5〜8・・・出端子 11〜16.21〜24・・・単位スイッチ25・・・
・・分配網 26・・・・・ルーティング網 30・・・・・制御部 3L 32・・・スイッチエレメント 3に1.31−2゜ 32−1 、32−2・・・セレクタ 33、34・・・ORゲート 代理人 弁理士  岩 佐  義 幸 スイ・ノチェレメント 第3図 第4図 (a)            (b)(c)    
       (d) 第6図
FIG. 1 is a diagram showing an embodiment of the present invention, FIG. 2 is a diagram showing the configuration of a signal block, FIG. 3 is a diagram showing the configuration of a unit switch, and FIG. 4 is a diagram showing the configuration of another switching network. FIG. 5 is a diagram showing a conventional example; FIG. 6 is a diagram showing a routing algorithm in the conventional example; FIG. 7 is a diagram for explaining problems in the conventional example. 1-4...Input terminals 5-8...Output terminals 11-16.21-24...Unit switch 25...
...Distribution network 26...Routing network 30...Control unit 3L 32...1.31-2°32-1 to switch element 3, 32-2...Selectors 33, 34... ...OR Gate Agent Patent Attorney Yoshiyuki Iwasa Sui Nocerement Figure 3 Figure 4 (a) (b) (c)
(d) Figure 6

Claims (2)

【特許請求の範囲】[Claims] (1)ルーティング情報をブロック化されたユーザ情報
に付加し、ルーティング情報により自律的に経路が決定
される自己経路選択型交換網における競合制御方式であ
って、 入り端子から出端子への第1の経路を設定する第1の交
換網と、 前記第1の経路と逆方向に信号が伝搬し、第1の経路と
同じ第2の経路を設定する第2の交換網とを有し、 前記第1の経路において複数の入り端子からの信号によ
り衝突が生じた場合、衝突点までに設定された前記第2
の経路を介して衝突した入り端子の全てあるいは一つを
除く全ての入り端子に対し競合状態を通知することを特
徴とする自己経路選択型交換網における競合制御方式。
(1) A contention control method in a self-route switching network in which routing information is added to blocked user information and a route is autonomously determined based on the routing information, the first step being from an input terminal to an output terminal. a first switching network that sets a route, and a second switching network that allows signals to propagate in a direction opposite to the first route and sets a second route that is the same as the first route; If a collision occurs due to signals from multiple input terminals on the first path, the second
1. A contention control method in a self-route switching network, characterized in that a contention state is notified to all or all but one of the incoming terminals that collided via the route.
(2)分配用の交換部分とルーティング用の交換部分と
からなる前記第1の交換網に対し、前記分配用の交換部
分に対してのみ前記第2の交換網を具備することを特徴
とする特許請求の範囲第1項記載の自己経路選択型交換
網における競合制御方式。
(2) The first switching network includes a distribution switching section and a routing switching section, and the second switching network is provided only for the distribution switching section. A contention control system in a self-route switching network according to claim 1.
JP62249723A 1987-10-05 1987-10-05 Contention control system in its own path selection type switching network Granted JPH0193234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62249723A JPH0193234A (en) 1987-10-05 1987-10-05 Contention control system in its own path selection type switching network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62249723A JPH0193234A (en) 1987-10-05 1987-10-05 Contention control system in its own path selection type switching network

Publications (2)

Publication Number Publication Date
JPH0193234A true JPH0193234A (en) 1989-04-12
JPH0570345B2 JPH0570345B2 (en) 1993-10-04

Family

ID=17197240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62249723A Granted JPH0193234A (en) 1987-10-05 1987-10-05 Contention control system in its own path selection type switching network

Country Status (1)

Country Link
JP (1) JPH0193234A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105641A (en) * 1987-10-19 1989-04-24 Oki Electric Ind Co Ltd Packet switching system
JPH01165246A (en) * 1987-12-22 1989-06-29 Oki Electric Ind Co Ltd Packet switching system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117535A (en) * 1986-11-05 1988-05-21 Fujitsu Ltd Self-routing control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63117535A (en) * 1986-11-05 1988-05-21 Fujitsu Ltd Self-routing control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105641A (en) * 1987-10-19 1989-04-24 Oki Electric Ind Co Ltd Packet switching system
JPH01165246A (en) * 1987-12-22 1989-06-29 Oki Electric Ind Co Ltd Packet switching system

Also Published As

Publication number Publication date
JPH0570345B2 (en) 1993-10-04

Similar Documents

Publication Publication Date Title
EP0413698B1 (en) Communication switching system
US7342887B1 (en) Switching device
US7756013B2 (en) Packet switching system and method
EP0724798B1 (en) Selective congestion control mechanism for information networks
US5901140A (en) Selective congestion control mechanism for information networks
CA1263729A (en) Delta network of a cross-point switch
EP0669737A2 (en) Inband routing in a data communications network
JPH07202942A (en) Packet switch
WO1997012494A1 (en) An asymmetric switch architecture for use in a network switch node
US10505858B2 (en) Fabric back pressure timeout transmitting device
JPH0570345B2 (en)
JP2535874B2 (en) Routing control method for packet switching network
JP2754612B2 (en) Packet switch
CN111771361B (en) Hierarchical switching device, method and medium for switching packets in hierarchical switching device
US6560232B1 (en) ATM switch and switching method capable of avoiding collision between cells
JP2756604B2 (en) Self-routing switch network
JPH0669960A (en) Packet exchange system
Morino et al. A scalable multistage packet switch for terabit IP router based on deflection routing and shortest path routing
Network FIG. I
JPH08256156A (en) ATM switch
JPH01177744A (en) Packet exchange system
JPH02249336A (en) Packet switching network
JPH06152630A (en) Packet exchange switch
JPH06216941A (en) Packet switching system
JP2001326954A (en) Modular hierarchy system data switch