JPH0193743U - - Google Patents
Info
- Publication number
- JPH0193743U JPH0193743U JP19017787U JP19017787U JPH0193743U JP H0193743 U JPH0193743 U JP H0193743U JP 19017787 U JP19017787 U JP 19017787U JP 19017787 U JP19017787 U JP 19017787U JP H0193743 U JPH0193743 U JP H0193743U
- Authority
- JP
- Japan
- Prior art keywords
- head
- wiring board
- terminal pin
- hole
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は本考案の一実施例の一部の断面図、第
２図ａ，ｂは同上に用いる端子ピンの一部の斜視
図と平面図、第３図は半導体パツケージを示す断
面図である。 １は端子ピン、２は頭部、３は溝、４は配線板
、５はスルーホール、６は半田である。
２図ａ，ｂは同上に用いる端子ピンの一部の斜視
図と平面図、第３図は半導体パツケージを示す断
面図である。 １は端子ピン、２は頭部、３は溝、４は配線板
、５はスルーホール、６は半田である。
Claims (1)
- 端子ピンの頭部の外周面に上下方向の溝を設け
、配線板に形成したスルーホールに頭部を差し込
むと共にスルーホールの内周と頭部との間に半田
を充填して成る配線板への端子ピンの取付構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19017787U JPH0193743U (ja) | 1987-12-15 | 1987-12-15 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19017787U JPH0193743U (ja) | 1987-12-15 | 1987-12-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0193743U true JPH0193743U (ja) | 1989-06-20 |
Family
ID=31481169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19017787U Pending JPH0193743U (ja) | 1987-12-15 | 1987-12-15 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0193743U (ja) |
-
1987
- 1987-12-15 JP JP19017787U patent/JPH0193743U/ja active Pending