JPH0196790U - - Google Patents
Info
- Publication number
- JPH0196790U JPH0196790U JP19154287U JP19154287U JPH0196790U JP H0196790 U JPH0196790 U JP H0196790U JP 19154287 U JP19154287 U JP 19154287U JP 19154287 U JP19154287 U JP 19154287U JP H0196790 U JPH0196790 U JP H0196790U
- Authority
- JP
- Japan
- Prior art keywords
- comparison amplifier
- amplifier
- setting
- integrator
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Motor And Converter Starters (AREA)
Description
第１図は本考案の一実施例を示す構成図、第２
図は従来のクツシヨン回路の構成図である。 １０……比較用増幅器、２……積分器、３……
増幅器、ＶＲ１，ＶＲ２……設定器、ＺＤ１，Ｚ
Ｄ２……フイードバツク部。
図は従来のクツシヨン回路の構成図である。 １０……比較用増幅器、２……積分器、３……
増幅器、ＶＲ１，ＶＲ２……設定器、ＺＤ１，Ｚ
Ｄ２……フイードバツク部。
Claims (1)
- 入力信号と出力信号との偏差を増幅する比較用
増幅器と、この増幅器の出力信号を積分する積分
器と、この積分器と前記比較用増幅器との間に並
列に接続され、積分器の正および負極の積分出力
変化率を夫々設定するための各設定器とを有する
ものにおいて、前記比較用増幅器と前記設定器と
の間に順方向および逆方向にダイオードを各別に
接続し、各設定器とダイオードとの各接続点と比
較用増幅器の入力側間に夫々フイードバツク部を
接続したことを特徴とするクツシヨン回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19154287U JPH0196790U (ja) | 1987-12-17 | 1987-12-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19154287U JPH0196790U (ja) | 1987-12-17 | 1987-12-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196790U true JPH0196790U (ja) | 1989-06-27 |
Family
ID=31482448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19154287U Pending JPH0196790U (ja) | 1987-12-17 | 1987-12-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196790U (ja) |
-
1987
- 1987-12-17 JP JP19154287U patent/JPH0196790U/ja active Pending