JPH0197082A - 文字放送信号再生装置 - Google Patents
文字放送信号再生装置Info
- Publication number
- JPH0197082A JPH0197082A JP25530887A JP25530887A JPH0197082A JP H0197082 A JPH0197082 A JP H0197082A JP 25530887 A JP25530887 A JP 25530887A JP 25530887 A JP25530887 A JP 25530887A JP H0197082 A JPH0197082 A JP H0197082A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- teletext
- phase
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字放送信号を含む映像信号から文字放送信号
を抜取る文字放送信号再生装置に関する。
を抜取る文字放送信号再生装置に関する。
文字多重放送は映像信号の垂直帰線期間の一部の映像信
号のない水平走査期間、例えば奇数フィールドでは14
−16H,21H,偶数フィールドでは277〜279
H,284H上に文字放送信号を重畳するようにしたも
のであり、1水平走査期間上の文字信号は第9図に示す
ように通常カラーバーストCBと、16ビツトデータ1
010101010101010で表わされるクロック
ランイン信号CRおよびフレーミングコードFCよりな
る同期部と、ブリフィックス、22バイトのデータブロ
ック、チエツク符号よりなるデータパケット部DPとか
ら構成されている。
号のない水平走査期間、例えば奇数フィールドでは14
−16H,21H,偶数フィールドでは277〜279
H,284H上に文字放送信号を重畳するようにしたも
のであり、1水平走査期間上の文字信号は第9図に示す
ように通常カラーバーストCBと、16ビツトデータ1
010101010101010で表わされるクロック
ランイン信号CRおよびフレーミングコードFCよりな
る同期部と、ブリフィックス、22バイトのデータブロ
ック、チエツク符号よりなるデータパケット部DPとか
ら構成されている。
第10図は従来用いられている文字放送信号再生装置の
うち、文字信号データ抜取りを行う再生装置(デコーダ
)の構成を示すブロック図である。
うち、文字信号データ抜取りを行う再生装置(デコーダ
)の構成を示すブロック図である。
文字信号データの抜取りのためのサンプリングクロック
の周波数は例えば5.72727MHzに定められてお
り、このクロック周波数はビデオ信号中のカラーバース
トCBに基づいて、2つのPLL (フェイズ・ロック
ド・ループ)回路20および30で作成する。すなわち
、入力されたビデオ信号中のカラーバーストを3.58
MHzのバンドパスフィルタ1とパーストゲート2を介
してカラーバースト信号CBを取出し、第1のPLL回
路20では3.58MHzの水晶発振子21を用いたV
XO22と位相検出器23とによってカラーバースト信
号の位相に同期した3、58MHzの信号を作成し、第
2のPLL回路30へと送出する。
の周波数は例えば5.72727MHzに定められてお
り、このクロック周波数はビデオ信号中のカラーバース
トCBに基づいて、2つのPLL (フェイズ・ロック
ド・ループ)回路20および30で作成する。すなわち
、入力されたビデオ信号中のカラーバーストを3.58
MHzのバンドパスフィルタ1とパーストゲート2を介
してカラーバースト信号CBを取出し、第1のPLL回
路20では3.58MHzの水晶発振子21を用いたV
XO22と位相検出器23とによってカラーバースト信
号の位相に同期した3、58MHzの信号を作成し、第
2のPLL回路30へと送出する。
第2のPLL回路30は、クロック周波数5.727M
Hzが色副搬送波の周波数3.579MHzの815倍
であり、水平走査周波数f11の364倍であるという
関係を利用して、5.727MHzの水晶発振子31を
用いたVXO32,1/8カウンタ33、位相検出器3
4および第1のPLL回路20の出力を分周する115
カウンタ35により5.727−MHzの周波数を持つ
サンプリングクロックfxを作成している。
Hzが色副搬送波の周波数3.579MHzの815倍
であり、水平走査周波数f11の364倍であるという
関係を利用して、5.727MHzの水晶発振子31を
用いたVXO32,1/8カウンタ33、位相検出器3
4および第1のPLL回路20の出力を分周する115
カウンタ35により5.727−MHzの周波数を持つ
サンプリングクロックfxを作成している。
このサンプリングクロック信号fxはサブCPUl0に
より制御される可変デイレイライン11を介してフレー
ムパルスフライホイール回路を含むフレーミングコード
検出回路7に入力されている。
より制御される可変デイレイライン11を介してフレー
ムパルスフライホイール回路を含むフレーミングコード
検出回路7に入力されている。
また、ビデオ信号は同期信号分離回路3によって同期信
号が分離され、この同期信号はパルスデイレイ囲路4に
よって遅延されて前述したパーストゲート2に入力され
るとともに、フレーミングコード検出回路9に人力され
、さらに垂直同期信号分離回路4により垂直同期信号の
みが取出されてフレーミングコード検出回路7に入力さ
れる。
号が分離され、この同期信号はパルスデイレイ囲路4に
よって遅延されて前述したパーストゲート2に入力され
るとともに、フレーミングコード検出回路9に人力され
、さらに垂直同期信号分離回路4により垂直同期信号の
みが取出されてフレーミングコード検出回路7に入力さ
れる。
フレーミングコード検出回路7は同期信号の立下がりま
たは垂直同期信号の立上りから文字放送信号が重畳され
ているラインを含む期間のパルスを発生させ、このパル
スの発生期間中のみ水平同期信号からフレーミングコー
ドを含む期間のパルスを発生させるものである。ビデオ
信号はAGCおよびデータスライス回路6により文字デ
ータが抜取られ、フレーミングコード検出回路中のシフ
トレジスタにサンプリングクロックにしたがって格納さ
れ、このシフトレジスタ7の出力で指定されるアドレス
がフレーミングコードに一致したときのみパルスを出力
するようになっている。
たは垂直同期信号の立上りから文字放送信号が重畳され
ているラインを含む期間のパルスを発生させ、このパル
スの発生期間中のみ水平同期信号からフレーミングコー
ドを含む期間のパルスを発生させるものである。ビデオ
信号はAGCおよびデータスライス回路6により文字デ
ータが抜取られ、フレーミングコード検出回路中のシフ
トレジスタにサンプリングクロックにしたがって格納さ
れ、このシフトレジスタ7の出力で指定されるアドレス
がフレーミングコードに一致したときのみパルスを出力
するようになっている。
抜取った文字データの誤り訂正のため、エラー訂正回路
8が設けられており、ここには分離された同期信号、垂
直同期信号、AGCおよびデータスライス回路6の出力
、フレーミングコード検出回路7の出力がそれぞれ入力
されている他、前述したサンプリングクロックtyが入
力されており、エラーが最も少なくなるように可変デイ
レイライン11の遅延量をサブCPUl0が変えること
により、最少のエラー量を実現している。
8が設けられており、ここには分離された同期信号、垂
直同期信号、AGCおよびデータスライス回路6の出力
、フレーミングコード検出回路7の出力がそれぞれ入力
されている他、前述したサンプリングクロックtyが入
力されており、エラーが最も少なくなるように可変デイ
レイライン11の遅延量をサブCPUl0が変えること
により、最少のエラー量を実現している。
しかしながら、このようなデコーダではVTRで記録さ
れた文字放送信号をデコードすることは困難な場合があ
る。
れた文字放送信号をデコードすることは困難な場合があ
る。
近年の家庭用ビデオテープレコーダの進歩は著しく、輝
度信号帯域5MHz以上で水平解像度400本以上を実
現したものもある。文字放送信号のスペクトラムは現在
日本で行われているハイブリッド方式の場合には、第6
図に示されているような上限が4.5MHzのスペクト
ラムとなっており、伝送帯域の上ではビデオテープレコ
ーダにより文字放送信号を十分に伝送し得るものである
が、次のような理由により必ずしも良好な文字放送デー
タの抜き取りが行われない。
度信号帯域5MHz以上で水平解像度400本以上を実
現したものもある。文字放送信号のスペクトラムは現在
日本で行われているハイブリッド方式の場合には、第6
図に示されているような上限が4.5MHzのスペクト
ラムとなっており、伝送帯域の上ではビデオテープレコ
ーダにより文字放送信号を十分に伝送し得るものである
が、次のような理由により必ずしも良好な文字放送デー
タの抜き取りが行われない。
すなわち、低域変換カラ一方式では、カラーバーストと
輝度信号との関係を考えると、カラーバーストはジッタ
が補償された3、579MHzになるように周波数変換
されるが、輝度信号系を通ってきた文字放送信号を含む
輝度信号はジッタに対する補償が行われていないため、
ジッタを有したままであり時間軸が変動している。した
がって文字情報はジッタに追従して変動しているのに対
し、サンプリングクロックはカラーバーストから作られ
たものであるため、フィールド毎に最適なりロックの位
相が全く異なっている。
輝度信号との関係を考えると、カラーバーストはジッタ
が補償された3、579MHzになるように周波数変換
されるが、輝度信号系を通ってきた文字放送信号を含む
輝度信号はジッタに対する補償が行われていないため、
ジッタを有したままであり時間軸が変動している。した
がって文字情報はジッタに追従して変動しているのに対
し、サンプリングクロックはカラーバーストから作られ
たものであるため、フィールド毎に最適なりロックの位
相が全く異なっている。
前述したようにサンプリングクロックの最適な位相はデ
イレイライン13の遅延量を調整することで可能である
が、この調整機能は各データパケットのクロックランイ
ン信号の範囲で位相合せを行うような速い応答特性を有
していないばかりか、位相が異なっている場合には文字
情報として取扱わない場合もある。
イレイライン13の遅延量を調整することで可能である
が、この調整機能は各データパケットのクロックランイ
ン信号の範囲で位相合せを行うような速い応答特性を有
していないばかりか、位相が異なっている場合には文字
情報として取扱わない場合もある。
このように従来の文字放送信号再生装置では記録時に含
まれるジッタの影響の除去がが不十分であるために、−
旦録画を行って得られたジッダを含む映像信号からの文
字放送信号の抜取りが正確に行われないという問題点を
有している。
まれるジッタの影響の除去がが不十分であるために、−
旦録画を行って得られたジッダを含む映像信号からの文
字放送信号の抜取りが正確に行われないという問題点を
有している。
本発明はこのような問題点を解決するためなされたもの
で、簡単な構成でしかも位相の整ったサンプリングクロ
ックを発生して文字情報の正確な抜取りを可能にする文
字放送信号再生装置を提供することを目的とする。
で、簡単な構成でしかも位相の整ったサンプリングクロ
ックを発生して文字情報の正確な抜取りを可能にする文
字放送信号再生装置を提供することを目的とする。
本発明によれば、垂直帰線期間の少なくとも一つのライ
ンに文字放送信号と共にクロックランイン信号が重畳さ
れたビデオ再生信号から、サンプリングクロック発生部
で発生されたサンプリングクロックを用いて文字放送信
号を抜取る文字放送信号再生装置において、水平同期信
号から逓倍信号を得る逓倍手段と、ビデオ再生信号中の
クロックランイン信号を取出すクロックランイン信号取
出し手段と、逓倍手段により得られた逓倍信号を取出さ
れたクロックランイン信号の位相に対して略一定の位相
となる様に位相を補正して文字放送信号抜取りのための
サンプリングクロックを発生する位相調整手段とを備え
たことを特徴としている。
ンに文字放送信号と共にクロックランイン信号が重畳さ
れたビデオ再生信号から、サンプリングクロック発生部
で発生されたサンプリングクロックを用いて文字放送信
号を抜取る文字放送信号再生装置において、水平同期信
号から逓倍信号を得る逓倍手段と、ビデオ再生信号中の
クロックランイン信号を取出すクロックランイン信号取
出し手段と、逓倍手段により得られた逓倍信号を取出さ
れたクロックランイン信号の位相に対して略一定の位相
となる様に位相を補正して文字放送信号抜取りのための
サンプリングクロックを発生する位相調整手段とを備え
たことを特徴としている。
クロックランイン信号取出し手段は、同期信号と垂直同
期信号からクロックランイン信号を取り出すためのゲー
トパルスを生成し、これによりクロックランイン信号が
取り出される。一方、同期信号から等化パルスを除いて
得られた水平同期パルスはPLL回路で逓倍され、この
信号はクロックランイン信号から得られた信号により補
正される。このため、データ抜き取りが正確に行われる
。
期信号からクロックランイン信号を取り出すためのゲー
トパルスを生成し、これによりクロックランイン信号が
取り出される。一方、同期信号から等化パルスを除いて
得られた水平同期パルスはPLL回路で逓倍され、この
信号はクロックランイン信号から得られた信号により補
正される。このため、データ抜き取りが正確に行われる
。
以下図面を参照して本発明の実施例を詳細に説明する。
第1図は本発明にかかる文字放送信号再生装置の一実施
例を示すブロック図であって、第10図と同一の部分に
は同一の番号を付してその詳細な説明を省略する。
例を示すブロック図であって、第10図と同一の部分に
は同一の番号を付してその詳細な説明を省略する。
同期信号分離回路3から出力された同期信号には等化パ
ルスが含まれていることからハーフHパルスキラー回路
12によって等化パルスを除き、水平同期信号fHのみ
をPLL回路40およびクロックランイン信号ゲートパ
ルス発生回路50に供給している。クロックランイン信
号ゲートパルス発生回路50には垂直同期信号分離回路
5で取り出された垂直同期信号fvも入力されており、
両同期信号からクロックランイン信号を取り出すべきタ
イミングでゲートパルスfGを生成している。このゲー
トパルスの生成は例えば第3図(b)に示されているよ
うな、クロックヘンイン信号が挿入されているタイミン
グでハイレベルとなるパルスを生成し、さらに第3図(
C)に示すような垂直帰線期間のうち文字放送信号が伝
送されているラインを含む期間、例えば4Hから21H
までハイレベルとなるパルスを垂直同期信号から生成し
、両パルスの論理積をとればよい。
ルスが含まれていることからハーフHパルスキラー回路
12によって等化パルスを除き、水平同期信号fHのみ
をPLL回路40およびクロックランイン信号ゲートパ
ルス発生回路50に供給している。クロックランイン信
号ゲートパルス発生回路50には垂直同期信号分離回路
5で取り出された垂直同期信号fvも入力されており、
両同期信号からクロックランイン信号を取り出すべきタ
イミングでゲートパルスfGを生成している。このゲー
トパルスの生成は例えば第3図(b)に示されているよ
うな、クロックヘンイン信号が挿入されているタイミン
グでハイレベルとなるパルスを生成し、さらに第3図(
C)に示すような垂直帰線期間のうち文字放送信号が伝
送されているラインを含む期間、例えば4Hから21H
までハイレベルとなるパルスを垂直同期信号から生成し
、両パルスの論理積をとればよい。
このゲートパルスfgはビデオ信号がそのまま入力され
ているパルスゲート13に与えられ、このゲートが開く
ことによってクロックランイン信号が取り出される。な
お、この場合、垂直帰線期間のうち文字放送信号が伝送
されていないラインでもゲートが開くことがあるが、後
述するようにバンドパスフィルタが設けられているため
、伝送回線のテスト信号であるVITS信号等の文字信
号以外のものが重畳されていても非常に低い出力レベル
にしかならず、あまり問題はない。
ているパルスゲート13に与えられ、このゲートが開く
ことによってクロックランイン信号が取り出される。な
お、この場合、垂直帰線期間のうち文字放送信号が伝送
されていないラインでもゲートが開くことがあるが、後
述するようにバンドパスフィルタが設けられているため
、伝送回線のテスト信号であるVITS信号等の文字信
号以外のものが重畳されていても非常に低い出力レベル
にしかならず、あまり問題はない。
一方、ハーフHパルスキラー12の出力は位相比較器4
4の一方側入力端子へも供給され、その他方側入力端子
には例えば分周比1/364のカウンタ43の出力を与
えるようにしている。位相比較器44からは2つの入力
信号の位相差に応じた電圧が出力され、これをローパス
フィルタ41で高周波成分を除去してVCO42に入力
してその発振周波数を制御し、その発振出力をカウンタ
43にフィードバックして、全体としてPLL回路を構
成している。このVCO42の出力信号f1は可変デイ
レイライン(2)19に入力されている。
4の一方側入力端子へも供給され、その他方側入力端子
には例えば分周比1/364のカウンタ43の出力を与
えるようにしている。位相比較器44からは2つの入力
信号の位相差に応じた電圧が出力され、これをローパス
フィルタ41で高周波成分を除去してVCO42に入力
してその発振周波数を制御し、その発振出力をカウンタ
43にフィードバックして、全体としてPLL回路を構
成している。このVCO42の出力信号f1は可変デイ
レイライン(2)19に入力されている。
第2図は可変デイレイライン19の具体例を示す回路図
である。この回路は直列接続された複数のインダクタン
スLl−Lnと、その各接続点にアノードが接続され、
カソードが共通接続されて制御信号Cvが供給される複
数のバリキャップダイオードVDI−VD、nより成っ
ており、制御信号CvによりバリキャップダイオードV
Dの容量が変化することにより、遅延量を変化させるも
のである。
である。この回路は直列接続された複数のインダクタン
スLl−Lnと、その各接続点にアノードが接続され、
カソードが共通接続されて制御信号Cvが供給される複
数のバリキャップダイオードVDI−VD、nより成っ
ており、制御信号CvによりバリキャップダイオードV
Dの容量が変化することにより、遅延量を変化させるも
のである。
パルスゲート13を通過したビデオ再生信号は2.86
MHzのバンドパスフィルタ14により2.86MHz
の信号が取出され、この信号が2逓倍器16により2逓
倍された後、位相比較器17の一方側入力端子に供給さ
れる。この位相比較器17の他方側入力端子には可変デ
イレイライン(2)19の出力側から取り出された信号
が供給され、その出力はサンプル/ホールド回路18に
入力され、レベル検出器15によって検出された2、8
6MHzのバンドパスフィルタ14の出力信号のレベル
が大きく、すなわち文字放送信号がある場合にのみ位相
比較器出力がホールドされ、可変デイレイライン(2)
19に与えられる。
MHzのバンドパスフィルタ14により2.86MHz
の信号が取出され、この信号が2逓倍器16により2逓
倍された後、位相比較器17の一方側入力端子に供給さ
れる。この位相比較器17の他方側入力端子には可変デ
イレイライン(2)19の出力側から取り出された信号
が供給され、その出力はサンプル/ホールド回路18に
入力され、レベル検出器15によって検出された2、8
6MHzのバンドパスフィルタ14の出力信号のレベル
が大きく、すなわち文字放送信号がある場合にのみ位相
比較器出力がホールドされ、可変デイレイライン(2)
19に与えられる。
このような構成によれば、カウンタ43の分周比が上述
したように1/364に設定されているとすれば、水平
周期周波数を364逓倍した5、727MHzの信号f
1がVCO42の出力として得られることになる。この
信号はクロックランイン信号をもとに文字情報の抜取り
が最も良く行われるように位相が調整されてサンプリン
グクロック信号fl’ として可変デイレイライン11
に供給され、文字情報データの抜き取りに用いられるこ
とになる。このfl’は周波数変動が入力映像信号のジ
ッタに追従し、文字放送のクロックランイン信号に対し
てその位相が一定の関係にある信号である。
したように1/364に設定されているとすれば、水平
周期周波数を364逓倍した5、727MHzの信号f
1がVCO42の出力として得られることになる。この
信号はクロックランイン信号をもとに文字情報の抜取り
が最も良く行われるように位相が調整されてサンプリン
グクロック信号fl’ として可変デイレイライン11
に供給され、文字情報データの抜き取りに用いられるこ
とになる。このfl’は周波数変動が入力映像信号のジ
ッタに追従し、文字放送のクロックランイン信号に対し
てその位相が一定の関係にある信号である。
したがって、この例ではジッタを含む水平同期信号を逓
倍した信号からクロックランイン信号をもとにしてサン
プリングクロックを得ており、かつデータ部に近いクロ
ックランイン信号部で位相が補正されるので、サンプリ
ングクロックがジッタに追従し、文字情報を正確に抜取
ることが可能となる。
倍した信号からクロックランイン信号をもとにしてサン
プリングクロックを得ており、かつデータ部に近いクロ
ックランイン信号部で位相が補正されるので、サンプリ
ングクロックがジッタに追従し、文字情報を正確に抜取
ることが可能となる。
なお、以上の実施例においては可変デイレイラインとし
て2つを用いているが、可変デイレイライン(2)19
がクロックランイン信号と十分な精度の相対的位相値を
有する信号を得ることができるものであれば可変デイレ
イライン(1)11による位相調整を省略することがで
きる。
て2つを用いているが、可変デイレイライン(2)19
がクロックランイン信号と十分な精度の相対的位相値を
有する信号を得ることができるものであれば可変デイレ
イライン(1)11による位相調整を省略することがで
きる。
第4図は本発明の他の実施例を示すブロック図であり、
第1図の実施例と異なるのはVCO42の出力flが位
相切換回路47に入力されており、この位相切換回路4
7に対する位相切換信号CR1がクロックランイン信号
から生成されている点である。すなわち、パルスゲート
13により取出された信号は2.86MHzのバンドパ
スフィルタ14により2.86MHzのクロックランイ
ン信号(第5図(A))とされ、このクロックランイン
信号は波形整形器45によりエツジを明確にする波形整
形を行い、(第5図(B)) 、この第1番目のパルス
の立上りによりモノステーブルマルチバイブレーク46
により所定時間持続するパルスCRI (第5図(C)
)を発生させ、これを位相切換信号CRIとしている。
第1図の実施例と異なるのはVCO42の出力flが位
相切換回路47に入力されており、この位相切換回路4
7に対する位相切換信号CR1がクロックランイン信号
から生成されている点である。すなわち、パルスゲート
13により取出された信号は2.86MHzのバンドパ
スフィルタ14により2.86MHzのクロックランイ
ン信号(第5図(A))とされ、このクロックランイン
信号は波形整形器45によりエツジを明確にする波形整
形を行い、(第5図(B)) 、この第1番目のパルス
の立上りによりモノステーブルマルチバイブレーク46
により所定時間持続するパルスCRI (第5図(C)
)を発生させ、これを位相切換信号CRIとしている。
なお、パルスCRIを得るのに第5図(B)における2
番目以降の波形立上がりを利用してもよい。
番目以降の波形立上がりを利用してもよい。
第6図は位相切換回路47の詳細な構成を示す回路図で
ある。
ある。
同図によれば、位相切換回路47はモノステーブルマル
チバイブレーク46の出力信号CRIを共通のクロック
入力として作動する2つのD型ラッチ51および52と
、これらのQ出力fおよびgをそれぞれ入力端子Aおよ
びBから入力することによって4つの信号を選択するデ
ータセレクタ53を備えている。このデータセレクタは
入力端子AおよびBへの入力信号状態の組合わせに対し
て、後述するような出力信号を得るものである。
チバイブレーク46の出力信号CRIを共通のクロック
入力として作動する2つのD型ラッチ51および52と
、これらのQ出力fおよびgをそれぞれ入力端子Aおよ
びBから入力することによって4つの信号を選択するデ
ータセレクタ53を備えている。このデータセレクタは
入力端子AおよびBへの入力信号状態の組合わせに対し
て、後述するような出力信号を得るものである。
D型ラッチおよびデータセレクタとしてはそれぞれテキ
サス拳インストルメント社のTTLICである74LS
74および74LS153を用いて容易に構成すること
ができる。
サス拳インストルメント社のTTLICである74LS
74および74LS153を用いて容易に構成すること
ができる。
D型ラッチ51のD入力端子にはVCO42の出力信号
である5、727MHzの信号aが入力され、D型ラッ
チ52のD入力端子にはV6O13の出力信号を1/4
周期だけ遅延させるデイレイライン54を介した信号す
が入力されている。
である5、727MHzの信号aが入力され、D型ラッ
チ52のD入力端子にはV6O13の出力信号を1/4
周期だけ遅延させるデイレイライン54を介した信号す
が入力されている。
また、データセレクタ53にはVCO42の出力信号a
が入力端子C1に、これをインバータ55により反転し
て得られた信号Cが入力端子C2に、デイレイ54の出
力すが入力端子C3に、これをインバータ56により反
転して得られた信号dが入力端子coにそれぞれ入力さ
れている。
が入力端子C1に、これをインバータ55により反転し
て得られた信号Cが入力端子C2に、デイレイ54の出
力すが入力端子C3に、これをインバータ56により反
転して得られた信号dが入力端子coにそれぞれ入力さ
れている。
第7図はデータセレクタ53に入力される入力信号a、
b、c、dの位相関係を示す波形図である。これによれ
ば、信号aに対して信号すは90″だけ遅延され、信号
Cおよび信号dはさらに906ずつ遅延された関係にな
っている。また、データセレクタは入力端子AおよびB
への入力信号状態の組合わせに対して、表に示すような
出力を発生するものである。
b、c、dの位相関係を示す波形図である。これによれ
ば、信号aに対して信号すは90″だけ遅延され、信号
Cおよび信号dはさらに906ずつ遅延された関係にな
っている。また、データセレクタは入力端子AおよびB
への入力信号状態の組合わせに対して、表に示すような
出力を発生するものである。
表
第8図はデータセレクタ53における動作を示すタイミ
ングチャートである。
ングチャートである。
前述したように入力信号aの位相と入力信号すの位相と
は90″ずれており、信号CRIが立上がった時点では
Dラッチ51のD入力はH,Dラッチ52のD入力はL
となっているため、信号fはH1信号gはLとなり、表
によれば出力はC1となり、信号aが出力として取出さ
れることになる。
は90″ずれており、信号CRIが立上がった時点では
Dラッチ51のD入力はH,Dラッチ52のD入力はL
となっているため、信号fはH1信号gはLとなり、表
によれば出力はC1となり、信号aが出力として取出さ
れることになる。
次に、信号CRIに対して信号aの位相がずれて信号C
RIの立ち上がり信号aに対して第5図の■の範囲にあ
る場合は、信号fはL1信号gはHとなり、表1により
出力はC2となり、信号Cが出力として取出されること
になる。したがって位相切換回路19からは水平同期信
号と位相差が1/4周期以内の出力が取出されることに
なる。
RIの立ち上がり信号aに対して第5図の■の範囲にあ
る場合は、信号fはL1信号gはHとなり、表1により
出力はC2となり、信号Cが出力として取出されること
になる。したがって位相切換回路19からは水平同期信
号と位相差が1/4周期以内の出力が取出されることに
なる。
以上の実施例では位相切換回路は4つの異なった位相の
信号から水平同期信号に最も近いものを選択するように
しているが、選択すべき異なった位相の信号の数は任意
に定めることができ、多いほど位相調整の効果が上がる
ことにな池。
信号から水平同期信号に最も近いものを選択するように
しているが、選択すべき異なった位相の信号の数は任意
に定めることができ、多いほど位相調整の効果が上がる
ことにな池。
また、位相切換回路がパルス(B)の8個のうちの複数
個のエツジに対するgS fの出力を得るようにし、そ
の出力が再多数出現する組合せのglfに基づいて、複
数の位相の信号のうちから選択して出力するようなもの
であっても良い。
個のエツジに対するgS fの出力を得るようにし、そ
の出力が再多数出現する組合せのglfに基づいて、複
数の位相の信号のうちから選択して出力するようなもの
であっても良い。
また、本発明の装置はビデオ再生装置に内臓されている
か、アダプタ形式又はテレビ受像機に内蔵されていても
良い。
か、アダプタ形式又はテレビ受像機に内蔵されていても
良い。
以上、実施例に基づいて詳述したように、本発明にかか
る文字放送信号再生装置によれば、同期信号から得られ
た水平同期信号を逓倍した信号をクロックランイン信号
から得られた信号によりデータ部に近い所で位相を補正
して文字放送信号抜き取りのためのサンプリングクロッ
クとしているため、ジッタに追従し、クロックランイン
信号に対して位相が略一定となったサンプリングクロッ
クが得られる。したがって、ジッタが含まれたビデオ再
生信号からでも文字放送信号を正確かつ確実に抜出すこ
とが可能となる。
る文字放送信号再生装置によれば、同期信号から得られ
た水平同期信号を逓倍した信号をクロックランイン信号
から得られた信号によりデータ部に近い所で位相を補正
して文字放送信号抜き取りのためのサンプリングクロッ
クとしているため、ジッタに追従し、クロックランイン
信号に対して位相が略一定となったサンプリングクロッ
クが得られる。したがって、ジッタが含まれたビデオ再
生信号からでも文字放送信号を正確かつ確実に抜出すこ
とが可能となる。
第1図はVTR再生ビデオ信号から文字信号を抜取るた
めの本発明にかかる文字放送信号再生装置の一実施例を
示すブロック図、第2図は第1図中の可変デイレイライ
ンの構成を示す回路図、第3図はクロックランイン信号
取出しのためのゲートパルス作成を説明する波形図、第
4図は本発明の他の実施例における構成を示すブロック
図、第5図はデータ抜取りクロック信号の生成を示す波
形図、第6図は位相切換回路の詳細構成を示す回路図、
第7図はデータセレクタに入力される各信号を示す波形
図、第8図はデータセレクタにおける動作を示すタイミ
ングチャート、第9図は文字放送信号の構成を示す図、
第10図は従来の文字放送信号抜取り部の構成を示すブ
ロック図、第11図は文字放送信号のスペクトル図であ
る。 3・・・同期信号分離回路、4・・・垂直同期信号分層
回路、11・・・可変デイレイライン(1)、12・・
・ハーフHパルスキラー、13・・・ゲート、14・・
・バンドパスフィルタ、17.44・・・位相比較器、
19・・・可変デイレイライン(2) 、20゜30.
40・・・PLL回路、41・・・LPF。 42・・・vCO143・・・カウンタ、50・・・ク
ロックランイン信号ゲートパルス発生回路、51. 5
2・・・Dラッチ、53・・・データセレクタ。 出願人代理人 佐 藤 −雄 第6図 第7図 9羽ニー− 第8図
めの本発明にかかる文字放送信号再生装置の一実施例を
示すブロック図、第2図は第1図中の可変デイレイライ
ンの構成を示す回路図、第3図はクロックランイン信号
取出しのためのゲートパルス作成を説明する波形図、第
4図は本発明の他の実施例における構成を示すブロック
図、第5図はデータ抜取りクロック信号の生成を示す波
形図、第6図は位相切換回路の詳細構成を示す回路図、
第7図はデータセレクタに入力される各信号を示す波形
図、第8図はデータセレクタにおける動作を示すタイミ
ングチャート、第9図は文字放送信号の構成を示す図、
第10図は従来の文字放送信号抜取り部の構成を示すブ
ロック図、第11図は文字放送信号のスペクトル図であ
る。 3・・・同期信号分離回路、4・・・垂直同期信号分層
回路、11・・・可変デイレイライン(1)、12・・
・ハーフHパルスキラー、13・・・ゲート、14・・
・バンドパスフィルタ、17.44・・・位相比較器、
19・・・可変デイレイライン(2) 、20゜30.
40・・・PLL回路、41・・・LPF。 42・・・vCO143・・・カウンタ、50・・・ク
ロックランイン信号ゲートパルス発生回路、51. 5
2・・・Dラッチ、53・・・データセレクタ。 出願人代理人 佐 藤 −雄 第6図 第7図 9羽ニー− 第8図
Claims (1)
- 【特許請求の範囲】 1、垂直帰線期間の少なくとも一つのラインに文字放送
信号と共にクロックランイン信号が重畳されたビデオ再
生信号から、サンプリングクロック発生部で発生された
サンプリングクロックを用いて文字放送信号を抜取る文
字放送信号再生装置において、 前記水平同期信号から逓倍信号を得る逓倍手段と、 前記ビデオ再生信号中の前記クロックランイン信号を取
出すクロックランイン信号取出し手段と、前記逓倍手段
により得られた逓倍信号を取出された前記クロックラン
イン信号の位相に対して略一定の位相となる様に位相を
補正して文字放送信号抜取りのためのサンプリングクロ
ックを発生する位相調整手段とを備えた文字放送信号再
生装置。 2、逓倍手段が、映像信号から得られた水平同期信号に
対して所定の関係に周波数を制御するPLL回路を含む
ことを特徴とする特許請求の範囲第1項記載の文字放送
信号再生装置。 3、クロックランイン信号取り出し手段が選択ゲートと
、水平同期信号と垂直同期信号からクロックランイン信
号を含む映像信号に対して選択ゲートを開かせる信号を
発生するゲートパルス発生回路とを備えたことを特徴と
する特許請求の範囲第1項記載の文字放送信号再生装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25530887A JPH0197082A (ja) | 1987-10-09 | 1987-10-09 | 文字放送信号再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25530887A JPH0197082A (ja) | 1987-10-09 | 1987-10-09 | 文字放送信号再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0197082A true JPH0197082A (ja) | 1989-04-14 |
Family
ID=17276972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25530887A Pending JPH0197082A (ja) | 1987-10-09 | 1987-10-09 | 文字放送信号再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0197082A (ja) |
-
1987
- 1987-10-09 JP JP25530887A patent/JPH0197082A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU611696B2 (en) | Clock signal generation system | |
| DK166978B1 (da) | Taktkorrektion for et videosignalbehandlingsanlaeg | |
| US4821112A (en) | Detection circuit for detecting standard television signals and nonstandard television signals | |
| CA1246206A (en) | Frequency division multiplexed analog to digital converter | |
| JPH0591522A (ja) | デイジタル発振器及びこれを用いた色副搬送波再生回路 | |
| US4024572A (en) | PAL alternate line color phase detector | |
| US6380980B1 (en) | Method and apparatus for recovering video color subcarrier signal | |
| EP0306993B1 (en) | Burst/continuous wave converting apparatus for generating continuous wave in response to bursts | |
| US4326216A (en) | Synchronous color conversion system | |
| US4468687A (en) | Television synchronizing signal reproducing apparatus | |
| DK168846B1 (da) | Fremgangsmåde ved og apparat til signalregistrering, registreringsbærer med et i overensstemmelse hermed registreret signal, samt apparat til signalgengivelse | |
| GB2143401A (en) | Video signal recording and reproducing apparatus | |
| JP2579998B2 (ja) | 同期信号再生回路 | |
| JP3276242B2 (ja) | ディジタル色信号復調装置 | |
| US4613828A (en) | Injection-locked video frequency oscillator | |
| US3961135A (en) | Synchronized demodulation system | |
| US5041906A (en) | Digital video signal processing method and apparatus therefor | |
| JPS6220492A (ja) | カラ−画像記録再生装置又はカラ−テレビジヨン受像機用回路配置 | |
| EP0487184A2 (en) | Circuit for recording and reproducing time base error corrector reference signal | |
| KR900006473B1 (ko) | 디지탈 텔레비죤 코덱 시스템의 표본화 주파수 전송 및 추출방식 | |
| JP2568198B2 (ja) | 記録再生装置 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JPH01314487A (ja) | 映像信号処理方法 | |
| JPH10164618A (ja) | 映像信号処理回路 | |
| JPH01261092A (ja) | 映像信号記録装置 |