JPH0198022A - プログラマブルデバイスのプログラムロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作 （ｉ）データの書き込みモード （ｉｉ　）動作モード ■、実施例のまとめ ■０発明の変形態様 発明の効果 〔概　要〕 制御装置の周辺部等に用いるプログラマブルデバイスへ
のマイクロプログラムをロードするようにしたプログラ
マブルデバイスのプログラムロード方式に関し、 プログラマブルデバイスに対する書き込みデータの保管
量が少なくなるようにすることを目的とし、 ビットパターンでのデータが書き換え可能なプログラマ
ブルデバイスと、プログラマブルデバイスに書き込むべ
きデータを所望の言語で保持するデータ保管手段と、デ
ータ保管手段が保持する所望の言語を解読して書き込み
データビットに変換し、プログラマブルデバイスに、書
き込む翻訳手段とを具えるように構成している。

〔産業上の利用分野〕

本発明は、例えば制御装置の周辺部に用いるプログラマ
ブルデバイスへのマイクロプログラムをロードするよう
にしたプログラマブルデバイスのプログラムロード方式
に関するものである。

〔従来の技術〕

従来から、プログラマブルデバイスとしては、電気的に
書き込み可能なＲＯＭ、ＲＡＭあるいはフィールドプロ
グラマブルロジックデバイス（ＦＰＬＤ）がある。これ
らのプログラマブルデバイスは、各種制御装置の周辺部
に使用されるものであるが、最近、装置が複雑かつ多機
能化することに対して、その実現手段とし、ＬＳＩ化に
よる複雑な論理の実現またはマイクロプロセッサによる
プログラム制御による技法が用いられていた。

〔発明が解決しようとする問題点〕

しかしながら、ＬＳＩ化による複雑な論理の実現方法と
しては、少量多品種の用途には高価なものとなる。また
、マイクロプロセッサによるプログラム制御によるもの
は、当該プログラムに応じて、実現できる制御速度に一
定の限界がある。

これらの問題を解決するものとして、プログラマブルデ
バイスとしてＲＯＭ、ＰＡＬあるいはＰＬＡのような論
理をプログラム可能な汎用素子が提供されている。特に
、近年では、これらの素子に装置の設置光で電気的にプ
ログラムの書き込みが可能な素子（プログラマブルデバ
イス）が出現し、その稼働中の装置の機能変更が行なえ
るようになった。

しかし、この種の素子を特定の仕様に合致するようにプ
ログラム化するためには、多大なデータが必要である。

このデータはビットパターンの形で保管されており、そ
のビットパターンを発生してプログラマブルデバイスに
対して書き込みを行なうようにしている。

従来は、プログラマブルデバイスへのデータの書き込み
は、その製造段階で行なっていたので大きな問題ではな
かった。しかし、既に設置されて稼働している装置への
書き込みを行なうときには、保管のためのデータ量が極
めて多くなると共にそのデータの分配処理に要する動作
制御が複雑化してきた０例えば、１６ビツト入力、８ビ
ツト出力の任意の組み合わせ論理回路は、６４にワード
。

８４ビツトのＲＡＭまたはＲＯＭ１個で実現可能である
が、この動作をさせるためには、６４にワードの全域に
データを書き込まなければならないという問題点があっ
た。

本発明は、このような点にかんがみて創作されたもので
あり、プログラマブルデバイスに対する書き込みデータ
の保管量が少ないプログラマブルデバイスのプロゲラム
ロニド方式を提供することを目的としている。

〔問題点を解決するための手段〕

第１図は、本発明のプログラマブルデバイスのプログラ
ムロード方式の原理ブロック図である。

図において、プログラマブルデバイス１１１は、ビット
パターンでのデータが書き換え可能である。

データ保管手段１１３は、プログラマブルデバイス１１
１に書き込むべきデータを所望の言語で保持している。

翻訳手段１１５は、記データ保管手段１１３が保持する
所望の言語を解読して書き込みデータビットに変換し、
プログラマブルデバイス１１１に書き込む。

従って、全体として、データ保管手段１１３はプログラ
マブルデバイス１１１に書き込むべきデータを所望の言
語で保持し、その所望の言語を解読して書き込みデータ
に変換して、プログラマブルデバイス１１１に書き込み
むように構成されている。

〔作　用］ 本発明は、プログラマブルデバイス１１１に書き込むべ
きデータを所望の言語で保持し、その言語を解読して書
き込みデータに変換してからプログラマブルデバイス１
１１に書き込むようにしている。データ保管手段１１３
は所望の言語によってデータを保持しているので、結果
として保管するデータ量が少なくなる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例におけるプログラマブルデ
バイスのプログラムロード方式の構成を示す。

■、　施例と第１図との・応関係 ここで、本発明の実施例と第１図との対応関係を示して
おく。

プログラマブルデバイス１１１は、ＰＬＤ２２７、、Ｐ
ＬＤ２２７□に相当する。

データ保管手段１１３は、ファイル格納装置２１１に相
当する。

翻訳手段１１５は、管理プロセッサ２１３．ＭＰＵ２２
１．　ＲＯＭ２２３＋　、　ＲＡＭ２２３□に相当する
。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

ニー叉旌■鬼盪底 第２図において、本発明が適用される制御装置２００は
複数あり、それらの相互はバスによって接続されている プログラム化する際は、複数の制御装置２００を並列的
に接続し、それらには共通に、ファイル格納装置２１１
に格納されているデータが、管理プロセッサ２１３によ
って供給されるようになっている。

各制御装置２００は、管理プロセッサ２１３からのデー
タが導入されるマイクロプロセッサユニット（ＭＰＵ）
２２１と、当該ＭＰＵ２２１が動作する上で必要なプロ
グラムが格納されているＲＯＭ　２２３　ｌ　と、動作
中でのデータを格納するためのＲＡＭ２２３□と、ＭＰ
Ｕ２２１からのデータを格納するシフト機能付きレジス
タ２２５゜（Ｐ、）と、別な３つのデータ格納用のシフ
ト機能付きレジスタ２２５＋　　（Ｐ＋　）、　　レジ
スタ２２５ｚ（ｐｚ）、　　レジスタ２２５２　　（Ｐ
ｓ）と、現にデータの書き込みを行ないたい２つのプロ
グラマブルロジックデバイス（ＰＬＤ）２２７＋　　（
ＰＬＤＩ　）、ＰＬＤ２２７ｚ　　（ＰＬＤｚ　）　と
が含まれる。

ここで、２つのレジスタ２２５．とレジスタ２２５！と
の間にＰＬＤ２２７＋が、また、２つのレジスタ２２５
□とレジスタ２２５．との間にＰＬＤ２２７□がそれぞ
れ介在するようになっている。また、３つのレジスタ２
２５＋　、２２５ｇ　。

２２５、はそれぞれレジスタ２２５゜に共通に接続され
ている。

ここで、稼働中ではレジスタ２２５１が入力側であり、
レジスタ２２５．が出力側である。レジスタ２２５３か
らはデータがレジスタ２２５１に帰還されるループが形
成され、これら２つのＰＬＤ２２７．および２２７□で
縦続接続の処理装置が形跡される。

４つのレジスタ２２５゜、２２５＋、２２５□および２
２５３のそれぞれは、例えばＴＩ社製５Ｎ７４５８１８
で成る制御メモリ用パイプラインレジスタである。

いま、対象となっているＰＬＤ２２ＬおよびＰＬＤ２２
７ｇは、例えば、汎用のプログラマブルＲＯＭ、ＲＡＭ
等である。

なお、他の制御装置２００についても同様な構成である
。

ファイル格納装置２１１は、プログラムソースを含むデ
ータファイルを形成するものであり、当該制御装置２０
０が実現すべき機能が、ＰＬＤ２２７＋　、ＰＬＤ２２
７！の入出力に関する関係式として格納されている。

管理プロセッサ２１３は、プログラマブルデバイスの管
理用となるものであり、ここでは、ファイル格納袋ｆ２
１１に格納されている関係式を中間言語（例えば“Ｃ言
語”のサブセット１あるいは文字数を減らすために中間
コードに符号化した言語）に変換して、各制御装置２０
０のＭＰＵ２２１に転送する。

制御装置２００のＭＰＵ２２１は、マイクロプログラム
言語生成用の翻訳機能を存し、ＰＬＤ２２７　ＣＰＬＤ
２２７＋　、ＰＬＤ２２７ｇ　）への書き込み用ビット
パターンを発生する。

−町一ス１」（礪１生 上述した構成の動作を以下に説明する。ここでは、プロ
グラマブルデバイスのプログラムロードを行なうべき「
データの書き込みモード」と、そのようにしてプログラ
ムロードが行なわれたプログラマブルデバイスでの実際
の動作を行なう「動作モード」とを場合を分けて説明す
る。

（ｉ）データの　き入みモード いま、制御装置２００に含まれる２つのＰＬＤ２２７、
（ＰＬＤＩ）、ＰＬＤ２２７□　（ＰＬＤ２）にプログ
ラムをロードするものとする。そのプログラムの内容を
表すデータが、ファイル格納装置２１１に、関係式の形
でファイルとして格納されているものとする。

先ず、ファイル格納装置２１１に格納されているあるフ
ァイルでの関係式が、管理プロセッサ２１３によって中
間言語に変換され、制御装置２００のＭＰＵ２２１に転
送される。このＭＰＵ２２１は、受は取った中間言語を
ＲＡＭ２２３ｇに格納する。従って、このＲＡＭ２２３
ｚには、制御装置２００が実現すべき機能を表す関係式
を、その中間言語の形で格納されたことになる。

次に、ＲＯＭ２２３＋に格納されている解釈プログラム
に従って、ＭＰＵ２２１は、ＲＡＭ２２３□に格納され
た関係式を解読する。しかる後、ＭＰＵ２２１は、その
解読した関係式のデータ（ビット）をレジスタ２２５゜
（Ｐ、）に格納する。

ここで、一方のＰＬＤ２２７＋　　（ＰＬＤＩ）を例に
とる。その場合、ＭＰＵ２２１によってレジスタ２２５
＋、　レジスタ２２５□を経由してＰＬＤ２２　’Ｌを
選択する。つまり、レジスタ２２５＋（Ｐ＋）にアドレ
スを、当該アドレスにて示される領域に書き込むべきデ
ータをレジスタ２２５ｇ（ｐｇ）にそれぞれセットして
、ＰＬＤ２２７１にデータの書き込みを行なう。このよ
うな手順を、ＰＬＤ２２７１の全アドレスについて実行
する。すると、ＲＡＭ２２３□に格納された関係式に利
用して、ＰＬＤ２２７１　の全アドレスのパターンに対
応する書き込みデータが順次発生されて書き込まれるこ
ととなる。

このようにして、ＰＬＤ２２Ｌ　についてデータ書き込
みが終了すると、その書き込みが正常であるか否かを判
定する。つまり、レジスタ２２５、に再度ＰＬＤ２２７
＋の全アドレスパターンを順次セットし、当該アドレス
に従って、ＰＬＤ２２７、に既に書き込まれているデー
タを読み出し、レジスタ２２５．に格納する。このレジ
スタ２２５、に格納されたデータを、所定の機能（ＲＡ
Ｍ２２３□に格納された関係式による機能）のデータと
照合して、所定の機能が実現されているかを検証する。

この検証によって、所定の機能をＰＬＤ２２７＋が有す
るようになったことを確認してから、次に他方のＰＬＤ
２２７ｇ　　（ＰＬＤ２）に対して、データの書き込み
を行なう。

この場合もＰＬＤ２２７＋　と同様にして、レジスタ２
２５□にアドレスをセットし、レジスタ２２５３（Ｐ３
）にデータを格納して、ＰＬＤ２２７□に書き込みを行
なう。このＰＬＤ２２７□へのデータ書き込みの後、当
該書き込みデータを読み出して、所定の機能（ＲＡＭ２
２３□に格納された関係式による機能）が実現されてい
るかを検証する。この検証によって、所定の機能をＰＬ
Ｄ２２７□が有するようになったことを確認して、２つ
のＰＬＤ２２７＋およびＰＬＤ２２７ｚへのロードを終
了する。

また、管理プロセッサ２１３には、他の同様にして構成
される制御装置２００が複数接続されているので、その
各制御装置２００に含まれるＰＬＤ２２７．、ＰＬＤ２
２７□において実現すべ、きパターンが、管理プロセッ
サ２１３から中間言語の形で関係式が分配される。但し
、その場合に提供される関係式は、ファイル格納装置２
１１に格納されている別なファイル（他の制御装置２０
０に対応するものとして管理されているファイル）から
得られる。

管理プロセッサ２１３からは制御装置２００に対して書
き込み完了および書き込み状態が報告される。これに応
じて、データの書き込みモードの動作を終了する。

一口Ｏ」１ｉｉニヱ 以上のようにして、「（ｉ）データの書き込みモード」
を終了すると、レジスタ２２５．、　　レジスタ２２５
！およびレジスタ２２５３は動作モードに戻り、入力に
対応した出力を発生するモードとなる。その際、ＭＰＵ
２２１からのロードプログラムデータは供給されない。

ＰＬＤ２２７＋およびＰＬＤ２２７□の縦続接続による
処理装置が実現し、当該ＰＬＤ２２７＋に入力されるデ
ータに基づいて、そこにロードされたプログラムに従っ
てデータ処理を行なう。その処理データはレジスタ２２
５□をそのまま通過して、ＰＬＤ２２７□にイ共給され
、当＝亥ＰＬＤ２２７２にてそこにロードされたプログ
ラムに従ってデータ処理される。そのデータが、レジス
タ２２５３をそのまま通過し、バスを介して出力される
。また、レジスタ２２５．からは、データがレジスタ２
２５．に帰還される構成である。

このような動作中にあっては、ファイル格納装置２１１
および管理プロセッサ２１３は監視用プロセッサとして
用いられる。

ヱー叉旅班鬼棗点ゑ このようにして、プログラマブルデバイスであるＰＬＤ
２２７＋およびＰＬＤ２２７□に対して書き込むべきデ
ータを所望の言語で保持するファイル格納装置２１１か
ら、管理プロセッサ２１３で中間言語に変換して、ＭＰ
Ｕ２２１で解読し、ＰＬＤ２２７１あるいはＰＬＤ２２
７□にビットで書き込む。

これにより、管理プロセッサ２１３によって変換された
中間言語により、当該管理プロセッサ２１３での仕様に
従い、ＭＰＵ２２１で、目的とする機能を発生すべきデ
ータパターンの生成書き込みが行なえることになる。

ところで、通常の設計による論理仕様は、その結果とし
て必要な動作情報よりも極めて少ない情報量で一般に記
述できることに、本発明実施例では着目しており、プロ
グラマブルデバイスとの組み合わせにおいて、その書き
込み、検証に有効である。

ファイル格納装置２１１には、ＰＬＤ２２７゜あるいは
ＰＬＤ２２７！が具えるべき機能の関係式によってファ
イルを有し、管理プロセッサ２１３によって中間言語に
変換してから、制御装置２００のＭＰＵ２２１に提供し
ているので、ファイル格納装置２１１にとっては、プロ
グラマブルデバイスに対する書き込みデータの保管量が
減少する。これにより、ＰＬＤ２２　ＬおよびＰＬＤ２
２７□へのマイクロプログラムのロードに要する時間の
短縮が図れると共に、装置構成の自由度が増す。

また、ＰＬＤ２２７．、ＰＬＤ２２７□での書き込みデ
ータは、装置の単純な機能変更の場合には以前の書き込
みのためのデータとの差分の形での提供が可能となり、
既に設置されている装置への設計変更、改良のデータを
分配することが可能となる。

■−１１１と傳遷惺槙 なお、上述した本発明の実施例にあっては、ＰＬＤ２２
７．、ＰＬＤ２２７□と、レジスタ２２５等その他の回
路部分とは別個なものとなっているが、ＰＬＤ２２７自
体に、それらの機能を取り入れた構成としてもよい。そ
のような構成ＰＬＤ２２７にあっては、その内部にＭＰ
Ｕ２２１を含むこととなるので、ＰＬＤ２２７とＭＰＵ
２２１とはポートを介して接続する。そのため、プログ
ラマブルデバイスとしては、極めて実装密度の高い汎用
素子となる。

また、ｒｌ、実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、プログラマブルデバ
イスに書き込むべきデータを所望の言語で保持し、その
言語を解読して書き込みデータに変換してからプログラ
マブルデバイスに書き込むようにしており、保管するデ
ータ量が少なくなるので、実用的には極めて有用である
。

【図面の簡単な説明】

第１図は本発明のプログラマブルデバイスのプログラム
ロード方式の原理ブロック図、 第２図は本発明の一実施例によるプログラマブルデバイ
スのプログラムロード方式の構成ブロック図である。 図において、 １１１はプログラマブルデバイス、 １１３くデータ保管手段、 １１５は翻訳手段、 ２１１はファイル格納装置、 ２１３は管理プロセッサ、 ２００は制御装置、 ２２１はマイクロプロセッサユニット（ＭＰＵ）、２２
３１はＲＯＭ。 ２２３、はＲＡＭ。 ２２５゜、２２５＋　、２２５＋　、２２５＋　はシフ
ト機能付きレジスタ、 ２２７はプログラマブルロジックデバイス（ＰＬＤ）で
ある。 茶塔巳弓の原１−ブロック２ 第１図

Claims (2)

【特許請求の範囲】
1. （１）ビットパターンでのデータが書き換え可能なプロ
   グラマブルデバイス（１１１）と、前記プログラマブル
   デバイス（１１１）に書き込むべきデータを所望の言語
   で保持するデータ保管手段（１１３）と、前記データ保
   管手段（１１３）が保持する前記所望の言語を解読して
   書き込みデータビットに変換し、前記プログラマブルデ
   バイス（１１１）に書き込む翻訳手段（１１５）と、を
   具えるように構成したことを特徴とするプログラマブル
   デバイスのプログラムロード方式。
2. （２）前記データ保管手段（１１３）が保持する前記プ
   ログラマブルデバイス（１１１）に書き込むべきデータ
   は所望の機能を示す関係式で表され、前記翻訳手段（１
   １５）は前記関係式を所望の中間言語に変換し、その変
   換された中間言語を前記書き込みデータビットに翻訳す
   るように構成したことを特徴とする特許請求の範囲第１
   項記載のプログラマブルデバイスのプログラムロード方
   式。