JPH0198384A - Superimpose automatic level-down device - Google Patents
Superimpose automatic level-down deviceInfo
- Publication number
- JPH0198384A JPH0198384A JP25594087A JP25594087A JPH0198384A JP H0198384 A JPH0198384 A JP H0198384A JP 25594087 A JP25594087 A JP 25594087A JP 25594087 A JP25594087 A JP 25594087A JP H0198384 A JPH0198384 A JP H0198384A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- superimpose
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000926 separation method Methods 0.000 claims description 16
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 14
- 230000015654 memory Effects 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Studio Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、音楽信号および文字、グラフィック等の映像
信号が記録された記録媒体を再生する装置に適用される
スーパインポーズの自動レベルダウン装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a superimpose automatic level down device that is applied to a device that plays back a recording medium on which music signals and video signals such as text and graphics are recorded. Regarding.
(従来の技術)
音楽情報をデジタル信号として、ディスク上にビットで
形成された所謂コンパクトディスクがあるが、このディ
スクは音楽信号のみならず、音楽信VJと共に文字また
は静止画等の映像信号が記録されたものがある。(Prior Art) There is a so-called compact disc in which music information is converted into a digital signal and is formed by bits on the disc, but this disc records not only music signals but also video signals such as text or still images along with music VJs. There are things that have been done.
例えば、所謂からおけ装置で演奏されるディスクに、演
奏される音楽のタイトル、雰囲気を盛上げるための静止
画または音楽の伴奏に合せて歌うべぎ歌詞の情報を音楽
信号と共に記録しておき、使用者が上記タイトル、静止
画または歌詞をデイスプレィを見ながら歌えるというも
のが従来よりあった。For example, information such as the title of the music to be played, still images to enhance the atmosphere, or lyrics to be sung to the accompaniment of the music may be recorded along with the music signal on a disc that is played by a so-called karaoke device. Conventionally, there has been a system in which a person can sing the title, still image, or lyrics while looking at the display.
上記のような音楽信号と共に文字、静止画等の映像信号
が記録されたディスクをからおけ装置で演奏する際に、
デイスプレィ上に再生されたタイトルや歌詞の無地の背
景部分に上記ディスクとは別の映像ソース、例えばVT
R(ビデオテープレコーダ)、ビデオ゛ディスクまたは
放送等の映像を挿入(スーパインポーズ)したい場合が
ある。When playing a disc on which video signals such as text, still images, etc. are recorded along with music signals as described above, with an empty device,
A video source other than the above disc, such as VT, is displayed on the plain background of the title or lyrics played on the display.
There are cases where it is desired to insert (superimpose) video from a video tape recorder, video disk, broadcast, etc.
これは、からおけのタイトルまたは歌詞を見ながらスポ
ーツ中継の映像を見たり、自分の気に入った映像をバッ
クグラウンドとして見たい場合に使用されるものである
。This is used when you want to watch a live sports video while looking at the title or lyrics of a Karaoke, or when you want to watch your favorite video as a background.
このような要望に対処するには、映像のタイトルや歌詞
の無地の背景色を特定の1色に定めてJ3き、この特定
の1色を検知してこの特定色の代わりに別の映像ソース
より動画をスーパインポーズする装置がある。To deal with this kind of request, J3 sets the plain background color of the video title or lyrics to one specific color, detects this one specific color, and uses another video source instead of this specific color. There are devices that superimpose videos.
また、コンパクトディスクに記録されている映像は媒体
の記録8最の問題から静止画で、かつ周囲に無地色の両
枠(ボーダ)を設けた映像画面となっているのが一般的
である。また、ディスクに静止画とタイトルまたは歌詞
等の文字情報とが同時に記録されていないのが一般的で
ある。Further, because of the recording problems of the medium, the images recorded on compact discs are generally still images, and the images are generally video screens with solid colored borders around them. Further, it is common that still images and text information such as titles or lyrics are not recorded on a disc at the same time.
(発明が解決しようとする問題点)
このように、特定色の代わりに別の映像ソースより動画
をスーパインポーズするには、タイトルや歌詞の背景色
を特定の1色に定めておかねばならず、バリエーション
が得られず、またディスクのメーカが異なり、映像の文
字の背景色が異なる場合は、スーパインポーズが出来な
い問題点があった。(Problem to be solved by the invention) In this way, in order to superimpose a video from another video source instead of a specific color, the background color of the title and lyrics must be set to one specific color. However, if the discs are made by different manufacturers and the background colors of the characters in the video are different, superimposition cannot be performed.
更に、スーパインポーズした映像が文字と同じレベルで
あるとデイスプレィ上で文字が読み難いという問題点が
あった。Furthermore, if the superimposed image is at the same level as the text, there is a problem that the text is difficult to read on the display.
(問題点を解決するための手段)
本発明は、上記問題点を解決するために、第1の映像信
号のRGBの各原色信号を所定の上限および下限値と比
較するマグニチュードコンパレータと、前記マグニチュ
ードコンパレータが所定の色を判別した時に判別信号を
出力する論理回路と、第2の映像信号の同期信号を分離
する同期分離回路と、面記論理回路の出力信号により出
力信号が反転するモノマルチバイブレータと、このモノ
マルチバイブレータと前記同期分離回路との出力信号の
論理積をとるAND回路と、このAND回路の出力信号
により制御されて前記第2の映像信号のレベルを分圧す
る分圧回路と、この分圧回路の出力信号と前記第1の映
像信号とが供給されて前記論理回路の出力信号により制
御されるスーパインポーズ回路とを備え、前記マグニチ
ュードコンパレータが前記第1の映像信号に前記所定の
色を判別した時、前記スーパインポーズ回路は、この所
定の色の代わりに前記分圧回路により前記同期信号の期
間以外は分圧された前記第2の映像信号を挿入するとを
特徴とするスーパインポーズの自動レベルダウン装置を
提供する。(Means for Solving the Problems) In order to solve the above problems, the present invention provides a magnitude comparator that compares each RGB primary color signal of a first video signal with predetermined upper and lower limit values; A logic circuit that outputs a discrimination signal when the comparator discriminates a predetermined color, a synchronization separation circuit that separates the synchronization signal of the second video signal, and a mono multivibrator whose output signal is inverted by the output signal of the surface logic circuit. an AND circuit that takes the logical product of the output signals of the mono multivibrator and the synchronization separation circuit; and a voltage dividing circuit that divides the level of the second video signal under the control of the output signal of the AND circuit. a superimpose circuit that is supplied with the output signal of the voltage dividing circuit and the first video signal and is controlled by the output signal of the logic circuit, and the magnitude comparator sets the first video signal to the predetermined value. When determining the color, the superimpose circuit inserts the second video signal voltage-divided by the voltage divider circuit except for the period of the synchronization signal, instead of the predetermined color. To provide an automatic level down device for superimposition.
(実施例)
第1図は、本発明のスーパインポーズの自動レベルダウ
ン装置の一実施例のブロック系統図である。(Embodiment) FIG. 1 is a block diagram of an embodiment of the superimpose automatic level down device of the present invention.
第1図において、1はコンパクトディスクより再生され
た4ビツトのデジタル信号が、アナログ信号に変換され
たR G Bの原色信号および複合同期信号等の映像信
号が供給される入力端子(21ビンコネクタ)である。In Figure 1, 1 is an input terminal (21-bin connector) to which video signals such as RGB primary color signals and composite synchronization signals, which are obtained by converting the 4-bit digital signal reproduced from the compact disc into analog signals, are supplied. ).
上記入力端子1に供給された1犬の原色信号(以下、R
信号と記載する)は、バッファ回路2r、ローパスフィ
ルタ(LPF)3r、アナログデジタル変換回路(△/
D変換回路>4rをそれぞれシリーズに介し、フィール
ド単位で情報を記憶するメモリ5r、6rにそれぞれ供
給されている。One dog's primary color signal (hereinafter referred to as R
signal) includes a buffer circuit 2r, a low-pass filter (LPF) 3r, and an analog-to-digital conversion circuit (△/
The data is supplied to memories 5r and 6r, which store information in field units, through D conversion circuits>4r in series, respectively.
メモリ5r、5rの出力信号は、この出力信号を選択す
るデータレレクタ7rを介し、デジタルアナログ変換回
路(D/A変換回路)8rとコンパレータ9rとにそれ
ぞれ供給されている。The output signals of the memories 5r, 5r are supplied to a digital-to-analog conversion circuit (D/A conversion circuit) 8r and a comparator 9r, respectively, via a data selector 7r that selects the output signals.
このD/A変換回路8rの出力信号は、バッファ回路1
0rを介してスーパインポーズ回路12に、コンパレー
タ9rの出力信号は、ラッチ回路11rを介してAND
回路13にそれぞれ供給されている。The output signal of this D/A conversion circuit 8r is transmitted to the buffer circuit 1.
The output signal of the comparator 9r is sent to the superimpose circuit 12 via the latch circuit 11r and
They are respectively supplied to the circuits 13.
入力端子1に供給されたGの原色信号およびBの原色信
号(以下、G信号およびB信号と記載する)は、R信号
の場合と同様のブロックを介し、スーパインポーズ回路
12およびAND回路13にそれぞれ供給されており、
G信号は数字に添字qを付与したブロックを、B信号は
数字に添字すを付与したブロックで図示しである。The G primary color signal and B primary color signal (hereinafter referred to as G signal and B signal) supplied to the input terminal 1 are sent to the superimpose circuit 12 and the AND circuit 13 through the same blocks as those for the R signal. are supplied to each
The G signal is shown as a block with a suffix q added to a number, and the B signal is shown as a block with a suffix s added to a number.
スーパインポーズ回路12の出力信号は、バッファ回路
14およびスイッチ15を介し、出力端子16゜17に
それぞれ供給されている。18は電源投入時に、スイッ
チ15を制御して出力端子16.17への信号を遮断す
ることが出来るミューティング回路である。The output signal of the superimpose circuit 12 is supplied to output terminals 16 and 17 via a buffer circuit 14 and a switch 15, respectively. Reference numeral 18 denotes a muting circuit that can control the switch 15 to cut off signals to the output terminals 16 and 17 when the power is turned on.
入力端子1に供給された複合同期信号は、水平および垂
直同期信号を分離する同期分離回路19を介し、タイミ
ングコントロール回路20、スイッチ回路21およびカ
ウンタ22にそれぞれ供給されている。The composite synchronization signal supplied to the input terminal 1 is supplied to a timing control circuit 20, a switch circuit 21, and a counter 22, respectively, via a synchronization separation circuit 19 that separates horizontal and vertical synchronization signals.
上記カウンタ22の出力信号は、デイレイ回路23およ
びラッチ回路24をそれぞれシリーズに介し、その出力
信号がスーパインポーズ回路12に供給されているゲー
ト回路25に供給されており、このゲート回路25はA
ND回路13の出力信号も供給されている。スイッチ2
6は、ゲート回路25の信号端子a、bを短絡または端
子aを接地するものである。The output signal of the counter 22 is supplied through a delay circuit 23 and a latch circuit 24 in series to a gate circuit 25 whose output signal is supplied to the superimpose circuit 12.
The output signal of the ND circuit 13 is also supplied. switch 2
6 short-circuits the signal terminals a and b of the gate circuit 25 or grounds the terminal a.
タイミングコントロール回路20よりの出力信号(バー
ストフラグパルス)は、ハーフダウン回路27とスーパ
インポーズ回路12とに供給されている。The output signal (burst flag pulse) from the timing control circuit 20 is supplied to the half-down circuit 27 and the superimpose circuit 12.
一方、スーパインポーズする映像信号は、入力端子28
または29、スイッチ30をそれぞれ介し、バッファ回
路31に供給され、このバッファ回路31の出力信号は
同期分離回路32とハーフダウン回路27とに供給され
、ハーフダウン回路27の出力信号は、スーパインポー
ズ回路12に供給されている。On the other hand, the video signal to be superimposed is input to the input terminal 28.
or 29, the output signal of the buffer circuit 31 is supplied to the synchronous separation circuit 32 and the half-down circuit 27, and the output signal of the half-down circuit 27 is superimposed. It is supplied to the circuit 12.
同1111分離回路32の送出する水平および垂直同期
信号は、スイッチ回路21に、同垂直同期信号はビデオ
信号の6無を検出するビデオ信号検出回路33を介し、
スイッチ回路21にそれぞれ供給されている。The horizontal and vertical synchronizing signals sent from the 1111 separation circuit 32 are sent to the switch circuit 21, and the vertical synchronizing signals are sent to the video signal detection circuit 33, which detects the absence of the video signal.
These signals are supplied to the switch circuits 21, respectively.
アナログデジタル変換回路4r、4G、4bの6ビツト
の出力信号中の上位4ビツトはそれぞれAND回路34
を介し、ラッチ回路24に供給されている。The upper 4 bits of the 6-bit output signals of the analog-to-digital conversion circuits 4r, 4G, and 4b are each connected to an AND circuit 34.
The signal is supplied to the latch circuit 24 via.
35はタイミングコントロール回路20を制御するマイ
クロコンピュータである。35 is a microcomputer that controls the timing control circuit 20.
第2図は、スーパインポーズ回路12およびハーフダウ
ン回路27の詳細な回路図である。FIG. 2 is a detailed circuit diagram of the superimpose circuit 12 and the half-down circuit 27.
このような構成の本発明のスーパインポーズの自動レベ
ルダウン装置の動作を説明する。The operation of the superimpose automatic level down device of the present invention having such a configuration will be explained.
入力端子1に無地の背景に文字の映像に相当するRGB
の原色信号が供給されたとする。このRGBの原色信号
中、R信号は、バッファ回路2rでインピーダンスが整
合され、ローパスフィルタ3rにより高周波成分が除去
されて、アナログデジタル変換回路4rで6ビツトのデ
ジタル信号に変換される。RGB corresponding to the image of text on a plain background to input terminal 1
Assume that primary color signals of . Among the RGB primary color signals, the impedance of the R signal is matched by a buffer circuit 2r, high frequency components are removed by a low-pass filter 3r, and the R signal is converted into a 6-bit digital signal by an analog-to-digital conversion circuit 4r.
この変換されたデジタル信号は、フィールド単位でメモ
リ5r、5rに交互に記憶される。このメモリ5r、6
rへの信号の読み書きは、タイミングコントロール回路
20により制御される。The converted digital signals are alternately stored in the memories 5r and 5r in field units. This memory 5r, 6
Reading and writing of signals to r is controlled by a timing control circuit 20.
また、メモリ5r、5rに記憶されIC信号は、タイミ
ングコントロール回路20により制御されるデータセレ
クタ7rにより所望のデータが取り出される。Furthermore, desired data is extracted from the IC signals stored in the memories 5r, 5r by a data selector 7r controlled by a timing control circuit 20.
スイッチ回路21は、入力端子28または29に供給さ
れたビデオ信号より、同期分離回路32で分離された水
平および垂直同期信号と、同期分離回路19によりの同
期信号とを選択する回路であり、同期分離回路32より
の信号を優先している。この動作は、ビデオ信¥J検出
回路33によりスイッチ回路21を&1ltillして
いる。The switch circuit 21 is a circuit that selects, from the video signal supplied to the input terminal 28 or 29, the horizontal and vertical synchronization signals separated by the synchronization separation circuit 32 and the synchronization signal produced by the synchronization separation circuit 19. Priority is given to the signal from the separation circuit 32. In this operation, the switch circuit 21 is turned on by the video signal \J detection circuit 33.
同期分離回路19よりの水平および垂直同期信号は、タ
イミングコントロール回路20に供給することにより、
先に記載したメモリ5r、5g、5b。By supplying the horizontal and vertical synchronization signals from the synchronization separation circuit 19 to the timing control circuit 20,
Memories 5r, 5g, 5b described above.
5r、60.6bの信号の書き込みの同期をとり、スイ
ッチ回路21よりの水平および垂直同期信号は、同じく
読み出しの同期をとっている。The writing of the signals 5r and 60.6b is synchronized, and the horizontal and vertical synchronizing signals from the switch circuit 21 are also synchronized with the reading.
上記データセレクタ7rより取り出されたデータは、デ
ジタルアナログ変換回路8rによりアナログ値に変換さ
れた後、バッファ回路10rで、スーパインポーズ回路
12とのインピーダンスが整合される。G信号およびB
信号も、R信号の場合と同様の作用がそれぞれなされる
。The data taken out from the data selector 7r is converted into an analog value by a digital-to-analog conversion circuit 8r, and then impedance matched with the superimpose circuit 12 by a buffer circuit 10r. G signal and B
The same effect as in the case of the R signal is also performed on each signal.
一方、コンパレータ9r、9Q、9bは予めプリセット
された値と比較するものであるが、コンパレータ9r、
9g、9bのプリセットの値は、特定色を検出するもの
で、スーパインポーズ回路12で扱き取るべき色に対応
して設定されるものである。On the other hand, the comparators 9r, 9Q, and 9b are used to compare with preset values.
The preset values 9g and 9b are for detecting specific colors, and are set corresponding to the colors to be handled by the superimpose circuit 12.
このコンパレータ9r、9g、9bは、いずれもデータ
の上限および下限を比較するマグニチュードコンパレー
タを使用しているので、入力端子1に得られたアナログ
信号に微妙なレベル変動があっても正確な色の識別が出
来る。These comparators 9r, 9g, and 9b all use a magnitude comparator that compares the upper and lower limits of data, so even if there are subtle level fluctuations in the analog signal obtained at input terminal 1, accurate color can be obtained. Can be identified.
イして、コンパレータ9r、90.9bの全てが、プリ
セットの値と一致すれば、特定色が入力端子1に得られ
たことになり、AND回路13の出力信号は、ゲート回
路25を通過しで、スーパインポーズ回路12を動作さ
せる。If all of the comparators 9r and 90.9b match the preset values, it means that the specific color has been obtained at the input terminal 1, and the output signal of the AND circuit 13 passes through the gate circuit 25. Then, the superimpose circuit 12 is operated.
即ら、入力端子28または29に供給されたビデオ信号
中、スイッチ30で選択された信号が、文字の周囲の特
定色を抜き取られた箇所に挿入され、スイッチ15によ
り出力端子16または17より外部に取り出さ°れる。That is, among the video signals supplied to the input terminal 28 or 29, the signal selected by the switch 30 is inserted into the part from which the specific color around the character is extracted, and the signal is output from the output terminal 16 or 17 by the switch 15 to the outside. It is taken out.
第3図は、本発明に使用される所謂コンパクトディスク
の静止画のボークを説明するための図であり、コンパク
トディスクの静止画は、画面の周囲にボークがあり、こ
のボークは黒または無地色になっており、NTSCテレ
ビジョン標準方式の場合、縦方向は水平走査線262.
5木中、真中の192本に静止画があり、上−トの各3
5本には黒または無地色になっている。また、横方向は
1水平走査線の512ドッ1−に対して288ドツト分
に静止画があり、左右の各112ドツト分は黒または無
地色になっている。FIG. 3 is a diagram for explaining the balk of a still image on a so-called compact disc used in the present invention.A still image on a compact disc has a balk around the screen, and this balk is black or a plain color. In the case of the NTSC television standard system, there are 262 horizontal scanning lines in the vertical direction.
There are still images in 192 of the 5th tree and middle, and 3 of each of the top
Five of them are black or plain colored. Further, in the horizontal direction, there are still images for 288 dots for 512 dots 1- of one horizontal scanning line, and 112 dots on the left and right sides are black or plain color.
このボークを検出することにより、静止画か文字画かを
識別することが出来る。By detecting this balk, it is possible to identify whether the image is a still image or a character image.
ここで、入力端子1に周囲に無地色の画枠を設けた映像
画面に対応する映像信号が供給されているものとする。Here, it is assumed that the input terminal 1 is supplied with a video signal corresponding to a video screen with a plain color picture frame around it.
AND回路34は、アナログデジタル変換回路4r、4
q、4bの6ビツトの出力信号中の上位4ビツトの論理
積を)7る。ここでは、論理111が黒レベルと設定さ
れており、AND回路34は黒レベルを検出することが
出来る。The AND circuit 34 includes analog-to-digital conversion circuits 4r, 4
The logical product of the upper 4 bits of the 6-bit output signal of q and 4b is calculated. Here, the logic 111 is set to the black level, and the AND circuit 34 can detect the black level.
カウンタ22は、同期分離回路19よりの垂直同期信号
により、水平同期信号の計数を開始し、上側のボーク(
水平走査FA35本)のほぼ中間である1フイールドの
水平走査線の17木目をa1数すると、検知信号を送出
する。この検知信号は、デイレイ回路23で1水平走査
時間のほぼ1/2(ここでは、30μSEC)遅延する
。これらの動作により、ボークのほぼ中央部である17
木目の水平走査線の真中を特定したことになる。The counter 22 starts counting horizontal synchronization signals in response to the vertical synchronization signal from the synchronization separation circuit 19, and
When the 17th grain of the horizontal scanning line of one field, which is approximately in the middle of 35 horizontal scanning FA lines, is counted as a1, a detection signal is sent out. This detection signal is delayed by approximately 1/2 of one horizontal scanning time (here, 30 μSEC) by the delay circuit 23. Due to these actions, 17
This means that the center of the horizontal scanning line of the wood grain has been identified.
また、ボークの下側、即ち244本目の水平走査線の真
中を特定してもよい。Alternatively, the lower side of the balk, that is, the middle of the 244th horizontal scanning line may be specified.
上記の時、AND回路34が黒レベルを検出しておれば
、ラッチ回路24はこれをラッチし、ゲート回路25は
、スイッチ26がb側であれば、入力端子1に供給され
た映像信号がそのままスーパインポーズ回路12を通過
し、出力端子16または17より送出される。逆に、ス
イッチ26が接地側であれば、ゲート回路25は入力端
子1に供給された映像信号でなく、入力端子28または
29に供給された外部映像信号がぞのままスーパインポ
ーズ回路12を通過し、出力端子16または17より送
出されるように制御する。In the above case, if the AND circuit 34 detects the black level, the latch circuit 24 latches it, and if the switch 26 is on the b side, the gate circuit 25 detects the video signal supplied to the input terminal 1. The signal passes through the superimpose circuit 12 as it is and is sent out from the output terminal 16 or 17. On the other hand, if the switch 26 is on the ground side, the gate circuit 25 outputs the external video signal supplied to the input terminal 28 or 29, not the video signal supplied to the input terminal 1, to the superimpose circuit 12 as it is. It is controlled so that it passes through and is sent out from output terminal 16 or 17.
次に、スーパインポーズ回路12および文字の背景に挿
入するバッファ回路31よりの映像信号のレベルを自動
的に、例えば6db落す回路であるハーフダウン回路2
7の詳細について説明する。Next, a half-down circuit 2 that is a circuit that automatically lowers the level of the video signal from the superimpose circuit 12 and the buffer circuit 31 inserted into the background of the characters by, for example, 6 db.
7 will be explained in detail.
第2図において、第1図と同一構成部には同一符号を付
与する。In FIG. 2, the same components as those in FIG. 1 are given the same reference numerals.
ゲート回路25からの信号により出力信号が反転される
モノマルヂバイブレータ36の出力信号は、AND回路
31の一方の入力端子に供給されている。The output signal of the monomultivibrator 36 whose output signal is inverted by the signal from the gate circuit 25 is supplied to one input terminal of the AND circuit 31 .
同期分離回路38は、バッファ回路31からの信号より
水平同期信号を分離し、AND回路37の他方の入力端
子に供給し、このAND回路37の出力信号はFETト
ランジスタ39のゲートGに供給されている。The synchronization separation circuit 38 separates the horizontal synchronization signal from the signal from the buffer circuit 31 and supplies it to the other input terminal of the AND circuit 37, and the output signal of the AND circuit 37 is supplied to the gate G of the FET transistor 39. There is.
このFET)ランジスタ39のドレインDは接地され、
同ソースSは抵抗器40.41をシリーズに介してバッ
ファ回路31からの信号が供給されている。The drain D of this FET) transistor 39 is grounded,
The source S is supplied with a signal from the buffer circuit 31 via resistors 40 and 41 in series.
スーパインポーズ回路12はエンコーダ43とスイッチ
回路42とより成り、エンコーダ43はバッファ回路1
0r、 10g、 10bよりのRGB信号をビデオ信
号に復調するもので坐る。スイッチ回路42は、ゲート
回路25よりの信すで制御されて、エンコーダ41より
のビデオ信号と、抵抗器40.41の接続点より得られ
た信号とを切換えて、バッファ回路14に供給している
。The superimpose circuit 12 consists of an encoder 43 and a switch circuit 42, and the encoder 43 includes a buffer circuit 1.
It is used to demodulate RGB signals from 0r, 10g, and 10b into video signals. The switch circuit 42 is controlled by a signal from the gate circuit 25 and switches between the video signal from the encoder 41 and the signal obtained from the connection point of the resistors 40 and 41, and supplies the signal to the buffer circuit 14. There is.
なお、第2図はAND回路37と同期分離回路38との
間にバーストフラグパルスによりタイミングを調整する
回路の図示が省略しである。Note that, in FIG. 2, a circuit for adjusting timing by using a burst flag pulse between the AND circuit 37 and the synchronization separation circuit 38 is not shown.
ここで、入力端子1に静止画の映像信号が供給され、ス
イッチ26が接地側に接続されていると覆る。ゲート回
路25の出力信号はしレベルとなり、スイッチ回路42
は、d側に接続されるので、入力端子28または29よ
りの外部の映像信号が出力端子16または17より送出
される。Here, a video signal of a still image is supplied to the input terminal 1, and the switch 26 is connected to the ground side. The output signal of the gate circuit 25 becomes high level, and the switch circuit 42
is connected to the d side, so an external video signal from the input terminal 28 or 29 is sent out from the output terminal 16 or 17.
この時、モノマルチバイブレータ36の出力信号はLレ
ベルとなるように設定されているので、[ETトランジ
スタ39のドレインDとソースS間は開状態である。従
って、外部の映像信号はレベルダウンすることなく、ス
ーパインポーズ回路12に伝送される。At this time, since the output signal of the mono-multivibrator 36 is set to be at L level, the connection between the drain D and source S of the ET transistor 39 is open. Therefore, the external video signal is transmitted to the superimpose circuit 12 without reducing its level.
これとは逆に、スイッチ26がb側に接続されていると
、ゲート回路25の出力化口はトルベルとなり、スイッ
チ42は、d側に接続されるので、入力端子1よりの静
止画の映像信号が出力端子16または17より送出され
る。On the contrary, when the switch 26 is connected to the b side, the output port of the gate circuit 25 becomes a trubel, and the switch 42 is connected to the d side, so the still image from the input terminal 1 is output. A signal is sent out from output terminal 16 or 17.
次に、入力端子1に文字の映像信号が供給されると、A
ND回路13は特定色を検出しており、ゲート回路25
の出力信号は、背景部分でLレベル、文字部分でHレベ
ルとなる。Next, when a character video signal is supplied to input terminal 1, A
The ND circuit 13 detects a specific color, and the gate circuit 25
The output signal is at L level for the background part and at H level for the character part.
従って、入力端子1よりの文字部分のみの映像信号が、
背1,1部分は外部の映像信号がそれぞれ出力端子16
または17より送出される。Therefore, the video signal of only the character part from input terminal 1 is
External video signals are connected to output terminals 16 on the back 1 and 1, respectively.
Or sent from 17.
この時、モノマルチバイブレータ36は、反転動作の時
定数は略2フイールドにしであるので、出力信号はトル
ベルになっている。従って、FETトランジスタ39の
ドレインDとソースS@は閉状態となり、外部の映像信
号のレベルが抵抗器40と41で分圧されてスーパイン
ポーズ回路12に伝送される。At this time, the time constant of the inversion operation of the mono multivibrator 36 is set to approximately 2 fields, so the output signal is a torque signal. Therefore, the drain D and source S@ of the FET transistor 39 are closed, and the level of the external video signal is divided by the resistors 40 and 41 and transmitted to the superimpose circuit 12.
但し、映像信号の同期m間はペデスタルレベル信号、バ
ースト信号等を含むため、レベルダウンをさせるのは、
問題があるので、AND回路37および同期分離回路3
8により同期期間は映像信号がレベルダウンしないよう
にしている。However, since the video signal synchronization period m includes pedestal level signals, burst signals, etc., it is necessary to lower the level.
Since there is a problem, the AND circuit 37 and the synchronous separation circuit 3
8 prevents the level of the video signal from dropping during the synchronization period.
なお、上記一実施例は、AND回路34は黒色を検出し
たが、ボータが黒色以外の色であれば、AND回路34
の前にコンパレータ9r、9g、9bおよびラッチ回路
11r、11o、11bと同様のブロックを追加した画
枠色識別回路を構成することにより任意のボータの色が
検出出来る。In the above embodiment, the AND circuit 34 detects black, but if the voter is of a color other than black, the AND circuit 34 detects black.
By configuring an image frame color identification circuit in which blocks similar to comparators 9r, 9g, and 9b and latch circuits 11r, 11o, and 11b are added in front of the image frame color identification circuit, an arbitrary voter color can be detected.
(発明の効果)
本発明によれば、無地の背景に文字がある画面の背景部
分を扱き取り、そこに別の映像ソースより動画をスーパ
インポーズする際に、スーパインポーズされる映像のレ
ベルが自動的にダウンするので、デイスプレィ上で文字
が読み易い効果があると共に、台景部分の色が、コンパ
クトディスクであれば、それに使用されるデジタルコー
ドで設定される4096色がコンパレータの値を可変す
ることにより正確、かつ自由に設定可能であるため、ど
のような背景色であっても、スーパインポーズが出来る
特長がある。(Effects of the Invention) According to the present invention, when a background part of a screen with text on a plain background is handled and a video is superimposed thereon from another video source, the level of the superimposed video is is automatically lowered, making it easier to read text on the display, and if the background color is a compact disc, the 4096 colors set by the digital code used for it will match the comparator value. Since it can be set accurately and freely by varying it, it has the advantage of being able to superimpose any background color.
第1図は、本発明のスーパインポーズの自動レベルダウ
ン装置の一実施例のブロック系統図、第2図は、スーパ
インポーズ回路12およびハーフダウン回路27の詳細
な回路図、第3図は、本発明に使用される所謂コンパク
トディスクの静止画の画枠(ボーダ)を説明するための
図である。
i 、 28.29・、tカ端子、2r、2C]、2b
。
10r 、 10g、 10b、 14.31−・・バ
ッファ回路、3r、3g、3b・O−バスフィルタ(L
PF)、4r、4g、4b・・・アナログデジタル変換
回路くΔ/D変換回路>、5r、5g、5b、6r。
6o、6b−・・メモリ、7r、7g、7b−・・デー
タセレクタ、8r、8a、8b・・・デジタルアナログ
変換回路(D/Δ変換回路>、9r、9(7,9b・・
・マグニチュードコンパレータ、11r、11g。
11b、24・・・ラッチ回路、12・・・スーパイン
ポーズ回路、13.37・・・AND回路、15.2f
3.30・・・スイッチ、16、17・・・出力端子、
18・・・ミューティグ回路、19、32.38・・・
同期分離回路、20・・・タイミングコン1〜ロール回
路、21.42・・・スイッチ回路、22・・・カウン
タ、23・・・デイレイ回路、25・・・ゲート回路、
27・・・ハーフダウン回路、33・・・ビデオ信号検
出回路、34・・・AND回路(画枠色識別回路)、3
5・・・マイクロコンピュータ、36・・・モノマルチ
バイブレータ、39・・・FETトランジスタ、40.
41・・・抵抗器、43エンコーダ。FIG. 1 is a block diagram of an embodiment of the superimpose automatic level down device of the present invention, FIG. 2 is a detailed circuit diagram of the superimpose circuit 12 and half-down circuit 27, and FIG. , is a diagram for explaining an image frame (border) of a still image on a so-called compact disc used in the present invention. i, 28.29・, t terminal, 2r, 2C], 2b
. 10r, 10g, 10b, 14.31--buffer circuit, 3r, 3g, 3b・O-bus filter (L
PF), 4r, 4g, 4b...Analog-to-digital conversion circuit Δ/D conversion circuit>, 5r, 5g, 5b, 6r. 6o, 6b--Memory, 7r, 7g, 7b--Data selector, 8r, 8a, 8b...Digital-to-analog conversion circuit (D/Δ conversion circuit>, 9r, 9 (7, 9b...
・Magnitude comparator, 11r, 11g. 11b, 24...Latch circuit, 12...Superimpose circuit, 13.37...AND circuit, 15.2f
3.30...Switch, 16, 17...Output terminal,
18... Muting circuit, 19, 32.38...
Synchronous separation circuit, 20... Timing controller 1 to roll circuit, 21.42... Switch circuit, 22... Counter, 23... Delay circuit, 25... Gate circuit,
27... Half-down circuit, 33... Video signal detection circuit, 34... AND circuit (picture frame color identification circuit), 3
5... Microcomputer, 36... Mono multivibrator, 39... FET transistor, 40.
41...Resistor, 43 encoder.
Claims (1)
号より前記背景色の映像信号を抜き取り、そこに別の第
2の映像信号を挿入する際に、前記第2の映像信号のレ
ベルを自動的にダウンさせるスーパインポーズの自動レ
ベルダウン装置であつて、前記第1の映像信号のRGB
の各原色信号を所定の上限および下限値と比較するマグ
ニチュードコンパレータと、前記マグニチュードコンパ
レータが所定の色を判別した時に判別信号を出力する論
理回路と、前記第2の映像信号の同期信号を分離する同
期分離回路と、前記論理回路の出力信号により出力信号
が反転するモノマルチバイブレータと、このモノマルチ
バイブレータと前記同期分離回路との出力信号の論理積
をとるAND回路と、このAND回路の出力信号により
制御されて前記第2の映像信号のレベルを分圧する分圧
回路と、この分圧回路の出力信号と前記第1の映像信号
とが供給されて前記論理回路の出力信号により制御され
るスーパインポーズ回路とを備え、前記マグニチュード
コンパレータが前記第1の映像信号に前記所定の色を判
別した時、前記スーパインポーズ回路は、この所定の色
の代わりに前記分圧回路により前記同期信号の期間以外
は分圧された前記第2の映像信号を挿入するとを特徴と
するスーパインポーズの自動レベルダウン装置。When extracting the background color video signal from the first video signal corresponding to a screen with text on a plain background color and inserting another second video signal therein, the level of the second video signal is A superimpose automatic level down device that automatically downgrades RGB of the first video signal.
A magnitude comparator that compares each primary color signal with predetermined upper and lower limit values, a logic circuit that outputs a discrimination signal when the magnitude comparator discriminates a predetermined color, and a synchronization signal of the second video signal are separated. a synchronous separation circuit, a mono multivibrator whose output signal is inverted by the output signal of the logic circuit, an AND circuit that takes the logical product of the output signals of the mono multivibrator and the synchronous separation circuit, and an output signal of the AND circuit. a voltage dividing circuit which divides the level of the second video signal by being controlled by the voltage dividing circuit; an impose circuit, when the magnitude comparator determines the predetermined color in the first video signal, the superimpose circuit uses the voltage divider circuit to apply the synchronization signal to the predetermined color in place of the predetermined color. A superimpose automatic level down device characterized in that the voltage-divided second video signal is inserted for periods other than the period.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25594087A JPH0198384A (en) | 1987-10-09 | 1987-10-09 | Superimpose automatic level-down device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25594087A JPH0198384A (en) | 1987-10-09 | 1987-10-09 | Superimpose automatic level-down device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0198384A true JPH0198384A (en) | 1989-04-17 |
Family
ID=17285686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25594087A Pending JPH0198384A (en) | 1987-10-09 | 1987-10-09 | Superimpose automatic level-down device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0198384A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023125A (en) * | 1973-06-28 | 1975-03-12 | ||
| JPS6165690A (en) * | 1984-09-07 | 1986-04-04 | Hitachi Ltd | image processing circuit |
-
1987
- 1987-10-09 JP JP25594087A patent/JPH0198384A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5023125A (en) * | 1973-06-28 | 1975-03-12 | ||
| JPS6165690A (en) * | 1984-09-07 | 1986-04-04 | Hitachi Ltd | image processing circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697176A (en) | Video superimposition system with chroma keying | |
| JPH0220037B2 (en) | ||
| US4888649A (en) | Noncopiably recorded videotape and noncopiably videotape-recording system | |
| JPS6358690A (en) | Image signal reproducing device | |
| KR0128818B1 (en) | Camcorder which can dub character information selectively | |
| US5339167A (en) | Reproduction speed controller for image signal reproducing apparatus | |
| US4706134A (en) | Playback unit for still pictures with sound | |
| JPH0198384A (en) | Superimpose automatic level-down device | |
| JPH0198081A (en) | Color information detecting device | |
| US5155600A (en) | Video disk playback apparatus | |
| US5887114A (en) | Video memory device for processing a digital video signal comprising a separation means which separates a horizontal synchronizing signal from a digital video signal | |
| JPH0198387A (en) | Picture frame detector for video information | |
| JPH0690774B2 (en) | Digital disc player | |
| JPH024287A (en) | Display control system | |
| EP0283320A3 (en) | Recording/reproducing apparatus for digital composite video signal with means for synchronising colour subcarrier phase | |
| JPH01233976A (en) | Transmission system for video signal | |
| JPH0346619Y2 (en) | ||
| JPH0430868Y2 (en) | ||
| JP2769150B2 (en) | Signal processing device | |
| JPH0297182A (en) | Image signal processing device | |
| KR0141135B1 (en) | Regeneration method switching device and method | |
| JP3427439B2 (en) | Video system | |
| JP2590148B2 (en) | Playback device | |
| JPH0260384A (en) | Video display system | |
| JPH0292079A (en) | Dubbing device for video signal |