JPH0199478A - 電力変換装置の制御装置 - Google Patents
電力変換装置の制御装置Info
- Publication number
- JPH0199478A JPH0199478A JP62256170A JP25617087A JPH0199478A JP H0199478 A JPH0199478 A JP H0199478A JP 62256170 A JP62256170 A JP 62256170A JP 25617087 A JP25617087 A JP 25617087A JP H0199478 A JPH0199478 A JP H0199478A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- sine wave
- sinusoidal wave
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は無停電電源用ＰＷＭインバータの如く、正弦波
電圧出力を要求される電源、あるいは系統連系ＰＷＭイ
ンバータの如く、正弦波電流出力を要求される電源など
の電力変換装置の制御装置に関するものである。
電圧出力を要求される電源、あるいは系統連系ＰＷＭイ
ンバータの如く、正弦波電流出力を要求される電源など
の電力変換装置の制御装置に関するものである。
（従来の、技術）
一般に、計算機用停電電源では、歪率の小さい正弦波電
圧を出力することが要求され、系統連系用インバータに
おいては、所定の有効及び無効電力を発生するべく、系
統に同期したリップルの少ない正弦波電流を出力するこ
とが要求される。これらの装置にはＰＷＭインバータが
使われることが多い。
圧を出力することが要求され、系統連系用インバータに
おいては、所定の有効及び無効電力を発生するべく、系
統に同期したリップルの少ない正弦波電流を出力するこ
とが要求される。これらの装置にはＰＷＭインバータが
使われることが多い。
ＰＷＭインバータを制御する方法には種々のものがある
が、大きく分けると。
が、大きく分けると。
Ａ、出力がなるべく正弦波に近くなるようなパルスパタ
ーンを１周期にわたって決めておき、出力の平均値を比
較し、偏差をゼロにするべく制御する方式 Ｂ、出力基準値を正弦波とし、瞬時瞬時の出力値と基準
値を比較し、偏差をゼロにすもべく制御する方式 の二つに分けられる。
ーンを１周期にわたって決めておき、出力の平均値を比
較し、偏差をゼロにするべく制御する方式 Ｂ、出力基準値を正弦波とし、瞬時瞬時の出力値と基準
値を比較し、偏差をゼロにすもべく制御する方式 の二つに分けられる。
Ａの方式は従来から広く使われて来たが、あまり高速の
応答は得られず、Ｂの方式が広く使われるようになりつ
つある。
応答は得られず、Ｂの方式が広く使われるようになりつ
つある。
Ｂの方式の一例を無停電電源用単相ＰＷＭインバータを
例にとって第１６図に示す。
例にとって第１６図に示す。
第１６図において１は直流電源、２は直流を交流に変換
するインバータ、３は出力電圧を平滑する交流フィルタ
、３ａは交流フィルタのりアクドル、３ｂは交流フィル
タのコンデンサ、４は負荷、５は出力電圧を検出し電圧
レベルを落す補助変圧器、６は正弦波基準電圧発生器、
７は補助変圧器出力電圧と基準電圧の差をとる減算器、
８は制御偏差に応じて変調率を出力する補償器、９は変
調率に応じてインバータ２を構成する半導体素子の点弧
及び消弧パルスを発生するパルス発生器、１０はパルス
発生器のパルス信号を増幅するパルスアンプである。
するインバータ、３は出力電圧を平滑する交流フィルタ
、３ａは交流フィルタのりアクドル、３ｂは交流フィル
タのコンデンサ、４は負荷、５は出力電圧を検出し電圧
レベルを落す補助変圧器、６は正弦波基準電圧発生器、
７は補助変圧器出力電圧と基準電圧の差をとる減算器、
８は制御偏差に応じて変調率を出力する補償器、９は変
調率に応じてインバータ２を構成する半導体素子の点弧
及び消弧パルスを発生するパルス発生器、１０はパルス
発生器のパルス信号を増幅するパルスアンプである。
が使われることが多い。
（発明が解決しようとする問題点）
然るに、この方式では制御偏差、すなわち正弦波基準信
号と実際の出力との差がゼロにならず。
号と実際の出力との差がゼロにならず。
振幅あるいは位相に若干の差が残ってしまう。−般にＰ
Ｉコントローラを使ったシステムではステップ状目標値
に定常偏差ゼロで追従できるが、正弦波状目標値に定常
偏差なしで追従することはできない。このため、たとえ
ば、単相インバータにおいては電圧精度が低下し、三相
インバータにおいては電圧′ｌ？ＩＪ！ｉの低下に加え
て、不平衡負荷やフィルタの定数のばらつきなどによる
出力電圧のアンバランス、位相差のずれが発生し、電圧
の質が低下するという問題点があった。
Ｉコントローラを使ったシステムではステップ状目標値
に定常偏差ゼロで追従できるが、正弦波状目標値に定常
偏差なしで追従することはできない。このため、たとえ
ば、単相インバータにおいては電圧精度が低下し、三相
インバータにおいては電圧′ｌ？ＩＪ！ｉの低下に加え
て、不平衡負荷やフィルタの定数のばらつきなどによる
出力電圧のアンバランス、位相差のずれが発生し、電圧
の質が低下するという問題点があった。
本発明の目的は、上記欠点を除去するべく、正弦波電圧
出力を要求される装置においては不平衡負荷や回路定数
のばらつきがあっても、出力電圧が定常偏差なく基準信
号に追従し、正弦波電流出力を要求される装置において
は、出力電流が定常偏差なく基準電流に追従し得るよう
な制御装置を提供することにある。
出力を要求される装置においては不平衡負荷や回路定数
のばらつきがあっても、出力電圧が定常偏差なく基準信
号に追従し、正弦波電流出力を要求される装置において
は、出力電流が定常偏差なく基準電流に追従し得るよう
な制御装置を提供することにある。
（問題点を解決するための手段）
本発明は上記目的を達成するため、第１図に示すように
、正弦波電圧出力を要求される装置においては、電圧制
御ループに直列に正弦波信号発生器１１をそう入し、又
、正弦波電流出力を要求される装置においては、電流制
御ループに直列に正弦波信号発生器をそう入することを
特徴とする。
、正弦波電圧出力を要求される装置においては、電圧制
御ループに直列に正弦波信号発生器１１をそう入し、又
、正弦波電流出力を要求される装置においては、電流制
御ループに直列に正弦波信号発生器をそう入することを
特徴とする。
（作用）
第一図は本発明の一実施例を示す図で、図において第１
６図と同一符号を付したものは同一のものを示すので説
明を省略する。第１図において１１は正弦波基準電圧と
出力電圧との差（制限偏差）を入力とする正弦波発振器
、１２は正弦波発振器の出力を入力とし、変調率を出力
するゲインである。正弦波発振器１１の発振周波数は正
弦波基準電圧発生器６の発振周波数と同じである。
６図と同一符号を付したものは同一のものを示すので説
明を省略する。第１図において１１は正弦波基準電圧と
出力電圧との差（制限偏差）を入力とする正弦波発振器
、１２は正弦波発振器の出力を入力とし、変調率を出力
するゲインである。正弦波発振器１１の発振周波数は正
弦波基準電圧発生器６の発振周波数と同じである。
以下、第１図において定常的な制御偏差がゼロになるこ
とを説明する。
とを説明する。
第１図を制御系としてのブロック線図に書き直すと、第
２図のようになる。第２図において、１３は第１図にお
けるパルス発生器９から補助変圧器５までをまとめたも
のである。制御対象１３の伝達関数をＧ（ｓ）とすると
、制御偏差ｅ（ｓ）と基準値ｖＦｎｔ（ｓ）の間口は下
記の関係が成立する。
２図のようになる。第２図において、１３は第１図にお
けるパルス発生器９から補助変圧器５までをまとめたも
のである。制御対象１３の伝達関数をＧ（ｓ）とすると
、制御偏差ｅ（ｓ）と基準値ｖＦｎｔ（ｓ）の間口は下
記の関係が成立する。
基準値をＷｈｅｆ（８） ＝τ−ゴ’ ＶｐＨｆ （Ｖ
？＄１ｆ＝振幅）Ｓ ＋ω と表わすとラプラス変換の最終値定理により、閉ループ
系が安定の場合、 Ｑｉｎ ｅ（ｔ）＝＆ｌｉｍ ５−ｅ（ｓ）ｔ−１ｏｏ
ｓ→０ ＝Ｉ２ｉｍｓ” □ ｓ→ｏ ｓ”＋ω”＋Ｇ（ｓ）Ｋω＝０
■となる。すなわち、定常偏差は
ゼロになり、出力電圧は振幅１位相差共、基準制限波に
偏差なく追従する。（２）式の計算から明らかなように
、制御対象のパラメータが変動してＧ （ｓ）が変動し
ても、閉ループ系が安定である限り、定常偏差はゼロに
なる。
？＄１ｆ＝振幅）Ｓ ＋ω と表わすとラプラス変換の最終値定理により、閉ループ
系が安定の場合、 Ｑｉｎ ｅ（ｔ）＝＆ｌｉｍ ５−ｅ（ｓ）ｔ−１ｏｏ
ｓ→０ ＝Ｉ２ｉｍｓ” □ ｓ→ｏ ｓ”＋ω”＋Ｇ（ｓ）Ｋω＝０
■となる。すなわち、定常偏差は
ゼロになり、出力電圧は振幅１位相差共、基準制限波に
偏差なく追従する。（２）式の計算から明らかなように
、制御対象のパラメータが変動してＧ （ｓ）が変動し
ても、閉ループ系が安定である限り、定常偏差はゼロに
なる。
以上では、制御対象１３を線形で伝達関数Ｇ （ｓ）で
表わせると仮定して議論を進めたが、制御対象が非線形
でも、閉ループ系が安定である限り定常偏差はやはりゼ
ロになる。これは、定常偏差がゼロになる性質は正弦波
発振器を制御系内部に設けたことによるものであり、制
御対象の性質にはよらないからである。
表わせると仮定して議論を進めたが、制御対象が非線形
でも、閉ループ系が安定である限り定常偏差はやはりゼ
ロになる。これは、定常偏差がゼロになる性質は正弦波
発振器を制御系内部に設けたことによるものであり、制
御対象の性質にはよらないからである。
（実施例）
第３図及び第４図に本発明の他の実施例を示す。
第４図は第３図の点線で囲んだ部分の詳細を示す図であ
る。第４図において１４ａ、１４ｂは積分器、 １５ａ
。
る。第４図において１４ａ、１４ｂは積分器、 １５ａ
。
１５ｂはそれぞれ値が−ω、ωのゲイン、１６ａ、１６
ｂは加算器、１７ａ、１７ｂはそれぞれ値がｋｏｔｔｌ
ｃａｚのゲインである。第４図において左側の点線部１
１ａは第３図のｌｌａを表わす正弦波発振器であり、第
４図における右側の点線部１２ａは第３図の１２ａを表
わすゲインである。
ｂは加算器、１７ａ、１７ｂはそれぞれ値がｋｏｔｔｌ
ｃａｚのゲインである。第４図において左側の点線部１
１ａは第３図のｌｌａを表わす正弦波発振器であり、第
４図における右側の点線部１２ａは第３図の１２ａを表
わすゲインである。
一般に、制御偏差ｅ （ｔ）を入力とする正弦波発振器
は下記の状態方程式で表わすことができる。
は下記の状態方程式で表わすことができる。
これを領域で現わすと、
第２図に示した実施例は正弦波発振器の二つの状態の内
、２工だけ使っていることになる。２１，２．の両方を
使うと設計の自由度が増え、安定度の改善、過渡応答の
改善などが期待できる。その場合のフィールドバック則
は、制御入力（変調率）をＵとして である。０式のゲインが、第３図のゲイン１２ａ、第４
図のゲイン１７ａ、１７ｂである。
、２工だけ使っていることになる。２１，２．の両方を
使うと設計の自由度が増え、安定度の改善、過渡応答の
改善などが期待できる。その場合のフィールドバック則
は、制御入力（変調率）をＵとして である。０式のゲインが、第３図のゲイン１２ａ、第４
図のゲイン１７ａ、１７ｂである。
第５図に本発明の他の実施例を示す。第５図においては
第３図にさらに、制御偏差から制御入力への直達経路が
追加されており、さらに設計の自由度が増えている。
第３図にさらに、制御偏差から制御入力への直達経路が
追加されており、さらに設計の自由度が増えている。
次に第６図及び第７図にて本発明の他の実施例を説明す
る。第６図において１〜７及び９〜１０は第１６図と同
一のものを示す。また、ｌｌａ、１２ａは第３図と同一
のものを示す。第６図において１８はＡＣフィルタのり
アクドル３ａを流れる電流を検出するＣＴ、１９ａ、
１９ｂはそれぞれ出力電圧及び前記リアクトル電流のマ
イナーフィードバックのためのゲイン、２０は加算器、
２１は減算器である。
る。第６図において１〜７及び９〜１０は第１６図と同
一のものを示す。また、ｌｌａ、１２ａは第３図と同一
のものを示す。第６図において１８はＡＣフィルタのり
アクドル３ａを流れる電流を検出するＣＴ、１９ａ、
１９ｂはそれぞれ出力電圧及び前記リアクトル電流のマ
イナーフィードバックのためのゲイン、２０は加算器、
２１は減算器である。
第６図を制御系としてのブロック線図に書直すと第７図
のようになる。第７図におけるゲインに□と第６図にお
けるゲインに１１ｊｈｌはに□＝（ｋ□１に工２〕０ の関係にある。本実施例においても定常偏差なく正弦波
に追従するのは同様であり、しかもマイナーループによ
りさらに設計の自由度が増えており。
のようになる。第７図におけるゲインに□と第６図にお
けるゲインに１１ｊｈｌはに□＝（ｋ□１に工２〕０ の関係にある。本実施例においても定常偏差なく正弦波
に追従するのは同様であり、しかもマイナーループによ
りさらに設計の自由度が増えており。
過渡応答の改善などが期待できる。
以上、アナログ制御による実施例を述べてきたがディジ
タル制御による実施例を第８図より第１０図を用いて説
明する。第８図において第６図と同一符号を付したもの
は同一のものを示すので説明を省略する。第８図におい
て２２は出力電圧及びリアクトル電流をサンプリング周
期毎にディジタル信号に変換するインターフェースであ
り、実際にはサンプルホールド、Ａ／Ｄコンバータなど
で構成される。２３はインターフェース２２より得た信
号をもとに制御則を演算し、各サンプリング期間毎にイ
ンバータが出力すべきパルス幅を演算する制御演算装置
であり、実際にはマイクプロセッサ等で構成される。
タル制御による実施例を第８図より第１０図を用いて説
明する。第８図において第６図と同一符号を付したもの
は同一のものを示すので説明を省略する。第８図におい
て２２は出力電圧及びリアクトル電流をサンプリング周
期毎にディジタル信号に変換するインターフェースであ
り、実際にはサンプルホールド、Ａ／Ｄコンバータなど
で構成される。２３はインターフェース２２より得た信
号をもとに制御則を演算し、各サンプリング期間毎にイ
ンバータが出力すべきパルス幅を演算する制御演算装置
であり、実際にはマイクプロセッサ等で構成される。
第８図の主回路の部分の回路方程式は次のようになる。
ここで、 ＶＱは出力電圧、ｉＬはりアクドル電流、ｖ
ｌはインバータブリッジ出力電圧である。
ｌはインバータブリッジ出力電圧である。
と定義すると、■式は次のように表わされる。
ｘ＝Ａｘ＋Ｂ−ｖｌ １ｇ）
今、サンプリング周期をＴとし、区間 ｋＴ≦ｔ＜（ｋ
÷１）Ｔ （ｋ＝ｏ、 １．２．・・・）におけるイン
バータの出力パルスパターンを第９図のように決めたと
する。すなわち、各サンプリング期間の中心とバルスの
中心が一致しているようなパルスを考える。
今、サンプリング周期をＴとし、区間 ｋＴ≦ｔ＜（ｋ
÷１）Ｔ （ｋ＝ｏ、 １．２．・・・）におけるイン
バータの出力パルスパターンを第９図のように決めたと
する。すなわち、各サンプリング期間の中心とバルスの
中心が一致しているようなパルスを考える。
この時、ｘ （ｋＴ）を初期値として微分方程式０をｔ
＝ （ｋ＋１） Ｔ まで解き、線形化近似を行なう
と、次のようになる。
＝ （ｋ＋１） Ｔ まで解き、線形化近似を行なう
と、次のようになる。
ｘ （（ｋ＋１） Ｔ ）” Ｆ −ｘ（ｋ） ＋ Ｇ
−ｕ（ｋ） （１０）ここで Ａ工 Ｆ＝ｅ 、Ｇ＝ｅ ２・ＢＥ、ｕ（ｋ）＝±ΔＴ
（１１）このＰＷＭインバータに対しては、第１０
図に示す制御系を構成することができる。第１０図にお
いて２４はＡＣフィルタ及び負荷を含むＰＷＭインバー
タの主回路であり、（１０）式でモデル化される。
−ｕ（ｋ） （１０）ここで Ａ工 Ｆ＝ｅ 、Ｇ＝ｅ ２・ＢＥ、ｕ（ｋ）＝±ΔＴ
（１１）このＰＷＭインバータに対しては、第１０
図に示す制御系を構成することができる。第１０図にお
いて２４はＡＣフィルタ及び負荷を含むＰＷＭインバー
タの主回路であり、（１０）式でモデル化される。
２５は離散時間正弦波基準電圧発生器、２６は制御偏差
を入力とする離散時間正弦波発振器であり、そのパルス
伝達関数は′ ＺｓｉｎｕＴ−一である。
を入力とする離散時間正弦波発振器であり、そのパルス
伝達関数は′ ＺｓｉｎｕＴ−一である。
Ｚ −２２ＣＯ８（ｌｌＴ＋１
２７ａ、２７ｂはフィードバックゲイン、２８ａは基準
値と出力電圧を比較する減算器、２８ｂは減算器である
。
値と出力電圧を比較する減算器、２８ｂは減算器である
。
第１０図は第７図に比べてアナログとディジタルの違い
はあるものの、正弦波発振器が制御ループに直立にそう
入されている点は同じであり、やはり出力は基準正弦波
に偏差なく追従する。
はあるものの、正弦波発振器が制御ループに直立にそう
入されている点は同じであり、やはり出力は基準正弦波
に偏差なく追従する。
以上、単相ＰＷＭインバータの実施例を述べてきたが、
三相ＰＷＭインバータにおける実施例を第１１図及び第
１２図を用いて説明する。
三相ＰＷＭインバータにおける実施例を第１１図及び第
１２図を用いて説明する。
第１１図において第８図と同一符号を付したものは同一
のものを示すので説明を省略する。第１１図おいて２９
は三相インバータブリッジ、３０は三相ＡＣフイルタ、
３１は三相負荷、３２は補助変圧器。
のものを示すので説明を省略する。第１１図おいて２９
は三相インバータブリッジ、３０は三相ＡＣフイルタ、
３１は三相負荷、３２は補助変圧器。
３３ａ、３３ｂはＡＣフィルタのりアクドル電流を検出
するＣＴである。
するＣＴである。
一般に、三相インバータのＡＣフィルタの出力線間電圧
Ｖｃａｂｅ Ｖｃｂｃｙ Ｖｃｅａの間にはＶｃａｂ
＋ Ｖｃｂｅ ＋ Ｖｃｅａ ：０の関係があるので、
三つの電圧の内、独立なのは二つだけである。同様に、
インバータブリッジ出力電圧Ｖｉａｂｔ ＶｉｂＱｙ
Ｖｔｃａの間にもＶｉａｂ ＋ Ｖｔｂｃ ＋ Ｖｔｃ
ａ ＝ ０の関係があるので、三つの内、二つについて
各サンプリング区間のパルス幅を制御すれば、残りの一
つは自動的に決まる。したがって、三相ＰＷＭインバー
タは二人カニ出力システムと考えられる。
Ｖｃａｂｅ Ｖｃｂｃｙ Ｖｃｅａの間にはＶｃａｂ
＋ Ｖｃｂｅ ＋ Ｖｃｅａ ：０の関係があるので、
三つの電圧の内、独立なのは二つだけである。同様に、
インバータブリッジ出力電圧Ｖｉａｂｔ ＶｉｂＱｙ
Ｖｔｃａの間にもＶｉａｂ ＋ Ｖｔｂｃ ＋ Ｖｔｃ
ａ ＝ ０の関係があるので、三つの内、二つについて
各サンプリング区間のパルス幅を制御すれば、残りの一
つは自動的に決まる。したがって、三相ＰＷＭインバー
タは二人カニ出力システムと考えられる。
そのため、たとえばＶｅａｂとＶｃｂｅを制御する場合
、正弦波基準としてＶつｔａｂとＶｒ６ｆｂｃを用意す
ればよい。三相ＰＷＭインバータをディジタル制御する
場合のブロック線図を第１２図に示す。第１２図におい
て３４は第１１図におけるパルス発生器９からインタフ
ェース２２までをまとめた制御対象、 ３５ａ、３５ｂ
はそれぞれａｂ相、 ｂｃ相の電圧基準を与える正弦波
信号発生器、３９ａ、３９ｂはそれぞれａｂ相、ｂｅ相
の基準と出力電圧を比較する減算器、３６ａ 、 ３６
ｂは前記比較による制御偏差をそれぞれの入力とする正
弦波発振器、３７．３８はフィードバックゲイン、４０
は減算器である。
、正弦波基準としてＶつｔａｂとＶｒ６ｆｂｃを用意す
ればよい。三相ＰＷＭインバータをディジタル制御する
場合のブロック線図を第１２図に示す。第１２図におい
て３４は第１１図におけるパルス発生器９からインタフ
ェース２２までをまとめた制御対象、 ３５ａ、３５ｂ
はそれぞれａｂ相、 ｂｃ相の電圧基準を与える正弦波
信号発生器、３９ａ、３９ｂはそれぞれａｂ相、ｂｅ相
の基準と出力電圧を比較する減算器、３６ａ 、 ３６
ｂは前記比較による制御偏差をそれぞれの入力とする正
弦波発振器、３７．３８はフィードバックゲイン、４０
は減算器である。
本実施例によれば、ａｂ相、ｂｃ相出力電圧共、それぞ
れの基準電圧に偏差なく追従するので、負荷の不平衡や
ＡＣフィルタの回路定数のばらつきがあっても三相出力
電圧にアンバランスが生じることなく、きわめて良好な
電圧精度が保たれる。また、出力電圧間の位相差もほと
んど１２０° 一定に保たれる。
れの基準電圧に偏差なく追従するので、負荷の不平衡や
ＡＣフィルタの回路定数のばらつきがあっても三相出力
電圧にアンバランスが生じることなく、きわめて良好な
電圧精度が保たれる。また、出力電圧間の位相差もほと
んど１２０° 一定に保たれる。
次に第１３図及び第１４図を用いて本発明の他の実施例
を説明する。第１３図は電圧形ＰＷＭインバータを用い
た系統連系インバータの一例を示す図である。１は直流
電圧源であれば何でもよく、太陽電池、燃料電池、ある
いは充放電可能な電池でもよい。２９は三相インバータ
ブリッジ、 ４１ａ、４１ｂ。
を説明する。第１３図は電圧形ＰＷＭインバータを用い
た系統連系インバータの一例を示す図である。１は直流
電圧源であれば何でもよく、太陽電池、燃料電池、ある
いは充放電可能な電池でもよい。２９は三相インバータ
ブリッジ、 ４１ａ、４１ｂ。
４１ｃは系統連系リアクトル、４２は変圧器、４３は電
力系統を示す三相交流電圧源である。
力系統を示す三相交流電圧源である。
一般に、系統連系インバータにおいては、上位の給電指
令所等から与えられた有効電力指令（Ｐｈｏｆ）及び無
効電力指令（Ｑ−ａｆ）に追従して有効電力（Ｐ）及び
無効電力（Ｑ）を発生することが要求される。ＰｒＱｆ
ｙ Ｑｒｏｔ及び系統電圧瞬時値から系統連系リアクト
ル４１ａ、４１ｂ、４１ｃを流れるべき電流瞬時値は容
易に計算できるので、実際の制御系はりアクドル電流基
準値を与え、それにリアクトル電流を追従させるように
構成することが多い、第１４図に制御系のブロック線図
の一例を示す、第１４図において４４は第１３図におい
てパルス発生器９からインタフェース２２までを表わす
制御対象、４５はＰＰ＠ｔｙＱｐｅｔ及び系統電圧Ｖａ
ｔ Ｖｂｔ ＶＱより正弦波電流基準１ｒｅｔａ＋Ｑｒ
ｅｆｂを演出する電流基準発生器、４６ａ、４６ｂはそ
れぞれａ相及びｂ相の電流基準と実際のりアクドル電流
を比較する減算器、４７ａ、４７ｂはそれぞれａ相、ｂ
相の電流偏差を入力とする正弦波発振器、４８．４９は
フィードバックゲイン、５０は減算器である。本実施例
においても、主回路定数のばらつき、系ａ電圧不平衡な
どがあってもリアクトル電流は電流基準に偏差なく追従
し、きわめて精度の高い有効・無効電力制御が達成され
る。
令所等から与えられた有効電力指令（Ｐｈｏｆ）及び無
効電力指令（Ｑ−ａｆ）に追従して有効電力（Ｐ）及び
無効電力（Ｑ）を発生することが要求される。ＰｒＱｆ
ｙ Ｑｒｏｔ及び系統電圧瞬時値から系統連系リアクト
ル４１ａ、４１ｂ、４１ｃを流れるべき電流瞬時値は容
易に計算できるので、実際の制御系はりアクドル電流基
準値を与え、それにリアクトル電流を追従させるように
構成することが多い、第１４図に制御系のブロック線図
の一例を示す、第１４図において４４は第１３図におい
てパルス発生器９からインタフェース２２までを表わす
制御対象、４５はＰＰ＠ｔｙＱｐｅｔ及び系統電圧Ｖａ
ｔ Ｖｂｔ ＶＱより正弦波電流基準１ｒｅｔａ＋Ｑｒ
ｅｆｂを演出する電流基準発生器、４６ａ、４６ｂはそ
れぞれａ相及びｂ相の電流基準と実際のりアクドル電流
を比較する減算器、４７ａ、４７ｂはそれぞれａ相、ｂ
相の電流偏差を入力とする正弦波発振器、４８．４９は
フィードバックゲイン、５０は減算器である。本実施例
においても、主回路定数のばらつき、系ａ電圧不平衡な
どがあってもリアクトル電流は電流基準に偏差なく追従
し、きわめて精度の高い有効・無効電力制御が達成され
る。
以上、三相ＰＷＭインバータによる系統連系インバータ
の制御の実施例を示したが、単相系統連系インバータに
ついても同様の制御系を構成できることは言うまでもな
い。また、第１５図に示すような電流形ＰＷＭインバー
タの制御にも本発明で提案した制御方式を用いることが
できる。さらに、ＰＷＭコンバータにおいて交流から供
給を受ける電流を正弦波に制御する場合にも本方式を利
用することができる。
の制御の実施例を示したが、単相系統連系インバータに
ついても同様の制御系を構成できることは言うまでもな
い。また、第１５図に示すような電流形ＰＷＭインバー
タの制御にも本発明で提案した制御方式を用いることが
できる。さらに、ＰＷＭコンバータにおいて交流から供
給を受ける電流を正弦波に制御する場合にも本方式を利
用することができる。
以上説明した□ように本発明によれば、正弦波電圧基準
または正弦波電流基準が与えられる電力変換装置におい
て、回路定数のばらつきや電圧不平衡があっても出力電
圧または電流を偏差なく基準値に追従させることができ
、きわめて定常特性の良いシステムを構成することがで
きる。
または正弦波電流基準が与えられる電力変換装置におい
て、回路定数のばらつきや電圧不平衡があっても出力電
圧または電流を偏差なく基準値に追従させることができ
、きわめて定常特性の良いシステムを構成することがで
きる。
第１図は本発明の一実施例を示す図、第２図は第１図の
制御系のブロック線図、第３図、第４図は本発明の第二
の実施例を示す図、第５図は本発明の第三の実施例を示
す図、第６図は本発明の第四の実施例を示す図、”第７
図は第６図の制御系のブロック線図、第８図は本発明の
ディジタル制御による一実施例を示す図、第９図は第８
図のインバータのパルスパターンを示す図、第１０図は
第８図の制御系のブロック線図、第１１図は本発明の三
相ＰＷＭインバータにおける一実施例を示す図、第１２
図は第１１図の制御系のブロック線図、第１３図は本発
明の系統連系インバータにおける一実施例を示す図、第
１４図は第１３図の制御系のブロック線図、第１５図は
電流形ＰＷＭインバータの一例を示す図、第１６図は従
来装置の一例を示す図である。 １・・・直流電源 ２・・・インバータ３・・
・交流フィルタ ３ａ・・・リアクトル３ｂ・・・
コンデンサ ４・・・負荷５・・・補助変圧器 ６・・・正弦波基準電圧発生器 ７・・・減算器 ８・・・補償器９・・・パ
ルス発生器 １０・・・パルスアンプ１１．１ｌａ
−正弦波発振器 １２，１２ａ、１２ｂ−ゲイン１３・
・・制御対象 １４ａ、１４ｂ・・・積分器１
５ａ、１５ｂ−ゲイン １６ａ 、 １６ｂ 、
１６ｃｍ加算器１７ａ、Ｌ７ｂ・−・ゲイン １８
−ＣＴ１９ａ、１９ｂ・・・ゲイン ２０・・・加
算器２１・・・減算器 ２２・・・インタフ
ェース２３・・・制御演算装置 ２４・・・制御対象（単相ＰＷＭインバータ）２５・・
・正弦波基準電圧発生器 ２６・・・正弦波発振器 ２７ａ、２７ｂ・・・ゲ
イン２８ａ 、 ２８ｂ・・・減算器 ２９・・・
三相インバータ３０・・・ＡＣフィルタ ３１・・
・三相負荷３２・・・補助変圧器 ３３ａ、３
３ｂ・・・ＣＴ３４・・・制御対象（三相ＰＷＭインバ
ータ）３５ａ、３５ｂ・・・正弦波基準電圧発生器３６
ａ、３６ｂ・・・正弦波発振器 ３７．３８・・・ゲイ
ン３３ａ、３３ｂ・・・減算器 ４０・・・減算
器４１ａ、４１ｂ、４１ｃｍ連系リアクトル４２・・・
変圧器 ４３・・・電力系統４４・・・制
御対象（系統連系インバータ）４５・・・正弦波基準電
流発生器 ４６ａ 、 ４６ｂ ・・−減算器 ４７ａ、４７ｂ・・・正弦波発振器 ４８，４９・・・
ゲイン５０・・・減算器 ５１・・・直流
電流源５２・・・電流形インバータ ５３・・・コン
デンサ代理人 弁理士 則 近 憲 佑 同 第子丸 健 第 ５ 図 ／’／ 第 ７ 図 第８図 第 ９ 図
制御系のブロック線図、第３図、第４図は本発明の第二
の実施例を示す図、第５図は本発明の第三の実施例を示
す図、第６図は本発明の第四の実施例を示す図、”第７
図は第６図の制御系のブロック線図、第８図は本発明の
ディジタル制御による一実施例を示す図、第９図は第８
図のインバータのパルスパターンを示す図、第１０図は
第８図の制御系のブロック線図、第１１図は本発明の三
相ＰＷＭインバータにおける一実施例を示す図、第１２
図は第１１図の制御系のブロック線図、第１３図は本発
明の系統連系インバータにおける一実施例を示す図、第
１４図は第１３図の制御系のブロック線図、第１５図は
電流形ＰＷＭインバータの一例を示す図、第１６図は従
来装置の一例を示す図である。 １・・・直流電源 ２・・・インバータ３・・
・交流フィルタ ３ａ・・・リアクトル３ｂ・・・
コンデンサ ４・・・負荷５・・・補助変圧器 ６・・・正弦波基準電圧発生器 ７・・・減算器 ８・・・補償器９・・・パ
ルス発生器 １０・・・パルスアンプ１１．１ｌａ
−正弦波発振器 １２，１２ａ、１２ｂ−ゲイン１３・
・・制御対象 １４ａ、１４ｂ・・・積分器１
５ａ、１５ｂ−ゲイン １６ａ 、 １６ｂ 、
１６ｃｍ加算器１７ａ、Ｌ７ｂ・−・ゲイン １８
−ＣＴ１９ａ、１９ｂ・・・ゲイン ２０・・・加
算器２１・・・減算器 ２２・・・インタフ
ェース２３・・・制御演算装置 ２４・・・制御対象（単相ＰＷＭインバータ）２５・・
・正弦波基準電圧発生器 ２６・・・正弦波発振器 ２７ａ、２７ｂ・・・ゲ
イン２８ａ 、 ２８ｂ・・・減算器 ２９・・・
三相インバータ３０・・・ＡＣフィルタ ３１・・
・三相負荷３２・・・補助変圧器 ３３ａ、３
３ｂ・・・ＣＴ３４・・・制御対象（三相ＰＷＭインバ
ータ）３５ａ、３５ｂ・・・正弦波基準電圧発生器３６
ａ、３６ｂ・・・正弦波発振器 ３７．３８・・・ゲイ
ン３３ａ、３３ｂ・・・減算器 ４０・・・減算
器４１ａ、４１ｂ、４１ｃｍ連系リアクトル４２・・・
変圧器 ４３・・・電力系統４４・・・制
御対象（系統連系インバータ）４５・・・正弦波基準電
流発生器 ４６ａ 、 ４６ｂ ・・−減算器 ４７ａ、４７ｂ・・・正弦波発振器 ４８，４９・・・
ゲイン５０・・・減算器 ５１・・・直流
電流源５２・・・電流形インバータ ５３・・・コン
デンサ代理人 弁理士 則 近 憲 佑 同 第子丸 健 第 ５ 図 ／’／ 第 ７ 図 第８図 第 ９ 図
Claims (1)
- 正弦波電圧基準値と出力電圧値或は正弦波電流基準値と
出力電流を比較し、その偏差を小さくするべく制御する
電力変換装置において、制御ループに直列に正弦波発振
器を接続することを特徴とする電力変換装置の制御装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256170A JPH0199478A (ja) | 1987-10-13 | 1987-10-13 | 電力変換装置の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256170A JPH0199478A (ja) | 1987-10-13 | 1987-10-13 | 電力変換装置の制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0199478A true JPH0199478A (ja) | 1989-04-18 |
Family
ID=17288882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256170A Pending JPH0199478A (ja) | 1987-10-13 | 1987-10-13 | 電力変換装置の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0199478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005784A (en) * | 1996-06-28 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Voltage type inverter device and method of controlling the same |
| WO2023175779A1 (ja) | 2022-03-16 | 2023-09-21 | 東芝キヤリア株式会社 | 電源回路 |
-
1987
- 1987-10-13 JP JP62256170A patent/JPH0199478A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005784A (en) * | 1996-06-28 | 1999-12-21 | Mitsubishi Denki Kabushiki Kaisha | Voltage type inverter device and method of controlling the same |
| WO2023175779A1 (ja) | 2022-03-16 | 2023-09-21 | 東芝キヤリア株式会社 | 電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ahmed et al. | A modified stationary reference frame-based predictive current control with zero steady-state error for LCL coupled inverter-based distributed generation systems | |
| US5091839A (en) | Method and apparatus for supplying voltage to a three-phase voltage system having a load-carrying neutral conductor with a pulse width modulated three phase invertor | |
| EP0492396B1 (en) | Parallel inverter system | |
| JP2526992B2 (ja) | 交流出力変換器の並列運転システム | |
| EP0243840B1 (en) | Control circuit used for a power conversion apparatus | |
| US6862199B2 (en) | Adaptive controller for d-statcom in the stationary reference frame to compensate for reactive and harmonic distortion under unbalanced conditions | |
| US11177660B2 (en) | System and method for power converter control for virtual impedance | |
| JPH04299027A (ja) | インバータ装置 | |
| JP5003819B2 (ja) | 系統安定化装置 | |
| Zhou et al. | An inner-loop control method for the filter-less, voltage sensor-less, and pll-less grid-following inverter-based resource | |
| Fu et al. | Finite-time command filtered control of three-phase AC/DC converter under unbalanced grid conditions | |
| He et al. | Design and analysis of multiloop controllers with DC suppression loop for paralleled UPS inverter system | |
| US4719557A (en) | Apparatus for generating a symmetrical three-phase voltage system with a neutral wire capable of carrying current | |
| Essoussi et al. | Power quality improvement using a new DPC switching table for a three-phase SAPF | |
| JP7131945B2 (ja) | 高調波計測装置とそれを用いた単独運転検出方法、単独運転検出装置及び分散型電源システム | |
| Poblete et al. | Offset-free optimal control of cascaded H-Bridge converters based on a kalman filter harmonic compensator | |
| JP5580377B2 (ja) | 静止型無効電力補償装置及び電圧制御方法 | |
| JPH0199478A (ja) | 電力変換装置の制御装置 | |
| JP3065517B2 (ja) | 多相交流より直流を得る電圧形コンバータの制御装置 | |
| Kumar et al. | Discrete noise-eliminating second order generalized integrator based control strategy applied to grid-integrated solar PV synchronization converter | |
| Marin-Hurtado et al. | Model Reference Adaptive Multivariable Control of a Four-Leg Converter. | |
| JP2785260B2 (ja) | ３相変換装置 | |
| JPH0744841B2 (ja) | 電力変換器の制御回路 | |
| US20260086131A1 (en) | Method and determination section for determining a nominal voltage magnitude value, grid-forming power converter, corresponding operating method and computer program product | |
| JPH0221220B2 (ja) |